

دانشگاه تهران

پردیس دانشکده‌های فنی

دانشکده مهندسی برق و کامپیوتر

تمرین کامپیوتری سوم

نام و نام خانوادگی : فائزه میثاقی

شماره دانشجویی : ۸۱۱۹۰۲۱۴۲

نیم سال دوم

سال تحصیلی ۴۰۴-۴۰۵

فهرست مطالب

۲	۱ بخش اول
۲	۱.۱ پیاده‌سازی ساختار هر جمع‌کننده
۵	۱.۱.۱ طراحی و پیاده‌سازی (8-bit Ripple-Carry Adder (RCA)
۶	۲.۱.۱ طراحی و پیاده‌سازی جمع‌کننده Brent-Kung
۷	۲.۱ اطمینان از صحت عملکرد هر جمع‌کننده
۷	۱.۲.۱ . تولید خودکار بردار تست
۸	۲.۲.۱ شبیه‌سازی و تحلیل نتایج
۸	۳.۱ محاسبه بیشترین تأخیر هر جمع‌کننده
۹	۴.۱ محاسبه توان دینامیک هر جمع‌کننده
۱۰	۵.۱ محاسبه توان استاتیک هر جمع‌کننده
۱۱	۲ بخش دوم
۱۲	۱.۲ تحلیل توان مصرفی
۱۳	۲.۲ تحلیل تأخیر
۱۳	۳.۲ تحلیل توازن تأخیر و توان
۱۴	۴.۲ جمع‌بندی
۱۴	۳ بخش سوم
۱۴	۱.۳ بررسی تأثیر نوسان ولتاژ Vdd به کمک تحلیل Monte Carlo
۱۵	۱.۱.۳ تحلیل نمودارهای پراکندگی (Scatter Plots)
۱۵	۲.۱.۳ تحلیل آماری توزیع‌ها (Histogram Analysis)
۱۷	۲.۳ بررسی تأثیر نوسان دما
۱۷	۱.۲.۳ تحلیل تأخیر (Delay Analysis)
۱۷	۲.۲.۳ تحلیل توان دینامیک (Dynamic Power Analysis)

۱ بخش اول

۱.۱ پیاده‌سازی ساختار هر جمع‌کننده

در این پروژه هدف اصلی طراحی شبیه‌سازی و مقایسه عملکرد جمع‌کننده‌های مختلف در تکنولوژی ۹۰ نانومتری CMOS است. گام نخست در این پروژه، ایجاد یک کتابخانه از گیت‌های منطقی پایه در سطح ترانزیستور بود. این کتابخانه در فایل gates.sp و شامل زیرمدارهایی برای گیت‌های زیر می‌باشد:

- INV
- NAND-2 inputs
- NOR-2 inputs
- AND-2 inputs
- OR-2 inputs
- XOR-2 inputs

مطابق با صورت پروژه، طول کانال (L) برای تمام ترانزیستورها برابر با حداقل مقدار مجاز در این تکنولوژی یعنی $L = 100\text{nm}$ در نظر گرفته شده است. برای دستیابی به مقاومت‌های برابر در شبکه‌های بالابر و پایین‌بر، عرض ترانزیستور PMOS باید بزرگتر انتخاب شود. بر اساس تقریب رایج $\mu_n \approx 2\mu_p$ ، نسبت زیر برای سایزبندی انتخاب گردید:

$$\frac{W_p}{W_n} = 2$$

INV

اینورتر به عنوان سلول پایه و مرجع برای سایزبندی سایر گیت‌ها عمل می‌کند.

• **PDN:** شامل یک ترانزیستور NMOS است. عرض پایه برای این ترانزیستور $W_n = 180\text{nm}$ انتخاب شد. مقاومت این مسیر به عنوان مقاومت مرجع (R_{ref}) در نظر گرفته می‌شود.


• **PUN:** شامل یک ترانزیستور PMOS است. برای اینکه مقاومت این شبکه با R_{ref} برابر شود، با توجه به نسبت $W_p/W_n = 2$ ، عرض آن باید دو برابر NMOS باشد.

• **ابعاد نهایی:**

$$W_n = 180\text{nm}$$

$$W_p = 360\text{nm}$$

NAND₂



شکل ۱: ساختار ترانزیستوری گیت NAND₂.

• **ساختار:** شبکه PDN شامل دو NMOS سری و شبکه PUN شامل دو PMOS موازی است.

• **PDN:** در بدترین حالت هر دو ورودی '۱' هستند و هر دو NMOS سری روشن می‌شوند. مقاومت کل مسیر برابر با مجموع مقاومت دو ترانزیستور است. برای اینکه مقاومت کل این مسیر سری با مقاومت مرجع (R_{ref}) برابر شود مقاومت هر یک از NMOS باید نصف R_{ref} باشد. برای نصف کردن مقاومت عرض کانال باید دو برابر شود.

$$W_n = 2 \times W_{n,inv} = 2 \times 180\text{nm} = 360\text{nm}$$

• **PUN:** در بدترین حالت تنها یکی از ورودی‌ها '۰' است و فقط یکی از PMOS موازی مسیر را به VDD وصل می‌کند. برای اینکه این تک مسیر مقاومت معادل اینورتر مرجع را داشته باشد، عرض PMOS آن باید با عرض PMOS اینورتر برابر باشد.


$$W_p = 1 \times W_{p,inv} = 1 \times 360\text{nm} = 360\text{nm}$$

• **ابعاد نهایی:**

$$W_n = 360\text{nm}$$

$$W_p = 360\text{nm}$$

NOR₂



شکل ۲: ساختار ترانزیستوری گیت NOR₂.

• **ساختار:** شبکه PDN شامل دو NMOS موازی و شبکه PUN شامل دو PMOS سری است.

• **PDN:** در بدترین حالت تنها یکی از ورودی‌ها '۱' است و فقط یکی از NMOS موازی روشن است. برای اینکه مقاومت این تک مسیر برابر با R_{ref} باشد، عرض NMOS آن باید با عرض NMOS اینورتر مرجع یکسان باشد.

$$W_n = 1 \times W_{n,inv} = 1 \times 180\text{nm} = 180\text{nm}$$

• **PUN:** در بدترین حالت هر دو ورودی '۰'، هر دو PMOS سری روشن هستند. برای اینکه مقاومت کل این مسیر سری با مقاومت PMOS اینورتر مرجع برابر شود، مقاومت هر یک از PMOS باید نصف شود. بنابراین عرض آن‌ها باید دو برابر عرض PMOS اینورتر مرجع باشد.


$$W_p = 2 \times W_{p,inv} = 2 \times 360\text{nm} = 720\text{nm}$$

• **ابعاد نهایی:**

$$W_n = 180\text{nm}$$

$$W_p = 720\text{nm}$$

XOR₂



شکل ۳: ساختار ترانزیستوری گیت XOR₂ با ۱۲ ترانزیستور.

• **ساختار:** گیت XOR طراحی شده در این پروژه، بر اساس معماری CMOS منطقی ۱۲ ترانزیستوری است. دو اینورتر در ورودی قرار دارند که سیگنال‌های $\bar{A}$ و $\bar{B}$ را تولید می‌کنند تا برای شبکه منطقی اصلی آماده باشند. ۸ ترانزیستور باقی‌مانده به گونه‌ای چیده شده‌اند که تابع $A \oplus B = \bar{A}B + A\bar{B}$ را پیاده‌سازی کنند. این شبکه ترکیبی از ساختارهای سری و موازی است که به صورت متقارن طراحی شده تا در هر دو حالت ورودی، تابع منطقی صحیح برقرار باشد. سائز ترانزیستورها در گیت XOR برابر با $W_n = 180\text{nm}$ و $W_p = 360\text{nm}$ تعیین شد. این انتخاب با هدف ایجاد تعادل بین مساحت، توان مصرفی و تاخیر انتشار صورت گرفته است.


۱.۱.۱ طراحی و پیاده‌سازی 8-bit Ripple-Carry Adder (RCA)

جمع‌کننده Ripple-Carry (RCA) یکی از ساده‌ترین و شهودی‌ترین ساختارها برای جمع باینری اعداد چندبیتی است. اساس کار این معماری بر اتصال سریالی تمام جمع‌کننده‌های تک‌بیتی (1-bit Full Adder) استوار است.

بلوک سازنده اصلی این جمع‌کننده، یک **تمام جمع‌کننده ۱-بیتی (1-bit Full Adder)** است. این مدار سه ورودی تک‌بیتی A ، B و C_{in} را جمع کرده و دو خروجی Sum و C_{out} تولید می‌کند. این ماژول با استفاده از گیت‌های تعریف شده در کتابخانه `gates.sp` پیاده‌سازی گردید. روابط منطقی حاکم بر این مدار به صورت زیر است:

$$Sum = A \oplus B \oplus C_{in}$$


$$C_{out} = (A \cdot B) + (C_{in} \cdot (A \oplus B))$$



شکل ۴: شماتیک منطقی یک تمام جمع‌کننده (Full Adder).

برای ساخت یک جمع‌کننده N -bit، کافی است N عدد از این ماژول‌های تمام جمع‌کننده را به صورت زنجیروار به یکدیگر متصل کنیم. برای پیاده‌سازی جمع‌کننده ۸ بیتی این پروژه، همانطور که در شکل نشان داده شده است، ۸ ماژول تمام جمع‌کننده در کنار هم قرار گرفته‌اند.

مهم‌ترین ویژگی این معماری، نحوه انتشار سیگنال کری است: C_{out} هر طبقه، به عنوان C_{in} به طبقه بعدی (با ارزش‌تر) داده می‌شود. این اتصال زنجیروار باعث می‌شود که سیگنال کری از کم‌ارزش‌ترین بیت (LSB) به سمت پرارزش‌ترین بیت (MSB) Ripple کند و به همین دلیل این جمع‌کننده Ripple-Carry نامیده می‌شود. این ساختار سریالی، مسیر بحرانی (Critical Path) طولانی را ایجاد می‌کند، زیرا محاسبه بیت آخر (Sum_7 و C_{out}) منوط به محاسبه تمام کری‌های میانی است.



شکل ۵: دیاگرام ساختاری 8-bit Ripple-Carry Adder (RCA).

۲.۱.۱ طراحی و پیاده‌سازی جمع‌کننده Brent-Kung

جمع‌کننده Brent-Kung یک معماری پیشرفته از خانواده Parallel Prefix Adder است که با هدف غلبه بر محدودیت تأخیر خطی در جمع‌کننده‌های سنتی مانند Ripple-Carry طراحی شده است. در حالی که تأخیر در یک جمع‌کننده زنجیره‌ای به صورت $O(N)$ با افزایش تعداد بیت‌ها (N) رشد می‌کند، ساختار Brent-Kung با بهره‌گیری از محاسبات موازی، تأخیر را به صورت لگاریتمی ($O(\log N)$) کاهش می‌دهد. این بهبود چشمگیر در عملکرد از طریق تقسیم فرآیند جمع به سه مرحله متمایز و کارآمد حاصل می‌شود. برای پیاده‌سازی این الگوریتم به صورت ماژولار ابتدا در مرحله پیش‌پردازش، ورودی‌های اصلی A و B به سیگنال‌های میانی Generate و Propagate تبدیل می‌شوند. این سیگنال‌ها طبق روابط زیر محاسبه شده و مشخص می‌کنند که آیا یک بیت معین به خودی خود یک carry تولید می‌کند یا صرفاً carry ورودی از بیت قبلی را به مرحله بعد منتقل می‌نماید.

$$g_i = A_i \cdot B_i$$


$$p_i = A_i \oplus B_i$$

قلب این معماری، Black Cell یا BC است که به عنوان بلوک سازنده بنیادین در درخت پیشوند عمل می‌کند. این سلول دو زوج سیگنال تولید و انتشار را از مراحل قبلی دریافت کرده و آن‌ها را با یکدیگر ترکیب می‌کند تا یک زوج جدید برای گروه بزرگ‌تری از بیت‌ها بسازد. منطق حاکم بر این سلول کلیدی به شرح زیر است:

$$g_{out} = g_1 + (p_1 \cdot g_0)$$

$$p_{out} = p_1 \cdot p_0$$

نحوه محاسبه و انتشار حامل در این ساختار، تفاوت اصلی آن با روش‌های متوالی است. این فرآیند موازی در ساختار درختی مدار، که در دیاگرام زیر با استفاده از بلوک‌های محاسباتی «سلول سیاه» (BC) نمایش داده شده، به بهترین شکل قابل درک است. این ساختار از دو بخش اصلی تشکیل شده است: یک «درخت پیشرو» (Forward Tree) که اطلاعات را از بیت‌های کم‌ارزش به سمت بیت‌های پرارزش جمع‌آوری می‌کند و یک «درخت معکوس» (Reverse Tree) که نتایج میانی را برای محاسبه حامل‌های نهایی توزیع می‌کند. در درخت پیشرو، سیگنال‌های اولیه g و p به صورت سلسله‌مراتبی با هم ترکیب می‌شوند تا حامل‌های مربوط به گروه‌های بزرگ‌تر بیت به سرعت محاسبه شوند. این تفکیک و پردازش موازی، زنجیره وابستگی خطی حامل‌ها را شکسته و مسیر بحرانی (Critical Path) مدار را به شکل قابل توجهی کوتاه می‌کند.



شکل ۶: نحوه محاسبه موازی حامل‌ها را با استفاده از سلول‌های محاسباتی (BC)

پس از تولید حامل‌های گروهی در لایه‌های مختلف درخت، این مقادیر با سیگنال‌های اولیه ترکیب شده تا حامل نهایی ورودی به هر ستون (C_{i-1}) به دست آید. در مرحله آخر با در اختیار داشتن تمام حامل‌های مورد نیاز، مقدار نهایی مجموع برای تمام بیت‌ها به صورت همزمان و کاملاً موازی و طبق رابطه زیر محاسبه می‌شود:

$$S_i = p_i \oplus C_{i-1}$$

۲.۱ اطمینان از صحت عملکرد هر جمع کننده

پس از تکمیل طراحی، ضروری بود تا از صحت عملکرد منطقی هر دو جمع کننده تحت طیف وسیعی از ورودی‌ها اطمینان حاصل شود. برای این منظور، از یک روش تست خودکار و جامع مبتنی بر فایل بردار دیجیتال (Digital Vector File - DVF) استفاده گردید.

۱.۲.۱ . تولید خودکار بردار تست

برای ایجاد یک مجموعه تست جامع، یک اسکریپت پایتون با نام `vec_generator.py` نوشته شد. این اسکریپت یک فایل DVF با ۱۵۰۰ نمونه تست تصادفی تولید کرد. منطق عملکرد این اسکریپت به شرح زیر بود:

۱. **تولید ورودی‌های تصادفی:** در هر تکرار، دو عدد ۸ بیتی تصادفی برای ورودی‌های A و B و یک بیت تصادفی برای C_{in} تولید می‌شد.

۲. **محاسبه نتیجه مرجع:** اسکریپت با انجام عمل جمع حسابی، مقادیر صحیح برای خروجی‌های S و Cout را محاسبه می‌کرد.

۳. **قالب‌بندی و ذخیره‌سازی:** در نهایت، تمام داده‌ها در قالب استاندارد هگزادسیمال و باینری مورد نیاز HSPICE در فایل adder8bit_test.vec ذخیره می‌شدند.

همچنین، برای اطمینان از صحت عملکرد خود مکانیزم تست، یک بردار با خروجی عمدتاً اشتباه در انتهای فایل اضافه گردید. این کار تضمین می‌کرد که در صورت وجود هرگونه عدم تطابق، HSPICE آن را تشخیص داده و گزارش خواهد کرد.

۲.۲.۱ شبیه‌سازی و تحلیل نتایج

برای اجرای تست، دو نتلیست مجزا (test_rca.sp و test_bk.sp) ایجاد شد. در هر نتلیست، با استفاده از دستور .vec، فایل بردار adder8bit_test.vec به شبیه‌سازی متصل گردید. سپس یک شبیه‌سازی گذرا (.tran) برای اعمال تمام ۱۵۰۰ بردار تست به هر یک از جمع‌کننده‌ها اجرا شد. پس از اتمام شبیه‌سازی، فایل‌های خطای خروجی (.err) برای هر دو مدار بررسی شدند. برای هر دو جمع‌کننده Ripple-Carry و Brent-Kung، فایل خطای متناظر خالی بود. خالی بودن فایل err به طور قطعی ثابت می‌کند که خروجی‌های شبیه‌سازی شده مدار در HSPICE با مقادیر مرجع محاسبه شده توسط اسکریپت پایتون برای تمام ۱۵۰۰ ورودی تصادفی مطابقت کامل داشته است. این نتیجه، صحت عملکرد منطقی هر دو طراحی را با اطمینان بالا تأیید می‌کند.

۳.۱ محاسبه بیشترین تأخیر هر جمع‌کننده

برای اندازه‌گیری بیشینه تأخیر (Worst-Case Delay)، باید طولانی‌ترین مسیر انتشار سیگنال یا همان مسیر بحرانی را در مدار تحریک کرد. در معماری جمع‌کننده‌ها، این حالت زمانی رخ می‌دهد که C_{in} مجبور باشد از اولین بیت (LSB) تا آخرین بیت (MSB) رپل بزند و تک‌تک مراحل را تحت تأثیر قرار دهد. برای تحقق این سناریو تمام سلول‌ها باید در وضعیت انتشار (Propagate) قرار گیرند. یعنی به ازای هر بیت شرط $A_i \neq B_i$ برقرار باشد. به همین دلیل ورودی‌ها به صورت زیر انتخاب شدند:

• **وضعیت پایدار اولیه:** $A = 11111111_2$ و $B = 00000000_2$ به همراه $C_{in} = 0$.

• **در زمان 10 ns،** ورودی C_{in} از ۰ به ۱ تغییر وضعیت می‌دهد. این لبه‌ی صعودی، موجی از تغییرات را در طول زنجیره محاسباتی ایجاد می‌کند تا در نهایت خروجی‌ها به ثبات برسند.

برای استخراج مسیر بحرانی، مدارها ابتدا در وضعیت پایدار اولیه قرار گرفته و سپس با اعمال لبه‌ی صعودی به C_{in} در سناریوی بدترین حالت، تأخیرها اندازه‌گیری شدند. طبق تعریف، بیشینه تأخیر انتشار مدار برابر با زمان تحولات آخرین خروجی پایدار شده (ماکزیمم تأخیر خروجی‌ها) است. نتایج در جدول زیر خلاصه شده است:

جدول ۱: مقایسه تأخیر انتشار در سناریوی بدترین حالت.

بیشینه تأخیر کل مدار (tpd,max)	tpd,S8	tpd,Cout	ساختار جمع‌کننده
551.4 ps (وابسته به C_{out})	514.0 ps	551.4 ps	Ripple Carry Adder (RCA)
384.8 ps (وابسته به S_8)	384.8 ps	286.6 ps	Brent-Kung (BK)

• **جمع‌کننده Ripple Carry (RCA):** در این ساختار، یک وابستگی داده‌ای خطی با پیچیدگی زمانی $O(n)$ وجود دارد. رقم نقلی هر مرحله برای تولید، معطل مرحله‌ی قبل از خود می‌ماند. به همین دلیل، خروجی C_{out} که در انتهای این زنجیره‌ی ۸ مرحله‌ای قرار دارد، دیرتر از همه پایدار شده و با ثبت تأخیر 551.4 ps، گلوگاه اصلی و تعیین‌کننده‌ی بیشینه تأخیر مدار است.

• **جمع‌کننده (BK) Brent-Kung:** این ساختار یک Parallel Prefix Adder است که با استفاده از یک درخت محاسباتی موازی، وابستگی خطی carry را شکسته و پیچیدگی زمانی را به $O(\log_2 n)$ کاهش می‌دهد. نتایج شبیه‌سازی نشان می‌دهد که این درخت لجستیکی بسیار کارآمد عمل کرده و تأخیر تولید C_{out} را با 48% بهبود نسبت به RCA به 286.6 ps رسانده است. در این معماری، آخرین خروجی پایدارشده بیت حاصل جمع آخر (S_8) با تأخیر 384.8 ps است؛ چرا که پس از محاسبات سریع درخت کری، سیگنال‌ها باید از یک لایه گیت XOR نهایی عبور کنند تا بیت‌های مجموع (S) را بسازند.

نتیجه‌گیری نهایی: شبیه‌سازی کمی اثبات می‌کند که جمع‌کننده Brent-Kung بیشینه تأخیر کل مدار را از 551.4 ps به 384.8 ps کاهش داده و سرعت پردازش سخت‌افزار را حدود 30% بهبود بخشیده است.

۴.۱ محاسبه توان دینامیک هر جمع‌کننده

در این بخش هدف محاسبه و مقایسه توان دینامیک دو ساختار جمع‌کننده (RCA) Ripple Carry و (BK) Brent-Kung می‌باشد. برای این منظور از فایل بردار ورودی (DVF) تولید شده در بخش (ج)، شامل 1500 بردار تصادفی استفاده شد.

به منظور شبیه‌سازی مدار در نزدیکی بیشینه فرکانس کاری امن پارامترهای زمانی فایل DVF بر اساس تأخیر مسیر بحرانی هر مدار تنظیم گردید. طبق نتایج بیشینه تأخیر برای جمع‌کننده RCA برابر با 551.4ps و برای Brent-Kung برابر با 384.8ps به دست آمد. بنابراین دوره تناوب سیگنال‌های ورودی به صورت تقریبی برابر با 1.5 برابر این مقادیر انتخاب شد:

• برای RCA:

$$T_{RCA} \approx 1.5 \times 551.4 \approx 830 \text{ ps}$$

• برای BK:

$$T_{BK} \approx 1.5 \times 384.8 \approx 580 \text{ ps}$$

با اجرای شبیه‌سازی گذرا (tran) به مدت کافی برای پوشش تمامی بردارها توان متوسط کل مدارها با استفاده از دستور measure استخراج گردید. لازم به ذکر است که در محیط HSPICE توان کل اندازه‌گیری شده شامل هر دو مؤلفه توان دینامیک و توان استاتیک است:

$$P_{avg} = P_{dyn} + P_{static}$$

در بسیاری از کاربردها، در صورت غالب بودن سوئیچینگ، از توان متوسط به عنوان تخمینی از توان دینامیک استفاده می‌شود. با این حال در این پروژه به منظور دستیابی به تحلیل دقیق‌تر، توان استاتیک به صورت جداگانه محاسبه شده و سپس توان دینامیک از تفاضل توان کل و توان استاتیک به دست آمده است.

نتایج به دست آمده به صورت زیر می‌باشد:

جدول ۲: مقایسه توان متوسط مصرفی .

توان متوسط (W)	ساختار جمع‌کننده
2.128×10^{-4}	Brent-Kung (BK)
1.537×10^{-4}	Ripple Carry (RCA)

با استفاده از مقادیر به دست آمده از شبیه‌سازی:

• برای Brent-Kung:

$$P_{\text{dyn}} = 2.128 \times 10^{-4} - 1.573 \times 10^{-4} = 5.55 \times 10^{-5} W$$

• برای RCA:

$$P_{\text{dyn}} = 1.537 \times 10^{-4} - 4.303 \times 10^{-5} = 1.106 \times 10^{-4} W$$

نتایج نشان می‌دهد که اگرچه توان متوسط کل در ساختار Brent-Kung بیشتر است، اما بخش قابل توجهی از آن مربوط به توان ناشی بوده و توان دینامیک آن کمتر از Ripple Carry است. در مقابل، در ساختار RCA سهم توان دینامیک غالب‌تر بوده که ناشی از انتشار رپل و سوئیچینگ‌های متوالی در مسیر حمل می‌باشد.

۵.۱ محاسبه توان استاتیک هر جمع‌کننده

در این بخش توان استاتیک دو جمع‌کننده Ripple Carry و Brent-Kung مورد بررسی قرار گرفت. توان استاتیک به توان مصرفی مدار در شرایطی اطلاق می‌شود که ورودی‌ها ثابت بوده و هیچ‌گونه سوئیچینگ در مدار رخ نمی‌دهد. این توان عمدتاً ناشی از جریان‌های ناشی ترانزیستورها در فناوری CMOS است. برای استخراج دقیق توان استاتیک بازه زمانی نمونه‌برداری به‌گونه‌ای انتخاب شد که مدار در حالت پایدار قرار داشته باشد. بدین منظور در هر دوره تناوب بازه‌ای پس از زمان t_{delay} (زمان پایدار شدن خروجی‌ها) و پیش از شروع سیکل بعدی در نظر گرفته شد. این بازه فاقد هرگونه تغییر در ورودی‌ها و خروجی‌ها بوده و شرایط مناسبی برای اندازه‌گیری توان ناشی فراهم می‌کند. با استفاده از دستور measure، و انتخاب بازه زمانی مناسب، توان استاتیک برای هر دو مدار استخراج شد. نتایج در جدول ۳ آمده است.

جدول ۳: مقایسه توان استاتیک مصرفی.

توان استاتیک (W)	ساختار جمع‌کننده
1.573×10^{-4}	Brent-Kung (BK)
4.303×10^{-5}	Ripple Carry (RCA)


در مجموع نتایج نشان می‌دهد که جمع‌کننده Brent-Kung اگرچه از نظر سرعت عملکرد برتری دارد، اما این بهبود با افزایش توان استاتیک همراه است. در مقابل، ساختار Ripple Carry دارای توان استاتیک کمتری بوده، اما توان دینامیک آن بیشتر است.

این رفتار نشان‌دهنده یک trade-off مهم در طراحی مدارهای دیجیتال است به‌طوری‌که در Brent-Kung به دلیل استفاده از تعداد بیشتر گیت‌ها و ترانزیستورها جریان‌های ناشی افزایش یافته و توان استاتیک بیشتر می‌شود در حالی که ساختار Ripple Carry به دلیل انتشار متوالی سیگنال حمل (carry) دارای فعالیت سوئیچینگ بیشتری بوده و در نتیجه توان دینامیک بالاتری دارد.

بنابراین انتخاب بین این دو ساختار وابسته به معیار طراحی مورد نظر است به‌طوری‌که اگر سرعت اولویت داشته باشد Brent-Kung گزینه مناسب‌تری است در حالی که در کاربردهای حساس به توان به‌ویژه توان ناشی ساختار Ripple Carry می‌تواند انتخاب بهتری باشد.

جدول ۴: مقایسه کلی توان در دو ساختار جمع‌کننده

توان استاتیک (W)	توان دینامیک (W)	توان متوسط (W)	ساختار
1.573×10^{-4}	5.55×10^{-5}	2.128×10^{-4}	Brent-Kung (BK)
4.303×10^{-5}	1.106×10^{-4}	1.537×10^{-4}	Ripple Carry (RCA)



شکل ۷: نمودار مقایسه کلی توان

۲ بخش دوم

در این بخش، عملکرد جمع‌کننده Brent-Kung تحت تأثیر تغییرات فرآیند ساخت در پنج گوشه فرآیندی مختلف با استفاده از شبیه‌سازی در فایل bk_corners_sim.sp مورد بررسی قرار گرفت. برای هر گوشه فرآیند، پارامترهای کلیدی شامل بیشینه تاخیر انتشار، توان مصرفی کل، توان مصرفی استاتیک و توان مصرفی دینامیک استخراج گردید. توان دینامیک در این تحلیل از تفاضل توان کل و توان استاتیک به‌دست آمده است.

نتایج شبیه‌سازی در جدول ۵ خلاصه شده‌اند:

جدول ۵: خلاصه نتایج شبیه‌سازی در گوشه‌های فرآیندی مختلف (تحلیل وکتور).


$P_{\text{dynamic}} (\mu\text{W})$	$P_{\text{static}} (\mu\text{W})$	$P_{\text{total}} (\mu\text{W})$	$t_{\text{pd,max}} (\text{ps})$	Corner
0.991	0.323	1.313	141.3	TT
0.500	4.968	5.468	110.9	FF
1.074	0.046	1.121	181.4	SS
0.805	1.728	2.533	136.6	FS
1.067	0.412	1.479	150.2	SF

بر اساس نتایج فوق، بدترین سناریو برای پارامترهای مختلف به صورت زیر است:

- بدترین حالت تاخیر انتشار مربوط به گوشه SS با مقدار 181.4 ps است، زیرا در این حالت هر دو ترانزیستور NMOS و PMOS کند بوده و جریان درایو به شدت کاهش می‌یابد.
 - بدترین حالت توان دینامیک مربوط به گوشه SS با مقدار $1.074 \mu W$ است که به دلیل طولانی‌تر شدن زمان‌های صعود و نزول سیگنال (Rise/Fall time) و در نتیجه افزایش جریان اتصال کوتاه (Short-circuit current) در گیت‌ها رخ می‌دهد.
 - بدترین حالت توان استاتیک مربوط به گوشه FF با مقدار $4.968 \mu W$ است که ناشی از کاهش ولتاژ آستانه ترانزیستورها و افزایش شدید و نمایی جریان نشتی زیر آستانه (Subthreshold Leakage) در این گوشه فرآیندی سریع می‌باشد.
- برای درک بهتر رفتار مدار، نمودارهای ۸ تا ۱۰ ترسیم شده‌اند.

۱.۲ تحلیل توان مصرفی


همان‌طور که در شکل ۸ مشاهده می‌شود، تغییرات توان استاتیک بین گوشه‌های مختلف بسیار وسیع است؛ به‌طوری که در گوشه FF توان استاتیک به شکل چشمگیری صعود کرده و بخش اعظم توان کل مدار را به خود اختصاص داده است. در مقابل، گوشه SS به دلیل ولتاژ آستانه بالاتر، کمترین میزان توان استاتیک و نشتی را ثبت کرده است. توان دینامیکی نیز تحت تاثیر ولتاژهای سوئیچینگ و مشخصه‌های خازنی گیت‌ها، در گوشه‌های SS و SF مقادیر بالاتری را نشان می‌دهد.



شکل ۸: تحلیل توان مصرفی در گوشه‌های مختلف فرآیندی.

۲.۲ تحلیل تاخیر


بر اساس شکل ۹، کمترین تاخیر و بالاترین سرعت متعلق به گوشه FF با مقدار 110.9 ps و بیشترین تاخیر مربوط به گوشه SS با مقدار 181.4 ps است. این رفتار کاملاً مطابق با تئوری‌های فرآیند ساخت بوده و نشان‌دهنده تغییرات جریان‌دهی ترانزیستورها در جابه‌جایی بین گوشه‌های سریع و کند است. گوشه‌های جفت‌نشده FS و SF نیز رفتاری میانه از خود نشان داده‌اند.



شکل ۹: تحلیل بیشینه تاخیر در گوشه‌های مختلف فرآیندی.

۳.۲ تحلیل توازن تاخیر و توان

شکل ۱۰ رابطه بین تاخیر و توان مصرفی کل را به تصویر می‌کشد و گویای توازن (Trade-off) کلاسیک سرعت-توان در طراحی VLSI است. گوشه FF اگرچه مدار را در سریع‌ترین حالت ممکن قرار می‌دهد، اما جریمه سنگینی را به صورت توان مصرفی بالا ($5.468 \mu W$) تحمیل می‌کند. در نقطه مقابل، گوشه SS با فدا کردن سرعت، کمترین توان کل را مصرف می‌نماید. سایر گوشه‌ها فضای طراحی مابین این دو وضعیت حدی را پر می‌کنند.



شکل ۱۰: نمودار توازن (Trade-off) بین تاخیر و توان کل.

۴.۲ جمع‌بندی

نتایج نشان می‌دهند که هیچ گوشه فرآیندی به‌تنهایی بهترین عملکرد را در تمامی معیارها ارائه نمی‌دهد. گوشه‌های سریع برای کاربردهای با نیاز به سرعت بالا مناسب هستند، اما با افزایش توان مصرفی همراه‌اند. در مقابل، گوشه‌های کند توان کمتری مصرف کرده ولی محدودیت تاخیر دارند. بنابراین انتخاب نقطه عملکرد بهینه وابسته به نیاز طراحی و کاربرد نهایی مدار است.

۳ بخش سوم

۱.۳ بررسی تأثیر نوسان ولتاژ Vdd به کمک تحلیل Monte Carlo

در این بخش، به‌منظور بررسی تأثیر نوسانات ولتاژ منبع تغذیه بر عملکرد جمع‌کننده Brent-Kung، تحلیل آماری مونت‌کارلو انجام شد. شبیه‌سازی‌ها در فایل monte_carlo_sim.sp پیاده‌سازی شده و نتایج خروجی با استفاده از اسکریپت پایتون plot_generator.py استخراج، پردازش و رسم گردیدند. برای مدل‌سازی تغییرات ولتاژ، به‌جای استفاده از یک توزیع ایده‌آل تحلیلی، از یک فایل ورودی DVF استفاده شده است که نمونه‌های ولتاژ را بر اساس یک توزیع آماری مشخص تولید می‌کند. این رویکرد باعث می‌شود رفتار مدار تحت شرایطی نزدیک‌تر به نویزها و تغییرات واقعی فرآیند بررسی شود. ولتاژ تغذیه در هر اجرای مونت‌کارلو برابر با مقدار نمونه‌برداری‌شده از این توزیع در نظر گرفته شده است. شبیه‌سازی به‌صورت مونت‌کارلو در ۱۰۰ تکرار اجرا شد تا رفتار آماری مدار از نظر توان و تأخیر مورد ارزیابی قرار گیرد. همچنین، توان دینامیک مشابه بخش قبل، از تفاضل توان کل و توان استاتیک محاسبه شده است:

$$P_{\text{dyn}} = P_{\text{total}} - P_{\text{static}}$$

در حالت ایده‌آل، رابطه تئوری توان دینامیک به‌صورت زیر است:

$$P_{\text{dyn}} = \alpha \cdot C \cdot V_{DD}^2 \cdot f$$

با این حال، در این شبیه‌سازی، به دلیل استفاده از داده‌های نمونه‌برداری‌شده و همچنین اثرات زمانی

و غیرایده‌آل مدار، ممکن است رفتار مشاهده‌شده انحراف‌هایی از این مدل ساده داشته باشد.

۱.۱.۳ تحلیل نمودارهای پراکندگی (Scatter Plots)

• توان دینامیک برحسب VDD

نمودار پراکندگی توان دینامیک برحسب ولتاژ تغذیه نشان‌دهنده یک وابستگی غیرخطی بین این دو کمیت است. اگرچه بر اساس مدل تئوری انتظار رابطه درجه دوم وجود دارد، نتایج شبیه‌سازی نشان می‌دهد که این وابستگی در عمل کاملاً ایده‌آل نیست.


دلیل این موضوع آن است که توان اندازه‌گیری‌شده به‌صورت میانگین زمانی محاسبه شده و علاوه بر وابستگی به ولتاژ، تحت تأثیر پارامترهایی نظیر زمان سوئیچینگ، فعالیت سیگنال‌ها و تغییرات دینامیکی مدار نیز قرار دارد. به‌ویژه با افزایش VDD، کاهش تأخیر سوئیچینگ می‌تواند باعث کاهش زمان مصرف انرژی شده و اثر رشد مربعی توان را تا حدی تعدیل کند.

بنابراین، مشاهده انحراف از رفتار کاملاً مربعی، نشان‌دهنده در نظر گرفتن اثرات واقعی‌تر در شبیه‌سازی است.

• تأخیر مسیر بحرانی برحسب VDD

در این نمودار، رابطه معکوس بین تأخیر و ولتاژ به‌وضوح دیده می‌شود. با افزایش ولتاژ، جریان درایو ترانزیستورها افزایش یافته و سرعت سوئیچینگ بیشتر می‌شود، که منجر به کاهش تأخیر می‌گردد.

در ولتاژهای پایین، به‌ویژه در نزدیکی ولتاژ آستانه ترانزیستورها (V_t)، تأخیر به‌صورت شدید و غیرخطی افزایش می‌یابد. این رفتار ناشی از کاهش قابل توجه جریان درایو در این ناحیه است که عملکرد مدار را به‌شدت کند می‌کند.



شکل ۱۱: نمودارهای پراکندگی توان دینامیک و تأخیر مسیر بحرانی بر حسب ولتاژ تغذیه.

۲.۱.۳ تحلیل آماری توزیع‌ها (Histogram Analysis)

• توزیع توان دینامیک

هیستوگرام توان دینامیک شکلی نزدیک به توزیع نرمال دارد، اما کاملاً متقارن نیست و دارای چولگی به راست (Right Skewness) است.

این پدیده به دلیل غیرخطی بودن رابطه توان با ولتاژ و همچنین ماهیت داده‌های ورودی (نمونه‌های DVF) رخ می‌دهد. از آنجا که توان دینامیک تقریباً با توان دوم ولتاژ متناسب است، انحراف‌های مثبت ولتاژ اثر بزرگ‌تری نسبت به انحراف‌های منفی دارند. در نتیجه:

– احتمال وقوع مقادیر بزرگ‌تر توان بیشتر می‌شود.

– دنباله توزیع به سمت راست کشیده می‌شود.

بنابراین، حتی اگر توزیع ورودی نزدیک به گاوسی باشد، خروجی سیستم به دلیل غیرخطی بودن، از حالت گاوسی ایده‌آل فاصله می‌گیرد.

• توزیع تأخیر مسیر بحرانی

هیستوگرام تأخیر دارای چولگی شدید به سمت راست است که یکی از ویژگی‌های شناخته‌شده در تحلیل آماری مدارهای VLSI است.

تأخیر وابستگی غیرخطی شدیدی به ولتاژ دارد و به‌صورت تقریبی از رابطه زیر تبعیت می‌کند:


$$\text{Delay} \propto \frac{V_{DD}}{(V_{DD} - V_t)^\alpha}$$

در نتیجه:

– کاهش ولتاژ باعث افزایش شدید تأخیر می‌شود.

– افزایش ولتاژ تنها بهبود محدودی در تأخیر ایجاد می‌کند.

این عدم تقارن باعث ایجاد تعداد کمی نمونه با تأخیر بسیار زیاد شده و یک دنباله بلند در سمت راست توزیع به وجود می‌آورد. این دنباله نقش کلیدی در تعیین Worst-case delay و در نتیجه Timing Yield مدار دارد.



شکل ۱۲: هیستوگرام توزیع توان دینامیک و تأخیر مسیر بحرانی.

نتایج این تحلیل نشان می‌دهد که:

• رفتار مدار تحت نوسانات واقعی ولتاژ (مدل‌شده توسط DVF) لزوماً از مدل‌های ایده‌آل تبعیت کامل ندارد.

• توان دینامیک دارای وابستگی غیرخطی به ولتاژ است، اما اثرات زمانی و دینامیکی می‌توانند این وابستگی را تعدیل کنند.


- تأخیر دارای حساسیت بسیار بالا در ناحیه ولتاژ پایین است.
- توزیع خروجی‌ها کاملاً گاوسی و متقارن نیستند و دارای چولگی و دنباله (Tail) هستند.
- معیارهای بدترین حالت (Worst-case) بیشتر تحت تأثیر این دنباله‌ها قرار دارند تا مقدار میانگین.

۲.۳ بررسی تأثیر نوسان دما

در این بخش به منظور بررسی اثر دما بر عملکرد مدار فایل شبیه‌سازی با نام temperature_sim.sp طراحی و اجرا گردید. در این فایل با استفاده از دستور sweep دما در محیط HSPICE رفتار مدار در بازه‌ای از دماهای مختلف مورد تحلیل قرار گرفت.

ورودی‌های جمع‌کننده به صورت مستقیم مقداردهی نشده‌اند بلکه از طریق یک فایل خارجی به مدار اعمال شده‌اند. این روش موجب می‌شود شرایط تحریک مدار به واقعیت نزدیک‌تر بوده و امکان اعمال بردارهای تست متنوع فراهم گردد.

پس از اجرای شبیه‌سازی خروجی‌ها به کمک یک اسکریپت پایتون پردازش شدند تا امکان ترسیم نمودارها و انجام تحلیل دقیق داده‌ها فراهم شود.



شکل ۱۳: نمودار تأخیر و توان دینامیک بر حسب دما.

۱.۲.۳ تحلیل تأخیر (Delay Analysis)

نتایج نشان می‌دهد که با افزایش دما تأخیر مسیر بحرانی به صورت یکنواخت و تقریباً خطی افزایش می‌یابد. مقدار تأخیر از حدود 0.139 نانوثانیه در دمای 15 درجه سانتی‌گراد به حدود 0.153 نانوثانیه در دمای 90 درجه سانتی‌گراد رسیده است.

این رفتار کاملاً با مبانی فیزیکی ترانزیستورهای CMOS سازگار است. با افزایش دما تحرک حامل‌ها (Carrier Mobility) در کانال ترانزیستور کاهش یافته که این امر منجر به کاهش جریان درایو (Drive Current) می‌شود. در نتیجه سرعت سوئیچینگ کاهش یافته و تأخیر افزایش پیدا می‌کند. همچنین خطی بودن روند تغییرات نشان‌دهنده عملکرد پایدار مدار در این بازه دمایی و عدم ورود به نواحی غیرخطی یا بحرانی است.

۲.۲.۳ تحلیل توان دینامیک (Dynamic Power Analysis)

در مورد توان دینامیک نتایج حاکی از افزایش ملایم آن با افزایش دما است. توان دینامیک از حدود 0.96 میکرووات به حدود 1.115 میکرووات افزایش یافته است.

اگرچه در رابطه کلاسیک توان دینامیک ($P = \alpha CV^2 f$) دما به صورت مستقیم ظاهر نمی‌شود اما اثرات غیرمستقیم آن از طریق افزایش جریان نشتی (Leakage Current) تغییر در زمان بندی سوئیچینگ و افزایش احتمالی glitchها قابل مشاهده است. روند افزایشی اما کنترل شده توان نشان می‌دهد که مدار از نظر مصرف انرژی در برابر تغییرات دما رفتار پایداری داشته و دچار افزایش ناگهانی توان (Thermal Runaway) نمی‌شود.