Desain ADC Pipeline 5-bit Menggunakan Cadence Virtuoso

Fairuz Apuilla Rahagi
Sekolah Teknik Elektro dan Informatika
Institut Teknologi Bandung
Bandung, Indonesia
Fairuzrahagi@gmail.com

Abstrak- Proyek ini membahas perancangan Analog-to-Digital Converter (ADC) berarsitektur Pipeline dengan resolusi 5-bit menggunakan teknologi CMOS 45nm. Arsitektur yang dipilih menerapkan skema 1.5-bit per stage untuk meminimalisir kesalahan offset komparator melalui mekanisme Digital Error Correction (DEC). Sistem ini dibangun dari beberapa blok utama, meliputi Operational Amplifier (Op-Amp) topologi Two-Stage Miller untuk Multiplying DAC (MDAC) , komparator dinamis tipe Lewis-Gray untuk efisiensi daya , serta Flash ADC 2-bit sebagai tahap terminasi. Simulasi dilakukan menggunakan perangkat lunak Cadence Virtuoso

Hasil simulasi level sel menunjukkan performa yang sesuai dengan keinginan. Op-amp memiliki DC gain 50dB dengan phaase margin 60^0, sub-ADC memberikan logika yang benar, dan tahapan 1.5-bit sudah berhasil membentuk grafik gergaji. Namun, simulasi dari integrasi keseluruhan sistem gagal dilakukan. Analisis menunjukkan kemungkinan hal ini disebabkan oleh driving power yang tidak cukup. Karena batasan ini, tata letak belum dapat dikerjakan

Kata kunci—ADC Pipeline 5-bit, 1.5-bit per stage, Op-Amp two stage Miller, Lewis Gray Comparator. dan

I. PENDAHULUAN

ADC Pipeline merupakan jenis arsitektur Analog-to-Digital Converter yang menerapkan teknik pemrosesan *pipelining*, di mana proses konversi sinyal analog ke digital dipecah menjadi beberapa tahapan yang bekerja secara berurutan. Arsitektur ini memungkinkan setiap tahap untuk memproses sampel sinyal yang berbeda secara simultan, sehingga meningkatkan keluaran data secara signifikan. Oleh karena itu, ADC Pipeline biasanya digunakan pada aplikasi yang menuntut keseimbangan antara kecepatan *sampling* yang tinggi dan resolusi menengah hingga tinggi (umumnya 8 hingga 14 bit), seperti pada sistem komunikasi nirkabel, pengolahan citra digital, dan instrumentasi video.

Dalam laporan ini, ADC pipeline yang akan didesain hanya mencapai satu *stage* berupa 1.5-bit saja. Hal ini dilakukan karena keterbatasan waktu pengerjaan sehingga tujuan yang ingin dicapai sebelumnya yaitu *full design* 5-bit ADC Pipeline, sehingga dilakukan penurunan skala batasan. Dengan ini, tujuan dari proyek ini adalah:

- Mengimplementasikan Blok Sub-Sirkuit dan mensimulasikan blok penyusun utama ADC
- Merancang Arsitektur ADC Pipeline dengan arsitektur 1.5-bit per *stage* dengan teknologi 45nm.
- Mengintegrasikan keseluruhan sistem menjadi ADC pipeline dengan spesifikasi 5-bit yang dapat berfungsi.
- Merancang tata letak dan melakukan verifikasi fisik serta menganalisis kinerja pasca-layout

II. TINJAUAN PUSTAKA

A. Pipeline ADC

ADC pipeline merupakan jenis pipeline yang menawarkan keseimbangan antara resolusi menengah dengan kecepatan yang sangat tinggi. ADC pipeline bekerja dengan cara memecah proses konversi menjadi berbagai tahapan yang diproses secara bersama, sehingga disebut *pipelining*. Berdasarkan Jacob Baker, setiap tahapan ADC pipeline terdiri dari sample-and-hold (S/H), sub-ADC, dan MDAC. Setiap cycle *clock* berarti memenuhi satu tahapan dari sistem dan berpindah menuju tahapan selanjutnya, sehingga memberikan keluaran yang maksimal.[1]

B. Algoritma 1.5-bit per Stage

Kelemahan dari ADC pipeline merupakan ketidakidealannya dalam menangani sinyal analog, seperti pada offset komparator. Salah satu cara mengatasi ini merupakan desain 1.5-bit yang menerapkan *redundancy* serta rangkaian *Digital Error Correction.* Dalam desain sistem ini, setiap *stage* akan memberikan output 2-bit yaitu 00,01, dan 10. Nilai 11 tidak ada.

Redundancy ini memberikan toleransi sistem terhadap kesalahan offset komparator, yaitu sebesar $\frac{Vref}{4}$. Residu dari sistem dapat dituliskan sebagai berikut

$$V_{out} = 2V_{in} - D.V_{ref}$$




Fig. 1. Residu dari arsitektur 1.5-bit

C. Desain Two-Stage Miller

Dalam perancangan sirkuit terpadu analog, topologi Two-Stage Op-Amp merupakan arsitektur klasik yang paling banyak digunakan karena kemampuannya menghasilkan penguatan DC yang tinggi serta *output swing* yang lebar. Sesuai dengan namanya, arsitektur ini terdiri dari dua blok penguat utama yang dipisahkan oleh kapasitor kompensasi.

- Pasangan Diferensial NMOS: Tingkat pertama berfungsi untuk memberikan penguatan awal dan menekan sinyal common-mode.

XXX-X-XXXX-XXXX-X/XX/$XX.00 ©20XX IEEE

$$A_{v1} = -g_{m1} r_{o1} || r_{o3}$$

- Common Source Amplifier: Output dari tingkat pertama dialirkan ke tingkat kedua yang berkonfigurasi Common Source menggunakan transistor PMOS, karena desain yang digunakan berupa NMOS input. Bagian ini berfungsi untuk memberikan output swing yang tinggi
- Kompensasi Miller dan Pole Splitting: rangkaian ini memiliki dua pole dominan yang dapat menyebabkan osilasi saat diberi umpan balik negatif. Diterapkan teknik Kompensasi Miller sehingga output jauh lebih stabil

Nilai Gain Bandwidth dapat diperhitungkan dengan rumus

$$GBW = \frac{g_{m1}}{2\pi Cc}$$

D. Lewis-Gray Comparator

Komparator adalah komponen kunci dalam sub-ADC untuk menetapkan logika bit digital. Dalam desain berdaya rendah, Baker merekomendasikan Dynamic Comparator (tipe Lewis-Gray) karena efisiensinya. Berbeda dengan tipe statis yang membuang arus bias secara konstan, tipe dinamis ini hanya aktif mengonsumsi daya saat dipicu oleh *clock*.

Prinsip kerjanya terbagi menjadi fase reset dan evaluation. Saat fase reset, output disiapkan dengan cara pre-charged ke level VDD. Kemudian di fase evaluation, rangkaian positive feedback bekerja memperbesar perbedaan sinyal input yang lemah menjadi sinyal digital penuh (Rail-to-Rail). Karena tidak memakan daya statis, topologi ini sangat ideal untuk kebutuhan ADC Pipeline yang cepat dan hemat energi

III. PERANCANGAN DAN IMPLEMENTASI SISTEM

A. Alur Kerja

Berikut merupakan alur kerja dari perancangan ADC Pipeline pada Cadence Virtuoso




Fig. 2. Alur kerja desain ADC pipeline

B. Spesifikasi Perancangan

ADC pipeline yang dirancang harus memenuhi kriteria berikut:

- Teknologi: CMOS 45nm
- Resolusi Minimum: 5 bit

Spesifikasi lainnya seperti *sampling*, power, range, dan lain-lain dibebaskan sesuai rancangan masing-masing. Rancangan yang saya pilih untuk diri saya sendiri yaitu memiliki *sampling* rate bernilai 20MS/s dengan tegangan suplai berupa 1.1V. Power tidak akan saya targetkan untuk proyek ini, karena laporan akan berfokus pada fungsionalitasnya terlebih dahulu.

C. Perancangan Level Blok dan Transistor

1. Perancangan Op-Amp Two Stage Miller

Alasan pemilihan desain *two stage* Miller dibandingkan teknologi lainnya seperti telescopic ataupun folded cascode dikarenakan *two-stage* memiliki output swing yang maksimal bahkan mendekati nilai rail-to-rail, dimana nilai ini sulit untuk dicapai oleh teknologi lainnya yang memiliki banyak sekali tumpukan transistor. Meskipun begitu, pilihan *two-stage* memiliki trade-off berupa stabilitas frekuensi pada sistem dua kutub ini. Untuk membatasi ini, dilakukan teknik kompensasi Miller, yaitu meletakkan kapasitor dan resistor untuk menyeimbangkan kutub. Pada saat melakukan simulasi nanti, nilai phase margin perlu diberikan perhatian khusus agar op-amp dapat berfungsi dengan baik. Selain stabilitas, GBW dari *two-stage* Miller juga terbilang kecil dibandingkan desain lainnya. Namun, karena target yang telah saya tetapkan hanya mencapai 20MHz, teknologi *two-stage* Miller dapat terbilang sangat cukup untuk mencapai target ini. Berikut merupakan rancangan dari *two-stage* Millernya




Fig. 3. Desain Op-Amp Two Stage Miller

Pada tahapan pertama dari *two-stage* Miller, pasangan diferensial NMOS nilai W yang sangat besar yaitu 10um. Hal ini bertujuan untuk memberikan nilai transkonduktansi yang tinggi, sehingga nilai penguatan dari tahap ini cukup untuk spesifikasi 5-bit. Untuk beban aktif, digunakan cermin arus PMOS (PM0 dan PM1) dengan panjang 300nm untuk memberikan penguatan maksimal

Tahapan kedua memiliki konfigurasi penguat common source dengan W yang sangat besar yaitu 60um. Dimensi ini dipilih untuk menghasilkan arus charging yang cukup sehingga mencapai slew rate yang tinggi. Selain itu, transkonduktansi yang besar penting untuk mendorong kutub non-dominan ke frekuensi tinggi demi menjaga kestabilan fasa. Dibawahnya, dipasang beban aktif menggunakan NMOS untuk memastikan PM2 terus menyala sehingga memastikan gainnya tetap tinggi.

Untuk menjamin stabilitas sistem dari konfigurasi *two-stage*, dipasang kompensasi Miller dengan nulling resistor. Kompensasi dipasang pada antara input dan output Tingkat kedua untuk melakukan pemisahan kutub, sehingga sistem berubah menjadi satu kutub dominan. Nulling resistor digunakan untuk Right Half Plane Zero yang muncul pada topologi Miller. Nilai R berbanding terbalik dengan transkonduktivitas. Dengan ini, phase margin diharapkan tetap berada pada nilai yang aman yaitu berada diatas 60° untuk kinerja settling dengan performa baik.

D. Perancangan Komparator Lewis-Gray

Perancangan sub-ADC dari ADC pipeline memperlukan komparator untuk mendapatkan nilai dari switch sub-ADCnya. Pemilihan arsitektur Lewis-Gray dikarenakan topologi ini memiliki *zero static power*. Tentu ini agak bertentangan dengan spesifikasi yang tidak memperhatikan nilai power yang digunakan. Tetapi, selain *zero static power*, Lewis-Gray memiliki efisiensi luas rangkaian sehingga layout akan menjadi lebih *compact.* Meskipun begitu, Lewis-Gray memiliki kelemahan pada noise akibat kopling kapasitif, namun hal ini dapat dimitigasi dengan menentukan nilai (W/L) yang benar. Berikut merupakan rancangan dari komparator Lewis-Gray:




Fig. 4. Desain Op-Amp Komparator Lewis-Gray.

Strategi penentuan dimensi transistor (W/L) dilakukan dengan mempertimbangkan keseimbangan antara akurasi dan kecepatan. Pasangan diferensial input dirancang dengan lebar kanal yang dominan untuk meningkatkan transkonduktansi sekaligus meminimalkan tegangan offset input akibat *device mismatch*, sesuai dengan prinsip hukum Pelgrom, yang menyatakan bahwa dua transistor identik akan memiliki Vth yang berbeda karena atom doping bersifat acak. Sebaliknya, transistor pada bagian latch regeneratif didesain dengan ukuran yang lebih kecil yaitu 1um untuk medialurkanksi kapasitansi parasitik pada node internal, yang secara langsung mempercepat waktu regenerasi keputusan logika.

E. Sub-ADC

Sub-ADC merupakan komponen penentu keputusan digital pada setiap tahapan pipeline. Untuk arsitektur 1.5-bit per *stage*, blok sub-ADC dirancang sebagai Flash ADC resolusi rendah yang membagi rentang Vin menjadi tiga daerah kerja yang berbeda. Rangkaian ini terdiri dari tiga bagian utama yaitu komparator dinamis, penyimpan memori (SR Latch), dan logika pengkode (Encoder Logic). Dua tegangan batasnya diatur dengan perhitungan berikut

- Komparator Atas (CMP_HIGH): Membandingkan Vin dengan tegangan ambang atas (VthH = +Vref/4).
- Komparator Bawah (CMP_LOW): Membandingkan Vin dengan tegangan ambang bawah (VthL = -Vref/4).

Mengingat komparator dinamis hanya menghasilkan data valid pada saat fase evaluasi *clock* dan kembali ke mode reset setelahnya, output dari setiap komparator segera dihubungkan ke blok SR Latch. Latch ini akan menahan nilai logika output komparator agar tetap stabil selama satu periode siklus penuh, sehingga dapat diproses oleh gerbang logika berikutnya tanpa dipengaruhi oleh fase reset komparator. Output dari SRLatch kemudian dimasukkan ke dalam rangkaian encoder logika untuk menghasilkan sinyal kontrol yang sesuai. Berikut merupakan bentuk rangkaiannya




Fig. 5. Desain Sub-ADC.

F. Multiplying Digital-to-Analog Converter Arsitektur 1.5-bit dan Switching Capacitor




Fig. 6. Desain MDAC dan sambungan sub-ADC 1.5bit[2].

Arsitektur yang digunakan diambil dari slide milik Bibhudatta Sahoo, dimana switching sudah terintegrasi dengan *Sample and hold* nya. Input Vin akan dicabangkan menjadi dua yaitu untuk rangkaian MDAC serta rangkaian sub-ADC. Residu tegangan didapatkan dengan perhitungan berikut

$$V_{out} = \left(1 + \frac{C_S}{C_F}\right) V_{in} - \frac{C_S}{C_F}\left(D \cdot V_{ref}\right)$$

Nilai Vout harus diperbesar 2 kali lipat. Untuk mencapai ini, maka kapasitor *sampling* dan feedback harus berukuran sama. Berikut merupakan rangkaian dari 1.5-bit ADCnya




Fig. 7. Desain 1.5-bit MDAC.

Selain ada MDAC, ada juga rangkaian pembuat tegangan referensi untuk tiap tegangan yang dibutuhkan. Prinsip nya hanya menggunakan pembagi tegangan yang sangat sederhana. Desain ini kurang optimal untuk ADC pipeline dengan spesifikasi tinggi. Akan tetapi, ADC yang didesain disini memiliki spesifikasi yang cukup rendah, sehingga pembagi tegangan dianggap lebih dari cukup untuk arsitektur ini. Berikut merupakan rangkaian pembagi tegangan untuk referensi tegangan




Fig. 8. Pembagi Tegangan Untuk Referensi

Untuk arus injeksi, diperlukan arus sebesar 20uA sehingga op-amp dapat beroperasi dengan optimal. Rangkaian yang digunakan resistive bias generator. Sama dengan pembagi tegangan, desain ini kurang optimal, namun karena spesifikasi dari rangkaian rendah, desain sudah lebih dari cukup. Berikut merupakan desain rangkaiannya




Fig. 9. Resistive bias generator.

Resistor yang digunakan berupa 30kΩ, dengan target arus berupa 20uA, sesuai dengan yang dibutuhkan oleh op-amp. Perhitungan dari output arusnya merupakan sebagai berikut:

$$I_{ref} = \frac{V_{DD} - V_{GS}}{R_{total}}$$

$$I_{ref} = \frac{1.1\text{V} - 0.5\text{V}}{30\text{k}\Omega} = \frac{0.6\text{V}}{30 \times 10^3\Omega} = 20\mu\text{A}$$

Untuk *clock,* dibutuhkan dua jenis *clock* yang bersifat non-overlapping, dimana terdapat *dead time* yaitu saat kedua *clock* bernilai low. Desain yang optimal merupakan desain yang hanya menggunakan satu buah input *clock*, sehingga dibutuhkan rangkaian untuk menunda dan memberikan logika *dead time.* Berikut merupakan desain rangkaiannya.




Fig. 10. Rangkaian Clock Dead Time.

Rentetan inverter yang disusun secara seri akan memberikan delay dari sinyal. Sinyal yang terdelay tersebut akan dimasukkan ke logika NAND dengan sinyal awal, sehingga jika menyala secara bersamaan dia akan terpotong, menghasilkan waktu matinya sinyal *clock*. Perlu diperhatikan bahwa inverter berjumlah genap, sehingga outputnya berbanding terbalik dan logika NAND berfungsi dengan pas.

G. 2-bit ADC Flash

Sebagai tahap terminasi dari arsitektur ADC Pipeline yang dirancang, digunakan sebuah 2-Bit Flash ADC yang ditempatkan tepat setelah 3 tahapan pipeline. Tiga tahapan awal yang menggunakan arsitektur 1.5-bit dengan MDAC perlu menghasilkan residu, sedangkan tahap terakhir ini hanya membutuhkan ADC yang mengkuantisasi sinyal. Berikut merupakan bentuk rangkaiannya




Fig. 11. 2-bit Flash ADC.

Tangga resistor disusun sedemikian rupa untuk mencapai nilai tegangan yang diinginkan menggunakan prinsip pembagi tegangan. Outputnya dimasukkan kedalam tiga buah komparator yang membandingkan sinyal residu dengan tegangan ambang. Selanjutnya dilakukan logika untuk memberikan outputnya, berikut merupakan *truth table* dan logika dari rangkaian 2-bit flash ADC

TABLE I. TRUTH TABLE 2-BIT FLASH ADC

Level Tegangan Input	Kode Termometer (T3, T2,T1)	Output Desimal	Output Biner (B1 B0)
Vin<Vth1	0 0 0	0	0 0
Vth1<Vin <Vth2	0 0 1	1	0 1
Vth2<Vin <Vth3	0 1 1	2	1 0
Vin>Vth3	1 1 0	3	1 1

$$B_1 = T_2$$

$$B_0 = (T_1 \cdot \overline{T_2}) + T_3$$

H. Digital Error Correction (DEC)




Fig. 12. Digital Error Correction

Tahap akhir dari sistem ADC Pipeline adalah blok DEC yang berfungsi untuk menyelaraskan waktu kedatangan data dari setiap tahapan dan merekonstruksi bit-bit tersebut menjadi kode digital final yang utuh. Mengingat arsitektur pipeline bekerja secara serial di mana setiap tahapan memproses sampel dengan jeda setengah siklus *clock*, data digital dari tahap awal akan tersedia lebih dulu dibandingkan tahap akhir. Untuk menyatukan ini, digunakan D Flip-Flop yang akan mendelay sebanyak satu *clock*.

- Stage 1 : 3 D Flip-Flop
- Stage 2 : 2 D Flip-Flop
- Stage 3 : 1 D Flip-Flop
- Flash ADC : tidak menggunakan ADC

Outputnya kemudian dijumlahkan menggunakan full adder sehingga menjadi 5-bit ADC Pipeline yang sesuai. Berikut merupakan logika penjumlahannya

TABLE II. DEC FULL ADDER LOGIC

Tahapan (Stage)	Bit 4 (MSB)	Bit 3	Bit 2	Bit 1	Bit 0 (LSB)
Stage 1 Output	B11	B01			
Stage 2 Output		B12	B02		
Stage 3 Output			B13	B03	
Flash Output				B1F	B0F
Final Output	D4	D3	D2	D1	D0

I. Top Level 5-bit ADC Pipeline

Tahapan terakhir berupa top-levelnya, di mana semua komponen disusun untuk menjadikan satu ADC pipeline yang terpadu. Berikut merupakan susunan rangkaiannya.




Fig. 13. Top-Level Architecture

Tahapan pemrosesan sinyal berjalan dengan tahapan berikut.

1. Tahap Pertama (Stage 1): Sinyal input Vin masuk ke tahap pertama. Tahap ini melakukan *sampling*, kuantisasi kasar, dan menghasilkan tegangan residu yang merepresentasikan selisih antara sinyal asli dengan sinyal terkuantisasi yang telah dikuatkan.
2. Tahap Perantara (Stage 2 & 3): Tegangan residu dari tahap sebelumnya dihubungkan langsung ke input tahap berikutnya. Setiap tahap secara berurutan mengekstrak informasi bit dan meneruskan sisa sinyal (residu) ke tahap selanjutnya.
3. Tahap Akhir (Backend): Output residu dari Stage 3 masuk ke Flash ADC 2-bit. Karena ini adalah tahap terakhir, sinyal didigitalkan sepenuhnya tanpa perlu menghasilkan residu lagi.

Output digital tiap tahapan dimasukkan kedalam DEC sesuai dengan logika yang sudah ditunjukkan sebelumnya. Hasilnya menjadi output 5-bit digital, dan rangkaian sudah siap disimulasikan.

J. Blok Pembangun lainnya

Sel-sel diatas dibangun dari blok pembangun yang lebih kecil lainnya. Berikut merupakan desain dari blok-blok pembangunnya.




Fig. 14. NAND dan NOR




Fig. 15. Switch dan Inverter




Fig. 16. Full adder dan DFlipFlop

IV. HASIL SIMULASI

Berikut merupakan hasil simulasi dari beberapa cell penting.

A. Simulasi Op-Amp





Fig. 17. Simulasi Op-Amp

Berdasarkan hasil simulasi *frequency sweep*, desain Operational Amplifier yang diusulkan menunjukkan performa dinamis yang solid. Rangkaian mampu mencapai GBW hingga kisaran frekuensi 200 MHz dengan penguatan DC sebesar 50 dB. Dari sisi stabilitas, sistem memiliki Phase Margin sebesar 60 derajat yang menjamin respon transien tanpa osilasi berlebih (ringing). Hal ini menunjukkan kompensasi Miller yang efektif untuk menjaga stabilitas dari operasi amplifier ini. Secara keseluruhan, spesifikasi yang dicapai ini dinilai lebih dari cukup untuk memenuhi kebutuhan akurasi dan kecepatan pada aplikasi ADC Pipeline resolusi 5-bit.

B. Simulasi Komparator Lewis-Gray



Verifikasi fungsionalitas komparator dilakukan melalui simulasi transient dengan memberikan sinyal input berupa gelombang sinusoidal pada Vin (sinyal biru/net5). Sinyal ini dikondisikan berosilasi pada tegangan *Common Mode Voltage* (Vcm) sebesar 550 mV, dengan rentang swing dari 425 mV hingga 675 mV. Mengingat topologi yang digunakan adalah Lewis-Gray Dynamic Latched Comparator, proses perbandingan tidak berjalan secara kontinu, melainkan disinkronisasi oleh sinyal *clock* yang berwarna kuning. Pemilihan nilai dari Vin hanya terjadi pada *clock edge* yang memicu fase regenerasi pada sirkuit latch. Respon output ditunjukkan oleh pasangan sinyal digital diferensial berwarna ungu dan oranye. Terlihat bahwa kedua sinyal tersebut berhasil menghasilkan level logika digital high dan low, dengan transisi yang tajam sesaat setelah tepi *clock* aktif. Hasil ini mengonfirmasi bahwa komparator telah berhasil didesain dan mampu menerjemahkan sinyal analog sinusoidal menjadi keputusan digital yang valid sesuai spesifikasi waktu yang ditetapkan

C. Simulasi Sub-ADC




Fig. 18. Simulasi Sub-ADC

Untuk mengecek fungsionalitas dari rangkaian sub-ADC, dilakukan simulasi dengan memberikan input ramp dari 0 hingga 1.1 V. Tegangan referensi yang digunakan berupa 425mv untuk batas bawah dan 675mv untuk batas atas, dengan perhitungan berupa Vcm/4.

Pada rentang waktu 0-2us, nilai Vin naik hingga mencapai nilai 425mv. Pada rentang waktu ini, logika encoder menyalakan SW_BOT. Simulasi berlanjut hingga waktu 2-3.1us, dimana sinyal Vin berada pada rentang 425mv-675mv, dengan logika encoder menyala untuk SW_MID. Setelah 3.1us, Vin naik terus melebihi nilai 675mv dan menyalakan SW_BOT. Logika binary yang menyala juga sesuai dengan

nilai digital, yaitu 00, 01, dan 10. Berikut hasilnya dalam bentuk tabel.

Parameter	Zona 1 (Bawah)	Zona 2 (Tengah)	Zona 3 (Atas)
Estimasi Waktu (t)	0.0−2.0 µs	2.0−3.1 µs	>3.1 µs
Range Tegangan Input (Vin)	Vin <425 mV	425 mV<Vin <675 mV	Vin >675 mV
Output Digital (B1 B0)	0 0	0 1	1 0
Sinyal Sakelar Aktif	SW_BOT (Magenta)	SW_MID (Hijau)	SW_TOP (Merah)
Fungsi MDAC	+Vref	×1 (Pass)	−Vref

Sel ini sudah berfungsi dengan baik dan dapat digunakan untuk teknologi 1.5-bit yang dirancang. Komparator dinamis dan rangkaian logika pengkode telah berfungsi dengan baik dalam menerjemahkan level tegangan analog menjadi keputusan kontrol sakelar.

D. Stage 1.5-bit




Fig. 19. Simulasi Stage 1.5-bit

Verifikasi kinerja modul 1.5-bit dilakukan dengan memberikan stimulus sinyal ramp pada Vin untuk menyapu keseluruhan rentang tegangan dinamis dari level terendah hingga saturasi. Berdasarkan kurva karakteristik transfer tegangan pada panel kiri, terbentuk pola "gergaji" yang memvalidasi perhitungan $V_{out} = 2V_{in} - D.V_{ref}$, Dengan nilai D sebagai digitalnya. Grafik tersebut menunjukkan tiga zona operasi rangkaian dengan penguatan 2V/V. Sinyal turun kembali sesuai pada saat mencapai tegangan referensinya. Hal ini dikonfirmasi dengan waktu terjadinya perubahan logika pada sinyal dikanan. Selain itu, pembagi tegangan untuk referensi tegangan berhasil memberikan output yang diinginkan. Akan tetapi, ada sedikit ripple dikarenakan *kickback* dari kapasitor dan kanal transistor.

Selain itu, ada juga hasil simulasi *dead-time clock* yang berada pada rangkaian didalamnya. Pada saat transisi sinyal CLK1 dan CLK2, terdapat keadaan dimana kedua *clock* sama-sama berlogika rendah. Hal ini sangat krusial karena tanpa adanya jeda ini, akan terjadi tumpang tindih pada saat amplifikasi dan *sampling*. Tanpa jeda, akan terjadi hubung singkat antara input dengan output.




Fig. 20. Dead-Time Clock

E. 2-bit Flash ADC




Fig. 21. 2-bit Flash ADC

Verifikasi rangkaian 2-bit flash ADC dilakukan dengan memberikan input sinyal ramp sehingga dapat melihat untuk seluruh rentang tegangan yang ada. Pada gambar diatas, dapat terlihat bahwa logika digital berjalan dengan baik, mulai dari 00,01,10, hingga 11. Perpindahan tegangannya dibagi dengan tegangan 445mv, 585mv, dan 760mv.

Estimasi Waktu (t)	Tegangan Vin	Output Digital (B1 B0)	Kode Desimal
0.0−380 ns	0-445 mv	0 0	0
380−550 ns	445-585 mv	0 1	1
550-800 ns	585-760 mv	1 0	2
800ns -1 us	760mv-1.1 V	11	3

F. Top-Level 5-bit ADC Pipeline




Fig. 22. Simulasi Top-Level


Meskipun verifikasi fungsional pada masing-masing sub-modul (Stage 1.5-bit dan Flash ADC) menunjukkan hasil yang sesuai spesifikasi secara terpisah, simulasi integrasi sistem secara keseluruhan memperlihatkan adanya degradasi sinyal yang signifikan. Gambar 22 menyajikan respons transien

sistem terhadap input ramp. Terlihat bahwa output digital rekonstruksi (D0 - D4) tidak membentuk pola tangga yang linier, melainkan menunjukkan pola acak dengan distorsi berat dan glitch frekuensi tinggi.


Berdasarkan hasil simulasi yang ditunjukkan, kegagalan ini kemungkinan disebabkan karena pembebanan yang tidak muncul dari pengujian individual. Terlihat bahwa ada osilasi pada *stage* 2, dan kehancuran total di *stage* 3. Op-Amp di dalam sirkuit MDAC mengalami kesulitan dalam menggerakkan beban kapasitif dari *stage* selanjutnya saat disusun secara kaskade. Spesifikasi dari op-amp mungkin kurang untuk menangani beban total dalam konfigurasi penuh. Faktor lain yang mungkin menyebabkan yaitu karena tegangan referensi, namun ini dianggap kemungkinan kecil. Hal ini karena simulasi dengan tegangan input dari luar yang bersifat ideal masih belum bisa memperbaiki simulasi rangkaian top-level. Selain itu, mungkin juga ada kesalahan pada rangkaian DEC. Akan tetapi, jika DEC salah, seharusnya sinyal residu memiliki bentuk yang baik.

V. FLOORPLANNING, LAYOUTING, LVS, DRC, DAN POST LAYOUT SIMULATION

Karena terjebak pada simulasi top-level, bagian layouting tidak sempat diselesaikan. Yang baru dilakukan yaitu *floorplanning* dan penggunaan *Auto-Routing* pada tahapan 1.5-bit. Namun tentu saja, fungsi *Auto-Routing* tidak memenuhi aturan desain untuk PDK 45nm.



Floorplanning otomatis juga tidak memberikan output yang baik. Ketika dilakukan submit dengan DRC yang ada, didapatkan bahwa eror rangkaian mencapai jumlah 600. Karena batas waktu pengerjaan sudah tidak mencukupi, dipilih untuk membuat laporan dan menganalisis apa yang menghambat dan salah sehingga tidak berhasil melakukan desain hingga tahapan terakhir



KESIMPULAN

- Semua blok penyusun dari ADC pipeline berhasil dirancang dan simulasi fungsionalitasnya berhasil sesuai dengan yang diinginkan untuk tiap sel
- Tahapan 1.5-bit berhasil dirancang dan disimulasikan dengan output yang sesuai, dimana residu menghasilkan sinyal gergaji dan logika digital memberikan tiga buah output berupa 00,01, dan 11
- Integrasi keseluruhan sistem menjadi rangkaian ADC Pipeline 5-bit gagal dilakukan karena kurangnya spesifikasi dari op-amp yang digunakan
- Tata letak dan verifikasi desain serta melakukan simulasi setelah tata letak belum sempat dilakukan karena keseluruhan rangkaian belum berhasil dibuat.

Saran: Untuk pengembangan selanjutnya, penggantian blok *Resistive Reference* dengan *Bandgap Reference* yang dilengkapi *Buffer* Op-Amp sangat disarankan untuk mengatasi masalah stabilitas tegangan referensi.

REFERENSI

[1] R. J. Baker, *CMOS circuit design, layout, and simulation*. Hoboken, New Jersey: The Institute of Electrical and Electronics Engineers, Inc. : Wiley, 2019.

[2] B. Sahoo, "Pipelined ADC Design - A Tutorial -," Presentation slides, Dept. Elect. and Comput. Eng., Univ. Illinois at Urbana-Champaign, Urbana, IL, USA