# 计算机系统结构实验报告 Lab01

## 殷浩 518030910095

## 2020年6月11日

#### 摘要

Lab01 中主要进行 FPGA 基础实验——LED Flow Water Light, 学习软件的基本使用、调试方法, 掌握设计的基本原理。

## 目录

| 目 | 录   |       |            |         |   |      |  |      |  |  |      |  |      |  |            | 1 |
|---|-----|-------|------------|---------|---|------|--|------|--|--|------|--|------|--|------------|---|
| 1 | 实验  | 目的    |            |         |   |      |  |      |  |  |      |  |      |  |            | 2 |
| 2 | 原理  | 分析    |            |         |   |      |  |      |  |  |      |  |      |  |            | 2 |
|   | 2.1 | 基础实   | 验          |         |   | <br> |  | <br> |  |  | <br> |  |      |  |            | 2 |
|   |     | 2.1.1 | Flowing_L  | ight .  |   | <br> |  | <br> |  |  | <br> |  |      |  |            | 2 |
|   |     | 2.1.2 | Flowing_L  | ight_tl |   | <br> |  | <br> |  |  | <br> |  |      |  |            | 2 |
|   | 2.2 | 拓展部   | 分          |         |   | <br> |  | <br> |  |  | <br> |  | <br> |  |            | 2 |
|   |     | 2.2.1 | Flowing_L  | ight .  |   | <br> |  | <br> |  |  | <br> |  | <br> |  |            | 2 |
|   |     | 2.2.2 | Flowing_L  | ight_tl | ) | <br> |  | <br> |  |  | <br> |  | <br> |  |            | 2 |
| 3 | 代码  | 说明    |            |         |   |      |  |      |  |  |      |  |      |  |            | 3 |
|   | 3.1 | 基础实   | 验          |         |   | <br> |  | <br> |  |  | <br> |  | <br> |  |            | 3 |
|   |     | 3.1.1 | Flowing_L  | ight .  |   | <br> |  | <br> |  |  | <br> |  | <br> |  |            | 3 |
|   |     | 3.1.2 | Flowing_li | ght_tb  |   | <br> |  | <br> |  |  | <br> |  | <br> |  |            | 4 |
|   | 3.2 | 拓展部   | 分          |         |   | <br> |  | <br> |  |  | <br> |  | <br> |  | . <b>.</b> | 4 |
| 4 | 仿真  | 结果    |            |         |   |      |  |      |  |  |      |  |      |  |            | 5 |
| 5 | 仿真  | 结果    |            |         |   |      |  |      |  |  |      |  |      |  |            | 6 |
| 6 | 鸣谢  |       |            |         |   |      |  |      |  |  |      |  |      |  |            | 6 |

## 1 实验目的

- 1. 熟悉 Xilinx 逻辑设计工具 Vivado 的基本操作
- 2. 掌握使用 VerilogHDL 进行简单的逻辑设计
- 3. 使用功能仿真
- 4. 使用 1/0Planning 添加管脚约束
- 5. 生成 Bitstream 文件
- 6. 上板验证(暂不进行)

### 2 原理分析

#### 2.1 基础实验

基础实验要求使用用仿真软件编写代码,实现模拟多个 LED 的流水开关效果

#### 2.1.1 Flowing\_Light

程序的主要信号及其功能如表1所示。

| 信号       | 输入/输出 | 功能                   |
|----------|-------|----------------------|
| clock    | 输入    | 时钟信号,用于控制变量变化        |
| reset    | 输入    | 重置信号,用于初始化程序         |
| [7:0]led | 输出    | 输出电平信号,控制不同 LED 灯的状态 |

表 1: 程序输入输出

#### 2.1.2 Flowing\_Light\_tb

这部分代码用于测试程序是否正确,该部分解释将放在代码说明相应内容中。

#### 2.2 拓展部分

基础实验中,由于仿真时间不够,只能看到一个灯亮起(即信号变成高电平),所以在拓展部份中对代码做部分修改,使得能观察到两个或以上灯的开关状态。

#### 2.2.1 Flowing\_Light

程序的主要信号及其功能和表1所示相同。只需修改部分代码即可达到目的,因此本部分解释也将 放在代码说明相关章节。

#### 2.2.2 Flowing\_Light\_tb

测试代码与基础实验完全相同。

## 3 代码说明

#### 3.1 基础实验

#### 3.1.1 Flowing\_Light

程序循环检测时钟信号 clock 的变化,如果在时钟上升沿收到重置信号 reset,就把计数变量 cnt\_reg 设置为 0;否则,计数变量自增。在时钟下降沿检测计数变量,达到最大值时更换亮起的 LED。

```
module flowing_light(
1
           input clock,
           input reset,
3
           output [7:0] led
4
           );
           reg[24:0] cnt_reg;
           reg[7 : 0] light_reg;
           always @ (posedge clock)
10
               begin
11
                   if (reset)
12
                       cnt_reg <= 0;</pre>
13
                   else
14
                       cnt_reg <= cnt_reg + 1;</pre>
15
               end
16
17
           always @ (posedge clock)
18
               begin
                   if (reset)
20
                       light_reg <= 8'h01;</pre>
21
                      //if quicker to light the second led, use following
22
                      //else if (cnt_reg == 4'hf)
23
                   else if (cnt_reg == 24'hffffff)
24
                          begin
25
                               if (light_reg == 8'h80)
26
                               light_reg <= 8'h01;</pre>
27
                               else
28
                                    light_reg <= light_reg << 1;</pre>
29
                          end
30
                 end
31
            assign led = light_reg;
32
        endmodule
33
        end
```

#### 3.1.2 Flowing\_light\_tb

调试程序实例化一个 flowing\_light 对象, 固定周期改变时钟信号。

```
module flowing_light_tb(
1
       );
2
       reg clock;
4
       reg reset;
5
       wire [7:0] led;
       flowing_light u0(
           .clock(clock),
9
           .reset(reset),
           .led(led));
11
12
       parameter PERIOD = 10;
13
14
       always #(PERIOD*2) clock = !clock;
15
16
       initial begin
17
          clock = 1'b0;
18
           reset = 1'b0;
19
          #(PERIOD*2) reset = 1'b1;
20
            \#(PERIOD*4) reset = 1'b0;
21
          //#580; reset = 1'b1;
22
       end
23
   endmodule
```

### 3.2 拓展部分

为了实现观察两个及以上的灯状态的变化,可以将代码中的计数变量 cnt\_reg 位数缩小,使其在更小的周期变化数达到最大值,从而控制灯状态的变化,修改后的代码如下:

```
reg[4:0] cnt_reg
reg[7:0] light_reg;

always @ (posedge clock)
begin
    if (reset)
    cnt_reg <= 0;
else
    cnt_reg <= cnt_reg + 1;
end</pre>
```

```
11
       always @ (posedge clock)
12
           begin
13
               if (reset)
14
                    light_reg <= 8'h01;</pre>
15
                 else if (cnt_reg == 4'hf)
16
               begin
17
                        if (light_reg == 8'h80)
                                light_reg <= 8'h01;</pre>
19
                        else
20
                            light_reg <= light_reg << 1;</pre>
21
               end
22
           end
23
       assign led = light_reg;
24
```

当然,也可以通过修改 PERIOD 的值,使时钟信号变化周期减小达到目的。

## 4 仿真结果




图 1: 基础实验部分仿真全波形

## 5 仿真结果




图 2: 拓展部分代码修改后全波形

可以看到基础部分与实验文档中波形相同,拓展部分成功观察到 LED[1] 信号变为高电平,说明代码正确,功能正常,实验成功。

## 6 鸣谢

感谢实验过程中, 指导老师给予的帮助, 以及我校远程桌面的优质资源!