

MODUL 3


GERBANG LOGIKA

TUJUAN PRAKTIKUM

Mahasiswa dapat membangun rangkaian gerbang logika dan mampu menganalisa bagaimana cara kerja gerbang logika.

TEORI

Gerbang logika adalah sebuah perangkat yang mengimplementasikan fungsi boolean. Fungsi boolean melakukan operasi logika pada satu atau lebih masukan dan menghasilkan keluaran sebuah logika baru. Dengan menggunakan kombinasi benar atau salah seperti halnya cara penyelesaian masalah sehari-hari. Dapat juga dengan menggunakan langkah-langkah berpikir logis berdasarkan keputusan-keputusan masa lalu (memory) untuk menyelesaikan masalah, sehingga disebut dengan logika sekuensial (terurut) seperti pada Gambar 2.1. gerbang logika mempunyai table kebenaran. Table kebenaran ini menyediakan daftar setiap kombinasi yang mungkin dari masukan biner dan hasil keluaran terkait. Tabel 3.1. memperlihatkan tipe-tipe gerbang logika disertai simbol dan tabel kebenarannya.




Gambar 2.1. Representasi digital

Dioda dan transistor komponen penyusun paling umum untuk mengimplementasikan gerbang logika yaitu sebagai saklar elektronik. Selain itu gerbang logika juga dibangun menggunakan relai eletromagnetik, logika fluida, logika pneumatik, optik, molekul, atau bahkan elemen mekanik. Gerbang logika dapat berjalan dengan cara yang sama dimana fungsi boolean berada di dalamnya, memungkinkan semua algoritma dan operasi matematikanya dapat dijelaskan dengan logika boolean.

Peralatan yang mengandung gerbang logika seperti *multiplexer*, *register*, *arithmetic logic units* (ALU), dan memori sebuah komputer, yang terdapat lebih dari 100 juta gerbang. Gerbang-gerbang tersebut terbuat dari efek medan trasistor atau dikenal dengan *field-effect transistor* (FET), dan khususnya terbuat dari MOSFET (metal-oxide-semiconductor field-effect transistor). Untuk gerbang logika kompleks seperti AND-OR-Invert (AOI) dan OR-AND-Invert (OAI) lebih sering digunakan. Hal ini karena konstruksi gerbang logika tersebut menggunakan MOSFET yang lebih sederhana dan efisien dibanding jumlah gerbang tunggal.

Tabel 3.1. Jenis-jenis gerbang logika, symbol dan table kebenarannya

Nameand Function	Symbol			Truth Table															
	IEC 60617- 12	US-Norm	DIN 40700 (Before 1976)																
<u>AND - Gate</u> (AND) $Y = A \wedge B$ $Y = A \cdot B$ $Y = AB$				<table><tr><th>A</th><th>B</th><th>Y</th></tr><tr><td>0</td><td>0</td><td>0</td></tr><tr><td>0</td><td>1</td><td>0</td></tr><tr><td>1</td><td>0</td><td>0</td></tr><tr><td>1</td><td>1</td><td>1</td></tr></table>	A	B	Y	0	0	0	0	1	0	1	0	0	1	1	1
A	B	Y																	
0	0	0																	
0	1	0																	
1	0	0																	
1	1	1																	
<u>OR - Gate</u> (OR) $Y = A \vee B$ $Y = A + B$				<table><tr><th>A</th><th>B</th><th>Y</th></tr><tr><td>0</td><td>0</td><td>0</td></tr><tr><td>0</td><td>1</td><td>1</td></tr><tr><td>1</td><td>0</td><td>1</td></tr><tr><td>1</td><td>1</td><td>1</td></tr></table>	A	B	Y	0	0	0	0	1	1	1	0	1	1	1	1
A	B	Y																	
0	0	0																	
0	1	1																	
1	0	1																	
1	1	1																	
<u>NOT - Gate</u> (NOT, Complement - Gate, <i>Inverter</i>) $Y = \overline{A}$ $Y = \neg A$				<table><tr><th>A</th><th>Y</th></tr><tr><td>0</td><td>1</td></tr><tr><td>1</td><td>0</td></tr></table>	A	Y	0	1	1	0									
A	Y																		
0	1																		
1	0																		


Name and Function	Symbol			Truth Table															
	IEC 60617-12	US-Norm	DIN 40700 (Before 1976)																
<u>NAND - Gate</u> (Not-AND) $Y = \overline{A \wedge B}$ $Y = \overline{A \wedge B}$ $Y = \overline{A} \overline{B}$				<table><tr><th>A</th><th>B</th><th>Y</th></tr><tr><td>0</td><td>0</td><td>1</td></tr><tr><td>0</td><td>1</td><td>1</td></tr><tr><td>1</td><td>0</td><td>1</td></tr><tr><td>1</td><td>1</td><td>0</td></tr></table>	A	B	Y	0	0	1	0	1	1	1	0	1	1	1	0
A	B	Y																	
0	0	1																	
0	1	1																	
1	0	1																	
1	1	0																	
<u>NOR - Gate</u> (Not-OR) $Y = \overline{A \vee B}$ $Y = \overline{A \vee B}$ $Y = \overline{A} + \overline{B}$				<table><tr><th>A</th><th>B</th><th>Y</th></tr><tr><td>0</td><td>0</td><td>1</td></tr><tr><td>0</td><td>1</td><td>0</td></tr><tr><td>1</td><td>0</td><td>0</td></tr><tr><td>1</td><td>1</td><td>0</td></tr></table>	A	B	Y	0	0	1	0	1	0	1	0	0	1	1	0
A	B	Y																	
0	0	1																	
0	1	0																	
1	0	0																	
1	1	0																	
<u>XOR - Gate</u> (Antivalen, Exclusive-OR) $Y = A \underline{\vee} B$ $Y = A \oplus B$			 atau 	<table><tr><th>A</th><th>B</th><th>Y</th></tr><tr><td>0</td><td>0</td><td>0</td></tr><tr><td>0</td><td>1</td><td>1</td></tr><tr><td>1</td><td>0</td><td>1</td></tr><tr><td>1</td><td>1</td><td>0</td></tr></table>	A	B	Y	0	0	0	0	1	1	1	0	1	1	1	0
A	B	Y																	
0	0	0																	
0	1	1																	
1	0	1																	
1	1	0																	
<u>XNOR - Gate</u> (Ekuivalen, Not-Exclusive-OR) $Y = \overline{A \underline{\vee} B}$ $Y = \overline{A \underline{\vee} B}$ $Y = \overline{A \oplus B}$			 atau 	<table><tr><th>A</th><th>B</th><th>Y</th></tr><tr><td>0</td><td>0</td><td>1</td></tr><tr><td>0</td><td>1</td><td>0</td></tr><tr><td>1</td><td>0</td><td>0</td></tr><tr><td>1</td><td>1</td><td>1</td></tr></table>	A	B	Y	0	0	1	0	1	0	1	0	0	1	1	1
A	B	Y																	
0	0	1																	
0	1	0																	
1	0	0																	
1	1	1																	

KEGIATAN PRAKTIKUM

Percobaan 1. Gerbang AND

1. Buat rangkaian pada Gambar 3.2!

Buat dengan menggunakan gerbang AND (IC 7408), SW-SPDT, dan logic probe! Pilih VCC and ground dari terminal mode. SW1 dan SW2 sebagai input, L1 dan L2 berperan sebagai indikator input, dan L3 berperan sebagai output dari gerbang AND.



Gambar 3.2.Gerbang AND

2. Fungsi Boolean : $L3 = L1 \cdot L2$ atau $L3 = L1 \cdot L2$
3. Tabel kebenaran

SW1	SW2	L1	L2	L3
0	0			
1	0			
0	1			
1	1			


4. Diagram waktu

L1			
L2			
L3			

Percobaan 2. Gerbang OR

1. Buat rangkaian pada Gambar 3.3!

Buat dengan menggunakan gerbang OR (IC 7432), SW-SPDT, dan logic probe! Pilih VCC dan ground dari terminal mode. SW1 dan SW2 sebagai input, L1 dan L2 berperan sebagai indikator input, dan L3 berperan sebagai output dari gerbang OR.



Gambar 3.3. Gerbang OR

2. Fungsi Boolean : $L3 = L1 + L2$

3. Tabel kebenaran

SW1	SW2	L1	L2	L3
0	0			
1	0			
0	1			
1	1			


4. Diagram Waktu

L1				
L2				
L3				

Percobaan 3. Gerbang NOT

1. Buat rangkaian pada Gambar 3.4!

Buat dengan menggunakan gerbang NOT(IC 7404), SW-SPDT, dan logic probe! Pilih VCC dan ground dari terminal mode. SW1 sebagai input, L2 sebagai indikator input, dan L3 sebagai output dari Gerbang NOT.



Gambar 3.4. Gerbang NOT

2. Fungsi Boolean : $L1 = \sim L2$ atau $L1 = \overline{L2}$

3. Tabel kebenaran

SW1	L2	L1
0		
1		


4. Diagram waktu

L2	
L1	

Percobaan 4. Gerbang NAND

1. Buat rangkaian pada Gambar 3.5!

Buat dengan menggunakan gerbang NAND (IC 7400), SW-SPDT, dan logic probe! Pilih VCC dan ground dari terminal mode. SW1 dan SW2 sebagai input, L1 dan L2 berperan sebagai indikator input, dan L3 sebagai Output dari gerbang NAND.



Gambar 3.5. Gerbang NAND

2. Fungsi Boolean : $L3 = \overline{L1L2}$ atau $L3 = \overline{L1}.L2$

3. Tabel kebenaran

SW1	SW2	L1	L2	L3
0	0			
1	0			
0	1			
1	1			


4. Diagram waktu

L1				
L2				
L3				

Percobaan 5. Gerbang NOR

1. Buat rangkaian pada Gambar 3.6!

Buat dengan menggunakan gerbang NOR(IC 7402), SW-SPDT, dan logic probe! Pilih VCC dan ground dari terminal mode. SW1 dan SW2 sebagai input, L1 dan L2 sebagai indikator input, dan L3 sebagai output dari gerbang NOR.



Gambar 3.6. Gerbang NOR

2. Fungsi Boolean : $L3 = \overline{L1} + L2$

3. Tabel kebenaran

SW1	SW1	L1	L2	L3
0	0			
1	0			
0	1			
1	1			


4. Diagram waktu

L1				
L2				
L3				

Percobaan 6. Gerbang XOR

1. Buat rangkaian pada Gambar 7!

Buat dengan menggunakan gerbang XOR (IC 4070), SW-SPDT, dan logic probe! Pilih VCC dan ground dari terminal mode. SW1 dan SW2 sebagai input, L1 dan L2 berperan sebagai indikator input, dan L3 berperan sebagai output gerbang XOR.



Gambar 3.7. Gerbang XOR

2. Fungsi Boolean $L3 = L1 \oplus L2$

3. Tabel kebenaran

SW1	SW2	L1	L2	L3
0	0			
1	0			
0	1			
1	1			


4. Diagram waktu

L1				
L2				
L3				

Percobaan 7. Gerbang XNOR

1. Buat rangkaian pada Gambar 3.8!

Buat dengan menggunakan gerbang XNOR (IC 4077), SW-SPDT, dan logic probe! Pilih VCC dan ground dari terminal mode. SW1 dan SW2 sebagai input, L1 dan L2 berperan sebagai indikator input, dan L3 sebagai output dari gerbang XNOR.



Gambar 3.8. Gerbang XNOR

2. Fungsi Boolean : $L3 = \overline{L1 \oplus L2}$

3. Tabel kebenaran

SW1	SW2	L1	L2	L3
0	0			
1	0			
0	1			
1	1			

4. Diagram waktu

L1				
L2				
L3				