## Technika cyfrowa

### Sprawozdanie z ćwiczenia 2

Bartosz Ludwin, Iwo Zowada, Kacper Wdowiak, Michał Ryz

## 1. Opis zadania

### **Ćwiczenie 2**


Korzystając tylko z konkretnego jednego typu przerzutników Ζ dowolnych oraz bramek logicznych, proszę zaprojektować czterobitowy licznik działający zgodnie z ciągiem Fibonacciego nieobowiązkowym upraszczającym zastrzeżeniem, "1" powinna że wartość pojawiać tylko raz w cyklu). Po uruchomieniu licznika, w kolejnych taktach zegara powinien on zatem przechodzić po wartościach:

0, 1, 2, 3, 5, 8, 13, 0, 1, 2, 3, 5, 8, 13, 0, 1, ... itd.

Aktualna wartość wskazywana przez licznik powinna być widoczna na wyświetlaczach siedmiosegmentowych.

## 2. Pomysł rozwiązania


Naszym pomysłem było wykorzystanie automatu, którego stanem jest liczba i jego znany następnik. Do zrealizowania zostały wykorzystane przerzutniki typu D. Aktualny stan automatu jest zapisywany na kolejnych przerzutnikach, na podstawie których wyliczyliśmy kod BCD, który wyświetlaliśmy na podwójnym wyświetlaczu siedmiosegmentowym.



Rys. 1 Kolejne stany automatu

## 3. Ogólny schemat układu

CLK - wejście zegara (zmienia wyjście na następną liczbę w cyklu) D0,D1,D2,D3 - bity wyjścia, odpowiadające za następny stan automatu w postaci 4 bitowej liczby binarnej.



Rys. 2 Black box tworzonego układu

## 4. Tabela stanów - układ Timer

	Aktualny stan			Następny stan					
dec	q3	q2	q1	q0	d3	d2	d1	d0	dec
0	0	0	0	0	0	0	0	1	1
1	0	0	0	1	0	0	1	0	2
2	0	0	1	0	0	0	1	1	3
3	0	0	1	1	0	1	0	1	5
5	0	1	0	1	1	0	0	0	8
8	1	0	0	0	1	1	0	1	13
13	1	1	0	1	0	0	0	0	0


**Tab. 1** Tabela stanów w reprezentacji binarnej

# 5. Tablice Karnaugh - podukłady timera

q1q0 q3q2	00	01	11	10
00	0	0	0	0
01	0	1	0	0
11	0	0	0	0
10	1	0	0	0

Tab. 2 Tabela Karnaugh dla d3


$$d_3 = \overline{q_3} \cdot q_2 \cdot \overline{q_1} \cdot q_0 + q_3 \cdot \overline{q_2} \cdot \overline{q_1} \cdot \overline{q_0}$$



q1q0 q3q2	00	01	11	10
00	0	0	1	0
01	0	0	0	0
11	0	0	0	0
10	1	0	0	0

Tab. 3 Tabela Karnaugh dla d2


$$d_2 = \overline{q_3} \cdot \overline{q_2} \cdot q_1 \cdot q_0 + \overline{q_3} \cdot \overline{q_2} \cdot \overline{q_1} \cdot \overline{q_0}$$



q1q0 q3q2	00	01	11	10
00	0	1	0	1
01	0	0	0	0
11	0	0	0	0
10	0	0	0	0


Tab. 4 Tabela Karnaugh dla d1

$$d_1 = \overline{\overline{q_3} \cdot \overline{q}_2 \cdot \overline{q}_1} \cdot \overline{q}_0 + \overline{\overline{q}_3} \cdot \overline{\overline{q}_2} \cdot \overline{q}_1 \cdot \overline{\overline{q}_0}$$



q1q0 q3q2	00	01	11	10
00	1	0	1	1
01	0	0	0	0
11	0	0	0	0
10	1	0	0	0

Tab. 5 Tabela Karnaugh dla d0



### 5.1 D-flip-flop Bank

Służy do zapamiętania stanu układu.


Wejścia: CLK - wejście zegara, podczas stanu wysokiego następuje zapis danych. D0-D3 wejście stanu do zapisania.

Wyjścia: q0-q3 aktualnie zapisany stan.

Używamy do tego przerzutników D flip-flop:

Table of truth: Symbol  $\overline{\mathsf{Q}}$ clk Q Q 0  $\overline{\mathsf{q}}$ 0 Q 0  $\overline{\mathsf{q}}$ Q 1 0 0 1 1 1 1 0 q3 q2 q1 q0 CLK D3 D2 D1 D0

D-flip-flop-Bank




### 5.2 Next-state generator:


Służy do generowania kolejnego stanu na bazie poprzedniego.

Wejścia: q0-q3 - poprzedni stan zapamiętany w D-flip-flop Bank.


Wyjścia: D0-D3 - wygenerowany stan




Next-State Generator



## 5.3 Schemat timera



## 6. Tablica prawdy - układ Dekoder



Rys. 3 Blackbox dekodera

Wejścia q0-q3 odpowiadają za kolejne bity wyświetlanej cyfry (q0 za najmniej znaczący bit, q3 za najbardziej znaczący bit). Wyjścia a-g podpina się do nóżek wyświetlacza 7-segmentowego ze wspólną anodą odpowiednio dla 0 do pierwszej cyfry, 1 - dla drugiej cyfry.


		_		_								_
Dec	q3	q2	q1	q0	l3	12	l1	10	r3	r2	r1	r0
0	C	0	0	0	0	0	0	0	0	0	0	0
1	0	0	0	1	0	0	0	0	0	0	0	1
2	C	0	1	0	0	0	0	0	0	0	1	0
3	C	0	1	1	0	0	0	0	0	0	1	1
5	C	1	. 0	1	0	0	0	0	0	1	0	1
8	1	. 0	0	0	0	0	0	0	1	0	0	0
13	1	. 1	. 0	1	0	0	0	1	0	0	1	1

Rys. 4 Tabela prawdy dla dekodera

# 7. Tablice Kaurnaugh dla dekodera


q1q0 q3q2	00	01	11	10
00	0	0	0	0
01	0	0	0	0
11	0	1	0	0
10	0	0	0	0

Tab. 6 Tabela Karnaugh dla 10




q1q0 q3q2	00	01	11	10
00	0	0	0	0
01	0	0	0	0
11	0	0	0	0
10	1	0	0	0

Tab. 7 Tabela Karnaugh dla r3



q1q0 q3q2	00	01	11	10
00	0	0	0	0
01	0	1	0	0
11	0	0	0	0
10	0	0	0	0


Tab. 8 Tabela Karnaugh dla r2



q1q0 q3q2	00	01	11	10
00	0	0	1	1
01	0	0	0	0
11	0	1	0	0
10	0	0	0	0


Tab. 9 Tabela Karnaugh dla r1

$$r_1 = \overline{q_3} \cdot \overline{q_2} \cdot q_1 + q_3 \cdot q_2 \cdot \overline{q_1} \cdot q_0$$




q1q0 q3q2	00	01	11	10
00	0	1	1	0
01	0	1	0	0
11	0	1	0	0
10	0	0	0	0

Tab. 10 Tabela Karnaugh dla r0




#### Schemat dekodera:



Użyte układy 74LS74D przekształcają kod BCD na stany odpowiednich segmentów wyświetlacza.


## 8. Układ testujący




Wejścia T0-T3 odpowiadają za sygnał testowany, natomiast R0-R3 za wzór. RST służy do resetowania zakleszczenia wyjścia ERR\_LOCK. Dopiero po podaniu na CLK stanu wysokiego wartości będą porównywane (służy on zapobiegnięciu przypadkowemu wyświetleniu nieprawidłowości w momencie przełączania stanów).

Wyjście ERR\_CURR ma stan wysoki tylko gdy aktualny stan nie pokrywa się ze wzorcem. ERR\_LOCK natomiast podtrzymuje ten stan aż do momentu zresetowania go za pomocą RST.

#### Schemat testera:




## Układ testujący:



#### Prezentacja działania:


Generator słów ustawiony z odpowiednią sekwencją (1,2,3,5,8,13) i cyklami zegara do timeru i testeru ustawiony został na 200Hz. Analizator słów natomiast na 500Hz.

Screeny z analizatora wykonane podczas pracy niewadliwego układu (burst wszystkich możliwych stanów):




#### Symulacja uszkodzenia układu:


Jedną ścieżkę w podukładzie d2 podłączamy do masy:



Układ zadziałał prawidłowo - wyjście ERR\_CURR zmieniło się na stan wysoki w momencie złego sygnału, a ERR\_LOCK podtrzymało ten sygnał.




Screen z analizatora stanów logicznych. Widać na jego środku że powyższy sygnał (z timer) różni się od wzorca z generatora słów (na drugim najmniej znaczącym bicie):



## 9. Zastosowania

**Zastosowanie:** Gra gdzie każdy takt zegara zmienia liczbę na wyświetlaczu i w zależności od pokazanej liczby generuje określoną liczbę przeciwników na planszy



## 10. Wnioski

Użyliśmy przerzutników typu D, bo gdybyśmy użyli innych przerzutników, to trzeba by jeszcze obliczyć funkcje przekształcające wyjście z bramek na wejścia przerzutników. W przypadku przerzutników typu D wartość na wyjściu jest taka sama jak na wejściu przy aktywnym sygnale zegarowym.