

Technika cyfrowa

Sprawozdanie z ćwiczenia 2

Bartosz Ludwin, Iwo Zowada, Kacper Wdowiak, Michał Ryz

1. Opis zadania

Ćwiczenie 2


Korzystając tylko z konkretnego jednego typu przerzutników oraz z dowolnych bramek logicznych, proszę **zaprojektować** czterobitowy licznik działający zgodnie z ciągiem Fibonacciego (z nieobowiązkowym upraszczającym zastrzeżeniem, że wartość "1" powinna się pojawiać tylko raz w cyklu). Po uruchomieniu licznika, w kolejnych taktach zegara powinien on zatem przechodzić po wartościach:

0, 1, 2, 3, 5, 8, 13, 0, 1, 2, 3, 5, 8, 13, 0, 1, ... itd.

Aktualna wartość wskazywana przez licznik powinna być widoczna na wyświetlaczach siedmiosegmentowych.

2. Pomysł rozwiązania

Naszym pomysłem było wykorzystanie automatu, którego stanem jest liczba i jego znany następnik. Do zrealizowania zostały wykorzystane przerzutniki typu D. Aktualny stan automatu jest zapisywany na kolejnych przerzutnikach, na podstawie których wyliczyliśmy kod BCD, który wyświetlaliśmy na podwójnym wyświetlaczu siedmiosegmentowym.




Rys. 1 Kolejne stany automatu

3. Ogólny schemat układu

CLK - wejście zegara (zmienia wyjście na następną liczbę w cyklu)

D0,D1,D2,D3 - bity wyjścia, odpowiadające za następny stan automatu w postaci 4 bitowej liczby binarnej.



Rys. 2 Black box tworzonego układu

4. Tabela stanów - układ Timer

	Aktualny stan					Następny stan				
dec	q3	q2	q1	q0		d3	d2	d1	d0	dec
0	0	0	0	0		0	0	0	1	1
1	0	0	0	1		0	0	1	0	2
2	0	0	1	0		0	0	1	1	3
3	0	0	1	1		0	1	0	1	5
5	0	1	0	1		1	0	0	0	8
8	1	0	0	0		1	1	0	1	13
13	1	1	0	1		0	0	0	0	0


Tab. 1 Tabela stanów w reprezentacji binarnej

5. Tablice Karnaugh - podukłady timera

q1q0 q3q2	00	01	11	10
00	0	0	0	0
01	0	1	0	0
11	0	0	0	0
10	1	0	0	0

Tab. 2 Tabela Karnaugh dla **d3**


$$d_3 = \overline{q_3} \cdot q_2 \cdot \overline{q_1} \cdot q_0 + q_3 \cdot \overline{q_2} \cdot \overline{q_1} \cdot \overline{q_0}$$



q1q0 q3q2	00	01	11	10
00	0	0	1	0
01	0	0	0	0
11	0	0	0	0
10	1	0	0	0

Tab. 3 Tabela Karnaugh dla **d2**


$$d_2 = \overline{q_3} \cdot \overline{q_2} \cdot q_1 \cdot q_0 + q_3 \cdot \overline{q_2} \cdot \overline{q_1} \cdot \overline{q_0}$$



q1q0 q3q2	00	01	11	10
00	0	1	0	1
01	0	0	0	0
11	0	0	0	0
10	0	0	0	0

Tab. 4 Tabela Karnaugh dla **d1**


$$d_1 = \overline{q_3} \cdot \overline{q_2} \cdot \overline{q_1} \cdot q_0 + \overline{q_3} \cdot \overline{q_2} \cdot q_1 \cdot \overline{q_0}$$



q1q0 q3q2	00	01	11	10
00	1	0	1	1
01	0	0	0	0
11	0	0	0	0
10	1	0	0	0

Tab. 5 Tabela Karnaugh dla **d0**

$$d_0 = \overline{q_3} \cdot \overline{q_2} \cdot q_1 + \overline{q_2} \cdot \overline{q_1} \cdot \overline{q_0}$$






5.1 D-flip-flop Bank

Służy do zapamiętania stanu układu.

Wejścia: CLK - wejście zegara, podczas stanu wysokiego następuje zapis danych. D0-D3 wejście stanu do zapisania.

Wyjścia: q0-q3 aktualnie zapisany stan.

Używamy do tego przerzutników D flip-flop:





5.2 Next-state generator:


Służy do generowania kolejnego stanu na bazie poprzedniego.

Wejścia: q0-q3 - poprzedni stan zapamiętany w D-flip-flop Bank.


Wyjścia: D0-D3 - wygenerowany stan



5.3 Schemat timera



6. Tablica prawdy - układ Dekoder



Rys. 3 Blackbox dekodera

Wejścia q0-q3 odpowiadają za kolejne bity wyświetlanej cyfry (q0 za najmniej znaczący bit, q3 za najbardziej znaczący bit). Wyjścia a-g podpinają się do nóżek wyświetlacza 7-segmentowego ze wspólną anodą odpowiednio dla 0 do pierwszej cyfry, 1 - dla drugiej cyfry.

Dec	q3	q2	q1	q0	l3	l2	l1	l0	r3	r2	r1	r0
0	0	0	0	0	0	0	0	0	0	0	0	0
1	0	0	0	1	0	0	0	0	0	0	0	1
2	0	0	1	0	0	0	0	0	0	0	1	0
3	0	0	1	1	0	0	0	0	0	0	1	1
5	0	1	0	1	0	0	0	0	0	1	0	1
8	1	0	0	0	0	0	0	0	1	0	0	0
13	1	1	0	1	0	0	0	1	0	0	1	1


Rys. 4 Tabela prawdy dla dekodera

7. Tablice Karnaugh dla dekodera

q1q0 q3q2	00	01	11	10
00	0	0	0	0
01	0	0	0	0
11	0	1	0	0
10	0	0	0	0

Tab. 6 Tabela Karnaugh dla l0


$$l_0 = q_3 \cdot q_2 \cdot \overline{q_1} \cdot \overline{q_0}$$



q1q0 q3q2	00	01	11	10
00	0	0	0	0
01	0	0	0	0
11	0	0	0	0
10	1	0	0	0

Tab. 7 Tabela Karnaugh dla **r3**


$$r_3 = q_3 \cdot \overline{q_2} \cdot \overline{q_1} \cdot \overline{q_0}$$



q1q0 q3q2	00	01	11	10
00	0	0	0	0
01	0	1	0	0
11	0	0	0	0
10	0	0	0	0

Tab. 8 Tabela Karnaugh dla **r2**


$$r_2 = \overline{q_3} \cdot q_2 \cdot \overline{q_1} \cdot q_0$$



q1q0 q3q2	00	01	11	10
00	0	0	1	1
01	0	0	0	0
11	0	1	0	0
10	0	0	0	0

Tab. 9 Tabela Karnaugh dla **r1**


$$r_1 = \overline{q_3} \cdot \overline{q_2} \cdot q_1 + q_3 \cdot q_2 \cdot \overline{q_1} \cdot q_0$$




q1q0 q3q2	00	01	11	10
00	0	1	1	0
01	0	1	0	0
11	0	1	0	0
10	0	0	0	0

Tab. 10 Tabela Karnaugh dla **r0**

$$r_0 = \overline{q_3} \cdot \overline{q_2} \cdot q_0 + q_2 \cdot \overline{q_1} \cdot q_0$$




Schemat dekodera:



Użyte układy 74LS74D przekształcają kod BCD na stany odpowiednich segmentów wyświetlacza.


8. Układ testujący




Wejścia T0-T3 odpowiadają za sygnał testowany, natomiast R0-R3 za wzór. RST służy do resetowania zakleszczenia wyjścia ERR_LOCK. Dopiero po podaniu na CLK stanu wysokiego wartości będą porównywane (służy on zapobiegnięciu przypadkowemu wyświetleniu nieprawidłowości w momencie przełączania stanów).

Wyjście ERR_CURR ma stan wysoki tylko gdy aktualny stan nie pokrywa się ze wzorcem. ERR_LOCK natomiast podtrzymuje ten stan aż do momentu zresetowania go za pomocą RST.

Schemat testera:







Układ testujący:





Prezentacja działania:


Generator słów ustawiony z odpowiednią sekwencją (1,2,3,5,8,13) i cyklami zegara do timeru i testera ustawiony został na 200Hz. Analizator słów natomiast na 500Hz.

Screeny z analizatora wykonane podczas pracy niewadliwego układu (burst wszystkich możliwych stanów):




Jedną ścieżkę w podukładzie d2 podłączamy do masy:





9. Zastosowania

Zastosowanie: Gra gdzie każdy takt zegara zmienia liczbę na wyświetlaczu i w zależności od pokazanej liczby generuje określoną liczbę przeciwników na planszy



10. Wnioski

Użyliśmy przerzutników typu D, bo gdybyśmy użyli innych przerzutników, to trzeba by jeszcze obliczyć funkcje przekształcające wyjście z bramek na wejścia przerzutników. W przypadku przerzutników typu D wartość na wyjściu jest taka sama jak na wejściu przy aktywnym sygnale zegarowym.