在线测试 4

单选题 3分

十进制数25用8421BCD码表示为（ ）

B

A 00010101

B 00100101

C 00011001

D 10010101

单选题 3分

对于T触发器，若现态q=0，欲使次态Q=1，应使输入T=（ ）B

A 0

B 1

C q

D q'

单选题 3分

由两个JK触发器构成的时序电路，若FF2的次态方程为$Q_2=q_2+q_1w$，则FF2的输入端应为（ ）。A

A $J2=q_1w$，K2=0

B J2=1，$K2=q'_1+w'$

C J2=0，$K2=q_1w$

D $J2=q'_1+w'$，K2=1

单选题 3分

某移位寄存器的时钟脉冲频率为50MHZ，欲将存放在该寄存器中的数16左移几位后变为128，完成该操作需要（ ）ns。

D

A 30

B 40

C 50

D 60

单选题 3分

右侧Verilog代码中描述的数字电路是（ ）

C

```
module test (
    input a,
    input b,
    input e,
    output [3:0] y
    ) ;
assign y[0]= ~(~a & ~b & ~e);
assign y[1]= ~(~a &  b & ~e);
assign y[2]= ~( a & ~b & ~e);
assign y[3]= ~( a &  b & ~e);
endmoule
```

A 奇偶校验电路

B 多路选择器

C 译码器

D 编码器

单选题 3分

关于同步逻辑电路设计中的建立时间和保持时间的说法不正确的是（ ）A

A 建立时间不满足时，可以提高时钟频率来解决

B 建立时间不满足时，可以通过减小信号的延时来解决

C 分析保持时间时，应选取最早到达时序延时路径进行计算

D 建立时间不满足，容易出现亚稳态

单选题 3分

对FSM进行编码分配时，独热码和2进制码相比较（ ）C

A 独热码的寄存器资源更少

B 独热码的资源消耗都少

C 独热码的组合逻辑资源更少

D 独热码的资源消耗都多

多选题 3分

下列哪些情况下不会产生锁存器电路（ ）

A 时序逻辑中if选择语句，没有else部分表达

B 使用if选择语句的组合逻辑没有else表达

C 组合逻辑中条件不全的case语句没有default赋值

D 时序逻辑中条件不全的case语句没有default赋值