单选题 3分

关于VerilogHDL和C语言的区别，不正确的描述是（ ）

A Verilog语言可实现并行计算，C语言只是串行计算。

B Verilog语言可以描述电路结构，C语言仅仅描述算法。

C Verilog语言源于C语言，包括它的逻辑、延迟、循环等。

D Verilog 中所有module模块都是并行运行的，这一点本质上与C语言main是不同的。

单选题 1分

下列不属于时序电路的特点是（ ）B

A 输出与以前输入有关

B 输出只与当前输入有关

C 输出与原来的输出有关

D 输出由当前的输入和以前的输入共同决定

单选题 2分

一个数据选择器的地址输入端有3个时，最多可以有（ ）B个数据信号输出。

A 16

B 8

C 4

D 6

单选题 3分

同步电路时序模型如下：T1为触发器时钟到输出延时，T2和T4为连接延时，T3为组合路径延时，T5为时钟网络延时，假设时钟周期为Tc，Tst，Th分别为建立时间，保持时间.下列必须满足的是（ ）



A. T1+T2+T3+T4<Tc-Tst+T5, T1+T2+T3+T4>Th

B. T1+T2+T3+T4<Tc-Tst, T1+T2+T3+T4+T5>Th

C. T1+T2+T3+T4<Tc-Tst-T5, T1+T2+T3+T4>Th

D. T1+T2+T3+T4<Tc-Tst+T5, T1+T2+T3+T4>Th+T5

单选题 3分

下面代码中in，q1，q2和q3的初值分别为0，1，2，3，那么经过1个时钟周期后，程序中q3的值变为（ ）

```
always@（posedge clk）
begin
    q1<=in;
    q2<=q1;
    q3<=q2;
end
```

A. 1

B. 0

C. 3

D. 2

单选题 3分

如下电路为分频电路，已知触发器的建立时间为2ns，保持时间为2ns，触发器逻辑延迟为6ns，反相器延时均为2ns，连线延迟为0，该电路正常工作的最高频率为（ ）



A 200MHZ

B 25MHZ

C 100MHZ

D 50MHZ