

单选题 3分

下列逻辑表达式中正确的（ D ）

A A•A=0

B A+A=1

C A+A′B=A+B′

D A⊕A=0

单选题 3分

下列关于VerilogHDL的描述中，不正确的是（ ）

A always中的若干条非阻塞赋值语句是并行执行的。

B wire型输出端口变量不可以在always过程块中赋值。

C if语句不完整（没有else语句），一定综合成锁存器。

D 一般用连续赋值语句assign描述纯组合电路。

单选题 2分

组合电路通常是由（ ）构成的

A 寄存器

B 触发器

C 门电路

D 计数器

单选题 3分

逻辑表达式A(B+C)=AB+AC的对偶式为（ ）B

A. A′+B′C′=(A′+B′)(A′+C′)

B. A+BC=(A+B)(A+C)

C. AB+AC=A(B+C)

D. A+BC=A(B+C)

单选题 3分

以下模块被综合为下列哪种硬件结构（ ）C

```
always @(posedge Clk or negedge Rst)
if(!Rst)   A<=1'b0;
else  A<=B;
```

A. 锁存器

B. 带同步复位的触发器

C. 带异步复位的触发器

D. 多路选择器

单选题 3分

若要将一个异或门作为非门使用，则异或门的两个输入端A、B端的连接方式是（ ）C

A. A或B中有一个接“0”，另一个接入信号

B. A、B两个输入端同时接入信号

C. A或B中有一个接“1”，另一个接入信号

D. 不能实现