数字逻辑基础与Verilog设计
---基础篇

第2章 逻辑电路导论

本章内容

- 逻辑变量与函数及其表示（2.1-2.4）
- 布尔代数（2.5）
- 利用门电路进行综合（2.6-2.8）
- 函数化简与卡诺图（2.11-2.14）
- CAD及HDL语言介绍（2.9-2.10）

4.函数化简和卡诺图

- 利用门电路进行综合，希望得到一个电路成本最低的设计方案。
- 两种途径：函数化简，形式转换；
- 函数化简方法：
  - 公式法：反复运用逻辑代数的公理、定理和规则对逻辑函数进行推导、变换而进行化简。
  - 卡诺图法：提供一种找出最低成本逻辑表达式的系统方法。

4.函数化简和卡诺图

公式化简法：

(1)并项法：利用 $xy+xy'=x$ 消去一个变量。

$$Y = AB'+ACD+A'B'+A'CD$$

$$= A(B'+CD)+A'(B'+CD) =B'+CD$$

(2)吸收法：利用$x+xy=x$，消去多余的项。

(3)消项法：利用$xy+x'z+yz= xy+yz$、$x+x'y=x+y$ 消去多余变量或“与项”.

$$Y=A'BC'+AC'+B'C'$$

$$=(A'B+A+B')C'$$

$$=(A+B+B')C'$$

$$=C'$$

4.函数化简和卡诺图

公式化简法：

(4)配项法：利用$x+x=x$、$x+x'=1$最配项使用，有时能获得更加简单的化简结果。

$$
\begin{aligned}
Y &= AB'+A'B+BC'+B'C \\
&= AB'+A'B(C+C')+BC'+(A+A')B'C \\
&= AB'+A'BC+A'BC'+BC'+AB'C+A'B'C \\
&= (AB'+AB'C) + (A'BC'+BC') + (A'BC+A'B'C) \\
&= AB'+BC'+A'C
\end{aligned}
$$

公式法没有固定步骤可循，主要取决于对公理、定理和规则的灵活运用的程度。有时很难判定结果是否为最简。

4.函数化简和卡诺图

（1）卡诺图的构造：

- 二变量卡诺图：
  - 由4个最小项组成，每个各占一个方格。
  - 原变量与反变量各占2个；
  - 相邻的最小项可以合并。

A \ B	0	1
0	A'B' m_0	A'B m_1
1	AB' m_2	AB m_3



$m_0+m_2=$ B'　　$m_1+m_3=$ B　　$m_0+m_1=$ A'　　$m_2+m_3=$ A

4.函数化简和卡诺图

（1）卡诺图的构造：

- 三变量卡诺图；
- 四变量卡诺图；
- *n*个变量的卡诺图由2^n个方格构成，每一方格表示逻辑函数的一个最小项，所有最小项巧妙地排列成一种能清楚地反映它们相邻关系的方格阵列。而且任意两相邻的小方格所代表的最小项在逻辑上具有相邻性。

A \ BC	00	01	11	10
0	m_0	m_1	m_3	m_2
1	m_4	m_5	m_7	m_6

AB \ CD	00	01	11	10
00	m_0	m_1	m_3	m_2
01	m_4	m_5	m_7	m_6
11	m_{12}	m_{13}	m_{15}	m_{14}
10	m_8	m_9	m_{11}	m_{10}

4.函数化简和卡诺图

（2）卡诺图的特点：

•各行、各列顺序是00，01，11，10，确保具有几何相邻或相对（与轴线对称的小方格）是逻辑相邻的。

•卡诺图为上下、左右闭合图形。

•一个最小项必有*n*个相邻最小项。

- 例：四变量卡诺图中，分别找出m_4和m_8的相邻最小项；

A \ BC	00	01	11	10
0	m_0	m_1	m_3	m_2
1	m_4	m_5	m_7	m_6

AB \ CD	00	01	11	10
00	m_0	m_1	m_3	m_2
01	m_4	m_5	m_7	m_6
11	m_{12}	m_{13}	m_{15}	m_{14}
10	m_8	m_9	m_{11}	m_{10}

4.函数化简和卡诺图

（3）卡诺图表示逻辑函数：

•若逻辑函数为正则的“积之和”的形式，只需在卡诺图上将这些最小项对应的位置上添1（其他位置添0，或不添）。

即任何一个逻辑函数Y都等于对应卡诺图中填入1的那些最小项之和。 Y'等于卡诺图中填入0的那些最小项之和。

例21：三变量卡诺图：

$f(A,B,C)=\Sigma\, m(0,1,4,7)$

A \ BC	00	01	11	10
0	1	1		
1	1		1	

4.函数化简和卡诺图

（3）卡诺图表示逻辑函数：

- 对于一般的“与或”逻辑函数，两种方法：
  - 化为正则的“积之和”的形式，再填充。
    - 代数法：将函数转化为“与或”式，利用公式$x+x'=1$，将每个与项中缺少的变量补全；
    - 真值表转换法；
  - 根据几何含义直接填充（推荐）：
    - 与运算F=AB: A与B的公共区域；
    - 或运算F=A+B: A区域+B区域。

A \ B	0(B')	1(B)
0(A')	A'B'	A'B
1(A)	AB'	AB

4.函数化简和卡诺图

（3）卡诺图表示逻辑函数：

- 二变量逻辑函数：
  - $f(A,B)=A+A'B$

    $f(A,B)=A(B+B')+A'B$

    $=AB+AB'+A'B$



- 三变量逻辑函数
  - $f(A,B,C)=AB+BC$

    $f(A,B,C)=AB(C+C')+(A+A')BC$

    $=ABC+ABC'+A'BC$

    $=\Sigma m(3,6,7)$



4.函数化简和卡诺图

（3）卡诺图表示逻辑函数：

- 四变量逻辑函数：$f(A,B,C,D)= AB+AC'D+A'D+BCD$



4.函数化简和卡诺图

（3）卡诺图表示逻辑函数：

训练：

①AB区域?

②ABD区域?

③A+C区域？



4.函数化简和卡诺图

（4）卡诺图化简策略

- 设计一个逻辑电路，需要考虑诸多问题，如“成本”问题、多输出问题、竞争与冒险问题等；
- 最小化策略：对单输出函数，确定如何组合卡诺图中的“1”，以便获得最低成本的实现方法。
- 卡诺图化简基本原理：根据 $xy+xy'=x$，将逻辑相邻的两个“最小项”可以合并为一项；
- 字符：每个与项中的变量以原量或非量形式存在，称为一个字符，也称为“因子”。

4.函数化简和卡诺图

（4）卡诺图化简策略

- 成本：假设原始输入（原量和非量）均可零成本获取，“逻辑门数量”+“所有逻辑门的输入数”为电路成本

$$f = x_1\overline{x}_2 + x_3\overline{x}_4$$ 3个门+6个输入端=9

$$g = (\overline{x_1\overline{x}_2 + x_3})(\overline{x}_4 + x_5)$$ 5个门+9个输入端=14

- 卡诺圈：在卡诺图上把相邻的若干最小项所对应的小方格"圈"在一起可进行合并，以达到用一个简单"与项"代替若干最小项的目的。这样的"圈"称为"卡诺圈"。

4.函数化简和卡诺图

- 利用卡诺圈合并最小项的原则（画圈的原则）：
  - 若2^n（n=0, 1, 2, …）个最小项相邻并排列成一个矩形组，则可合并为一项，并消去n对因子。合并后的结果中只包含这些最小项的公共因子。
  - 尽量画大圈，但每个圈内只能含有2^n（n=0,1,2,…）个相邻项。要特别注意对边相邻性和四角相邻性。
  - 圈的个数尽量少。
  - 卡诺图中所有取值为1的方格均要被圈过，即不能漏下取值为1的最小项。
  - 在新画的卡诺圈中至少要含有1个未被圈过的1方格，否则该包围圈是多余的。

4.函数化简和卡诺图

- 卡诺图化简举例











4.函数化简和卡诺图

- 卡诺图化简举例

  - 两个最小项可消去一个因子；
  - 四个最小项可消去两个因子；
  - 八个最小项可消去三个因子；
  - 2^n个最小项可消去n个因子。





4.函数化简和卡诺图

- 卡诺图化简举例

x_3x_4 \ x_1x_2	00	01	11	10
00	0	0	0	0
01	0	0	1	1
11	1	0	0	1
10	1	0	0	1

$$f_1 = \bar{x}_2 x_3 + x_1 \bar{x}_3 x_4$$

x_3x_4 \ x_1x_2	00	01	11	10
00	0	0	0	0
01	0	0	1	1
11	1	1	1	1
10	1	1	1	1

$$f_2 = x_3 + x_1 x_4$$

4.函数化简和卡诺图

- 卡诺图化简举例





4.函数化简和卡诺图

- 卡诺图化简举例: 结果不唯一

A \ BC	00	01	11	10
0		1	1	1
1	1	1		1

A \ BC	00	01	11	10
0		1	1	1
1	1	1		1