数字逻辑基础与Verilog设计
---基础篇

第2章 逻辑电路导论

本章内容

- 逻辑变量与函数及其表示（2.1-2.4）
- 布尔代数（2.5）
- 利用门电路进行综合（2.6-2.8）
- 函数化简与卡诺图（2.11-2.14）
- CAD及HDL语言介绍（2.9-2.10）

4.函数化简和卡诺图

给出一种模式化的卡诺图化简方法.

- **蕴涵项：** 输入变量的逻辑值组合满足给定函数值为1的乘积项。
- 理解：函数的“与或”式中，每一个“与项”称为蕴涵项。每一个2^m大小的卡诺圈对应一个蕴涵项；



图 2.56　3 变量函数 $f(x_1, x_2, x_3) = \sum m(0, 1, 2, 3, 7)$

例22：包含了11个蕴涵项；其中：5个最小项；6个由最小项合并得到的蕴涵项；

4.函数化简和卡诺图

- 蕴涵项：

CD \ AB	00	01	11	10
00			1	1
01				
11	1	1		
10	1	1		1

练习1：包含了15个蕴涵项；其中：7个最小项；8个最小项合并得到的蕴涵项；

CD \ AB	00	01	11	10
00	1			1
01	1	1		1
11				
10	1			1

练习2：包含了17个蕴涵项；其中：7个最小项；10个最小项合并得到的蕴涵项；

4.函数化简和卡诺图

- 覆盖：包含了函数等于1的所有逻辑值组合的蕴涵项的集合为一个覆盖。

$$f = \overline{x}_1\overline{x}_2 + \overline{x}_1 x_2 + x_2 x_3$$



$$f = \overline{x}_1 + x_2 x_3$$



4.函数化简和卡诺图

- **质蕴涵项：**若某蕴涵项中删去任意一个字符不再是一个有效蕴涵项，称为质蕴涵项，简称质项。
  - 理解：最大的卡诺圈对应质蕴涵项；质蕴涵项构成的表达式对应的成本最低；但不是所有的质蕴涵项均出现在最终表达式中。
  - 例22中，x'_1与x_2x_3均为质项。





4.函数化简和卡诺图

- 质蕴涵项：





包含4个质蕴涵项: AC'D'，B'CD'，A'C，AB'D'。

包含3个质蕴涵项：B'C'，B'D'，A'C'D。

4.函数化简和卡诺图

- 奇异“1”：仅被单一质蕴涵项覆盖的输入组合；
- 基本质蕴涵项：覆盖1个或多个奇异“1”单元的质蕴涵项。
  - 理解：包含有不被其他任何质蕴涵项所包含的最小项。对应卡诺圈包含了不可能被其他任何卡诺圈包含的1方格。
  - 基本质项是不可去掉的与项，但不是全部的与项。
  - 例22中， x_2x_3唯一包含m_7；x'_1唯一包含m_0、m_1和m_2。因此，x'_1，x_2x_3均为基本质蕴涵项。



4.函数化简和卡诺图

- 基本质蕴含项：

例23：指出卡诺图中的基本质蕴涵项。

分析，先找 奇异“ 1 ”：

- $x_2x'_3x_4$唯一包含m_{13}；
- $x'_2\,x_3$ 唯一包含m_{11}；
- $x_3\,x'_4$ 唯一包含m_{14}。
- m_7既可以包含在x'_1x_3里，也可以包含在$x'_1x_2x_4$里。



4.函数化简和卡诺图

对上述概念做一归纳：

- 蕴涵项（与项）
  - 非质蕴涵项：可以去掉的与项；
  - 质蕴涵项
    - 基本质项（不可去掉的与项）
    - 非基本质项（可能存在的与项）

4.函数化简和卡诺图

卡诺图化简过程：

- 找出函数所有质蕴涵项；（即：最大卡诺圈）
- 找到基本质蕴涵项的集合；（即：必须包含未被圈过的最小项的卡诺圈）
- 如果基本质蕴涵项的集合包含了所有使 f=1 的输入变量逻辑值的组合，那么该集合即为所需的 f 的覆盖。否则，应找出构成完整的最低成本覆盖所需的非基本质蕴涵项。

4.函数化简和卡诺图

例24: 化简函数：

•共5个质蕴涵项，如图。

•其中基本质蕴涵项有4个:

- $x'_1x_2x'_3$唯一包含m_4;
- $x_1x'_3x_4$ 唯一包含m_9;
- $x'_1x_3x_4$ 唯一包含m_3;
- $x_1x_2x_3$ 唯一包含m_{14};



•基本质蕴涵项的集合已经包含了所有使 f=1的输入变量逻辑值组合；

- 因此，$f = x'_1x_2x'_3 + x_1x'_3x_4 + x'_1x_3x_4 + x_1x_2x_3$。

☆ 画圈时应从包含奇异“1”基本质项开始。

4.函数化简和卡诺图

接例23，化简函数：

•五个质蕴涵项，其中基本质蕴涵项共有3个，分别是：$x_2x'_3x_4$、x'_2x_3、$x_3x'_4$。

•基本质蕴涵项的集合没有包含所有f=1的最小项（如 m_7），非基本质蕴涵项中，显然x'_1x_3的成本低于$x'_1x_2x_4$。

•$f = x_2x'_3x_4 + x'_2x_3 + x_3x'_4 + x'_1x_3$

•电路成本：5门+4+3+2*3=18



4.函数化简和卡诺图

例25: 化简函数：

•共6个质蕴涵项，如图。其中基本质蕴涵项只有1个$x'_3x'_4$。

•采用试探法确定其余5个非基本质蕴涵项的去留问题。考虑m_{13}，有两种情况：



- 若包含在$x_1x_2x'_3$中，

  $f_1 = x'_3x_4 + x_1x_2x'_3 + x_1x_3x_4 + x_1x'_2x_3$；或

  $f_2 = x'_3x_4 + x_1x_2x'_3 + x_1x_3x_4 + x_1x'_2x'_4$；

- 若包含在$x_1x_2x_4$中，$f_3 = x'_3x_4 + x_1x_2x_4 + x_1x'_2x_3$

• 显然，f_3为最佳选择。电路成本：4门+2+3+3+3=15.

4.函数化简和卡诺图

例26: 化简函数：

•共8个质蕴涵项，如图。没有基本质蕴涵项（任何1个f=1的最小项均被两个质蕴涵项包含）。

•采用试探法确定8个非基本质蕴涵项的去留问题。考虑$x'_1x'_3x'_4$未被覆盖，则$x'_1x'_2x'_4$与$x'_1x_2x'_3$一定被覆盖，容易得到：



$$f_1 = x'_1x'_2x'_4 + x'_1x_2x'_3 + x_1x_2x_4 + x_1x'_2x_3;$$

同理： $$f_2 = x'_1x'_3x'_4 + x_2x'_3x_4 + x_1x_3x_4 + x'_2x_3x'_4;$$

4.函数化简和卡诺图

由卡诺图到逻辑函数，三种途径：

- 圈1，直接得到 *f* 的“积之和”形式；
- 圈0，直接得到 *f* 的“和之积”形式；
- 圈0，先得到 *f* ’的“积之和”形式，再利用反演律得到 *f*的“和之积”形式；（推荐）

4.函数化简和卡诺图

例27：利用圈“0”法将函数转化为 <u>和之积</u> 最简形式





$f' = x'_3x'_4 + x'_2x'_3 + x_1x_2x_3x_4$;

$f = (x_3+x_4)(x_2+x_3)(x'_1+x'_2+x'_3+x'_4)$

- 成本：4+2+2+4+3=15.比积之和形式（18）成本低。

4.函数化简和卡诺图

例28：利用圈“0”法将函数转化为和之积最简形式





计算成本：1个4输入与门+2个2输入或门+2个3输入或门。共：5门+1*4+2*2+2*3=19.比“积之和”形式（15）成本高.

4.函数化简和卡诺图

非完全定义函数的化简

- 无关项：在数字系统中，有些输入的组合永远不会出现，这些组合对应的组合称为无关项。包括无关项的函数被称为*非完全定义函数*。
- 理解：无关项在电路设计中可以不予考虑，但也可以任意假设其值为0或1（用 d, × 表示），以便实现最低成本网络；
- eg：交通信号灯(F为车行驶状态)。

带有无关项的函数最小项之和表达式为：

$$F(R,G,Y)=m_2+d(0,3,5,6,7)$$

真值表

R	G	Y	F
0	0	0	d
0	0	1	0
0	1	0	1
0	1	1	d
1	0	0	0
1	0	1	d
1	1	0	d
1	1	1	d

4.函数化简和卡诺图

例29：给定某电路的逻辑函数, 求f 的最简“与或”式。

$$f(A,B,C,D)=\Sigma m(3,4,5,10,11,12)+D(0,1,2,13,14,15)$$

CD \ AB	00	01	11	10
00		1	1	
01		1		
11	1			1
10				1

CD \ AB	00	01	11	10
00	d	1	1	
01	d	1	d	
11	1		d	1
10	d		d	1

$$f=A'BC'+BC'D'+B'CD+AB'C$$

$$f(A,B,C)=BC'+B'C$$

4.函数化简和卡诺图

例30：7段数码管显示电路。

- 电路功能：显示四位二进制数$X=x_3x_2x_1x_0$所对应的BCD码。
- BCD码：二进制编码的十进制数，1010-1111可视为无关项；



(a)逻辑电路与7段显示器

	x_3	x_2	x_1	x_0	a	b	c	d	e	f	g
0	0	0	0	0	1	1	1	1	1	1	0
1	0	0	0	1	0	1	1	0	0	0	0
2	0	0	1	0	1	1	0	1	1	0	1
3	0	0	1	1	1	1	1	1	0	0	1
4	0	1	0	0	0	1	1	0	0	1	1
5	0	1	0	1	1	0	1	1	0	1	1
6	0	1	1	0	1	0	1	1	1	1	1
7	0	1	1	1	1	1	1	0	0	0	0
8	1	0	0	0	1	1	1	1	1	1	1
9	1	0	0	1	1	1	1	1	0	1	1

(b)真值表

4.函数化简和卡诺图

- 由真值表画出*a*-*g*对应的卡诺图，选取*a*与*e*：



$a = \bar{x}_2\bar{x}_0 + x_1 + x_2x_0 + x_3$



$e = \bar{x}_2\bar{x}_0 + x_1\bar{x}_0$

4.函数化简和卡诺图

多输出逻辑电路的化简

- 对于多输出逻辑函数，如果孤立地将单个输出一一化简，然后直接拼在一起，通常并不能保证整个电路最简，因为各输出函数之间往往存在可供共享的部分。
- 假设单个函数已最简，多输出逻辑函数化简的策略：
  - 观察所有逻辑式是否包含相同的“与项”，若有则共享门电路；
  - 若没有共享的“与门”，则找出共享的蕴涵项；

4.函数化简和卡诺图

例31：简化如图所示电路：

$$f_1 = AB' + AC'$$

$$f_2 = AB + BC$$



- 分析：对f_1和f_2而言，均为最简形式，没有共享的“与”项；电路成本：6个门+12个输入端=18。



f_1



f_2

ABC' 为共同蕴涵项

4.函数化简和卡诺图



$f_1 = AB' + ABC'$



$f_2 = BC + ABC'$



- f_1与 f_2 具有一个共同的“与”项；
- 电路成本：

  5个门+11个输入端=16。

4.函数化简和卡诺图

例32： 四输入双输出函数

$f_1 = x'_1x_4 + x_2x_4 + x'_1x_2x_3$；

$f_2 = x_1x_4 + x'_2x_4 + x'_1x_2x_3x'_4$

- 电路成本：
  8个门+21个输入端=29。
- f_1与f_2没有共同的“与”项



(a) Optimal realization of f_1 (b) Optimal realization of f_2

4.函数化简和卡诺图

对输出函数进行优化：

$f_1 = x_1x_2x_4 + x'_1x_2x_3x'_4 + x'_1x_4$；

$f_2 = x_1x_2x_4 + x'_1x_2x_3x'_4 + x'_2x_4$

- f_1与f_2具有两个共同“与”项
- 电路成本：

  6个门+17个输入端=23。



(c) Optimal realization of f_1 and f_2 together

4.函数化简和卡诺图

课后习题：

2.8；2.21；2.31（2.33）；

2.36；2.40；2.46；2.48；

2.55；2.62；2.63；2.69；2.71；