数字逻辑基础与Verilog设计
---时序篇

第5章 触发器、寄存器和计数器

本章内容

- 时序电路介绍
- 锁存器
  - 基本锁存器、门控锁存器（SR、D）
- 边沿触发的D触发器
- T触发器、JK触发器
- 寄存器
- 计数器

时序逻辑电路

例：报警系统控制器

- 传感器检测到意外事件产生set信号，接通并启动报警器;
- 报警器一旦启动，需要一直保持，而set信号可能瞬间消失。
- 需要一个存储单元将其保存，只有*Reset*复位信号才能将其关闭。



Figure 5.1. Control of an alarm system

时序逻辑电路

数字电路中除组合逻辑电路外，还包括另一类具有记忆功能的电路-----时序逻辑电路。

	组合逻辑电路	时序逻辑电路
特点	任意时刻的输出状态仅与当前的输入信号有关，而与此前电路的状态无关，无记忆功能。	任意时刻的输出状态不仅与当前的输入信号有关，而且与此前电路的状态有关；具有记忆功能。
基本逻辑单元	门电路（Gate）	锁存器、触发器（Flip-Flop，又称双稳态触发器）

时序逻辑电路

锁存器/触发器：

•构成时序逻辑电路的基本逻辑单元，一个锁存器/触发器可存储1 位二进制数。

•特点：

- (a) 在没有触发信号时，具有两个能自行保持的稳定状态，用来表示逻辑 0 和 1。
- (b)直到有效的外加触发信号到来，电路才可能发生改变，输出值可保持也可从一种稳态转换到另一种稳态（由输入信号和前一刻的输出状态决定）。

•触发器分类

- 按照功能分：SR触发器、JK触发器、D触发器、T触发器；

1. 锁存器

- 基本锁存器（Latch）
  - 由或非门（与非门）构成的基本锁存器
    - *R*（*R'*）为复位端，*S*（*S'*）为置位端；





锁存器由逻辑门加反馈电路构成。正常工作时，电路有两个互补的输出端*Q*和*Q'*。其中，约定*Q* 的状态称为锁存器的状态。

1. 锁存器

- 基本锁存器
  - 工作原理：当输入*RS*=00：

假设初态为1



锁存器保持原状态不变

1. 锁存器

- 基本锁存器
  - 工作原理：当输入*RS*=01，锁存器置位， *Q* =1；

假设初态为1



此时，即使*S*=1的信号消失了，*Q* 端也能保持1态不变。

同理，当输入*RS*=10，锁存器复位，*Q*=0；即使*R*=1的信号消失了，*Q* 端也能保持0态不变。

1. 锁存器

- 基本锁存器
  - 工作原理：当输入*RS*=11，输出均为0；

假设G_1翻转快



此状态为不定状态：当*RS*=11同时变为00时，翻转快的门输出变为1，另一个不得翻转，锁存器状态将无法确定。

为避免不定状态，对输入信号应加*SR*=0的约束条件。

1. 锁存器

- 基本锁存器

  - 特性表：

$Q(t+1)$：次态，接收输入信号后所处的新的稳态；
$Q(t)$：现态，锁存器原来所处的状态。



R	S	Q(t+1)
0	0	Q(t)
0	1	1
1	0	0
1	1	0*

锁存器次态$Q(t+1)$不仅与当前输入信号值有关，而且还与原来所处的状态$Q(t)$有关，这种含有状态变量Q的真值表称为特性表，或功能表。

1. 锁存器

- 基本锁存器

  - 特性方程： 可根据特性表画出电路次态卡诺图；写出函数表达式，就是特性方程。

$Q(t)$ \ RS	00	01	11	10
0	0	1	×	0
1	1	1	×	0

$$\begin{cases} Q(t+1)=S+R'Q(t) \\ SR=0(\text{约束}) \end{cases}$$

  - 状态转移图：



1. 锁存器

- 基本锁存器

•或非门构建的锁存器时序图（假设或非门延时忽略不计）



***RS*=11->00，出现不定态**

锁存器的动作特点：在任何时刻，输入信号都能直接控制锁存器的状态。

1. 锁存器

- 基本锁存器
  - 由与非门构成的锁存器特性表：



S'	R'	$Q(t+1)$
0	0	1* (×)
0	1	1
1	0	0
1	1	$Q(t)$

R'：复位端，低电平有效；
S'：置位端，低电平有效。

1. 锁存器

例1. 报警器



例2. *SR*锁存器用于防抖动输出开关电路.



1. 锁存器

例3. 抢答电路。A、B两人各控制一个开关K_A、K_B，谁先按下开关，对应的发光二极管亮。



抢答之前先复位。假设A抢答，Q_A=1，Q_B=0，二极管A发光。此时，即使B按下开关，由于Latch3进行锁存，二极管B也不会再发光。

1. 锁存器

- “或非”门构成的基本锁存器小结
  - ***RS*=00**时，锁存器可以保存**1**位二进制数。
  - ***SR***锁存器的状态随着输入信号的改变而改变，当***S* =1**可使 ***Q* =1,** 称为“置位”端；***R*=1**可使 ***Q* = 0,** 称为“复位”端。
  - ***RS*=11**时，两个输出均为稳定的**0**状态，若此时***RS***从**11**同时变**00**，输出则不确定。需要加 ***RS*＝0**的约束。
  - 基本锁存器是构成各种锁存器和触发器的基本部件。

1. 锁存器

- 存在问题：
  - 如果不能控制输入信号的改变时间，则无法准确获取锁存器输出状态。
  - 比如：n位行波加法器，“和”位需要存储进行后续运算。由于传输延迟的存在，进位信号在传输时，输出“和”位可能在0 和1之间变动。若最终稳定在0，而之前锁存器一旦被置为1，则无法再将正确的和位保存下来。
- 解决方法：
  - 为*SR*锁存器增加一个使能端，控制锁存器的启动或停止工作。使得加法器在产生正确的结果之前封锁锁存器，待允许最大传输延迟之后，使能端有效，将正确结果保存。一旦存储完毕，设置使能端无效。

1. 锁存器

- 门控SR锁存器

在*SR*锁存器的基础上，增加两个钟控门。控制信号用*Clk*表示。



(a) 或非门构建的门控SR锁存器



(b) 与非门构建的门控SR锁存器



(c) 图形符号

1. 锁存器

- 门控SR锁存器

不定态发生的两种情况：*Clk*=1时，*SR*从11同时变00；或者*Clk*的下降沿时，*SR*=11。

- 工作原理

1. *Clk*＝0，G_3和G_4门被封锁；保持原态: $Q(t+1)= Q(t)$。
2. *Clk*＝1，G_3和G_4门开启；按照基本锁存器功能执行。



(b) 与非门构建的门控SR锁存器

Clk	*S*	*R*	*Q*(*t*+1)
0	×	×	*Q*(*t*)
1	0	0	*Q*(*t*)
1	0	1	0
1	1	0	1
1	1	1	×

(b) 特性表

1. 锁存器

- 门控SR锁存器

•时序图（假设无延时）





(b)

锁存器工作时，若在*Clk*＝1期间，*S*和*R*受到多次干扰，输出可能发生多次错误翻转，称之为“空翻”现象。

在*Clk*回到0以后，锁存器保存的是*Clk*回到0之前瞬间的状态。

1. 锁存器

- 门控D锁存器

门控*SR*锁存器只有提前复位（*SR*=01），*S*端才能接受信号。而且一旦存储了1，*S*端必须配合*R*端才能重新接受0信号。将*S*通过反相器接到*R*上，即: *R* = *S*', 构成D锁存器。满足单端输入信号的需要（消除了*SR*=0的约束）。



(a) 与非门构建的门控SR锁存器



(b) 图形符号

1. 锁存器

- 门控D锁存器
  - 特性方程：

$$\begin{cases} Q(t+1)=S+R'Q(t) \\ SR=0(\text{约束}) \end{cases} \Rightarrow Q(t+1)=D$$

  - 特性表：

Clk	D	Q(t+1)
0	×	Q(t)
1	0	0
1	1	1

- 在Clk=1期间，输出状态始终跟随输入D的状态变化。
- 思考：D锁存器属于时序电路？

  - 状态转移图：



1. 锁存器

- 门控D锁存器

  - 时序图：



1. 锁存器

- 门控D锁存器
  - Verilog代码：




```
module D_latch(
    input Clk,D,
    output reg Q
    );
    always@(D,Clk)
        if(Clk)
            Q=D;
endmodule
```

没有else语句，综合为一个锁存器。



1. 锁存器

- 门控D锁存器
  - 若增加else语句：




```
module D_latch(
    input Clk,D,
    output reg Q
    );
    always@(D,Clk)
        if(Clk)
            Q=D;
        else
            Q=1;
endmodule
```

加了else语句，综合为一个选择器。



1. 锁存器

- 门控D锁存器

组合（combination）逻辑传输延迟问题：

- 实际高、低电平对应实际电压值，信号在低、高电平之间切换不能立即完成，需要一定时间。
- 传播延迟：信号变化50%起到输出信号也变化50%的间隔，图a。
- 输出高电平和低电平的传输延迟可能不同。



图a 反相器延迟

1. 锁存器

- 门控D锁存器

组合（combination）逻辑传输延迟问题

- 延迟产生的后果，图b：



图b 组合电路的毛刺

- 传播延迟可能导致组合电路输出端出现毛刺。
- 因此，绝大多数的电路都采用时序方式：时钟上升沿时，输入信号加入组合电路，到下一个时钟上升沿到来后，毛刺已经结束，组合电路的输出已经稳定。

1. 锁存器

- 门控D锁存器

组合（combination）逻辑传输延迟问题

- 由电路输入到输出的路径确定传输延迟t_{comb}：将路径中所有门电路的传播延迟相加，得到整条路径的传播延迟，计算每一条路径的延迟，选择最大的作为传播延迟t_{comb}。
- 例：



输入	路径
X	A1+O2
X	O1+N3+O2
Y	N2+A1+O2
Y	N1+O1+N3+O2

1. 锁存器

- 门控D锁存器
  - 传输延迟：
    - 电平敏感型锁存器在*Clk*回到0以后，所保存的是*Clk*由1回到0之前瞬间的状态。
    - 必须保证在时钟信号发生变化的关键时刻所产生的信号D是稳定的。
      - 建立时间（t_{su}：*set up time*）：*Clk* 信号下降沿到来之前信号D必须保持稳定的最短时间，若t_{su}不够，数据不能在*Clk* ↓被稳定地打入锁存器。
      - 保持时间（t_h：*hold time*）：*Clk*信号下降沿到来之后信号*D*必须保持稳定的最短时间。

1. 锁存器

- 门控D锁存器
  - 传输延迟（未考虑信号跳变时延时）：



建立时间t_{su}和保持时间t_h（对D的时间要求）

- 主要依赖于集成电路的制造技术。
- 不同类型的锁存器（或触发器），获取输入信号的关键时刻可能不同，一般是时钟信号的上升沿或下降沿。

1. 锁存器

- 门控D锁存器
  - 传输延迟（考虑所有可能的延时）：

t_w:对*Clk*的有效电平的持续时间要求.



传输延迟t_{cq}：(*clock-q transmission delay*)

- 是指锁存器的输出*Q*在*Clk*时钟下降沿到来之后多长时间内发生改变，即锁存器的输出传输延时。
- 通常是一个范围，给出两个值，表示实际产生的最大延时和最小延时。

1. 锁存器

锁存器工作特点总结：

- 锁存器是对脉冲电平敏感的存储单元电路，其输出状态在有效的输入脉冲电平作用下可能发生改变。其中：
  - 基本的*SR*锁存器（不带使能端）的输出状态随*SR*的电平变化可能发生改变；
  - 带时钟控制（使能）的锁存器，其输出状态只能在时钟（使能）的有效电平期间才能改变；
- 用途：主要用于缓存，或解决高速控制器与慢速外设的不同步问题，等。
- 缺点：抗干扰能力较差，容易在信号上产生毛刺，而且没有时钟（边沿）信号，在FPGA设计时，尽量不用锁存器。

习题：

5.4, 5.6, 5.7, 5.9, 5.10, 5.12

5.17, 5.20, 5.21, 5.22, 5.23, 5.25, 5.28, 5.31