数字逻辑基础与Verilog设计
---时序篇

第5章 触发器、寄存器和计数器

本章内容

- 锁存器
- 边沿触发的D触发器
  - 主从SR触发器（脉冲触发器）
  - 边沿触发器:主从D触发器、维持阻塞型D触发器
  - 边沿触发的D触发器Verilog实现
  - 传输延迟分析
- T和JK触发器
- 寄存器
- 计数器

回顾锁存器

- 门控锁存器





- 动作特点：只有*CLK*＝1时，*SR*（或*D*）能通过控制门G3和G4，并按照输入信号将锁存器的输出置为相应状态；
- 存在空翻现象：在*Clk* =1，如果输入信号多次发生变化，可能引起输出端状态多次翻转。

2. 触发器

为了避免空翻现象，提高触发器工作可靠性，希望在每个*Clk*期间输出端的状态最多改变一次，则在电平敏感的锁存器基础上设计出各种触发器。

所谓触发器：在时钟的边沿时刻改变存储状态的存储元件。而锁存器是在时钟的电平期间进行存储的。

- 主从SR触发器：脉冲触发的触发器（补充）
- 主从 D 触发器：边沿触发的触发器
- 维持阻塞结构的边沿触发器
- 带有异步复位和预置数功能的边沿触发器
- 边沿触发器的传输延迟特性

2.1 主从SR触发器

主从*SR*触发器（Master－Slave SR Flip－Flop）：

- 电路结构：两个相同的*SR*锁存器组成。
- 工作原理：

在*Clk*＝1时，“主”锁存器的状态Q_m随*S*、*R*变化；而“从”锁存器状态 *Q* 保持不变。



2.1 主从SR触发器

- 工作原理：

  在*Clk*由1 →0（下降沿）

  - “主”锁存器被封锁，无论*SR*如何变化，在*Clk*的一个周期内主锁存器状态 Q_m 不再改变；
  - “从”状态 *Q* 随“主”触发器所存储的信息Q_m翻转。



主锁存器　　从锁存器

2.1 主从SR触发器

时序图：



分析原因：主从*SR*触发器仍然是通过电平触发方式接受信号。输入信号应在*Clk*=1之前建立，并且在此期间保持不变。

2.1 主从SR触发器

主从*SR*触发器的特点总结：

- 将接受信号与输出状态的更新分两步进行，确保了触发器的输出状态在一个时钟周期内只可能改变一次.
  - 在*Clk* ＝1时，主锁存器接受输入信号；
  - 在*Clk*↓到达后，从锁存器按主锁存器状态翻转；
- 仍然是通过电平触发方式来接受输入信号S、R.
  - 在*Clk*=1时，主锁存器输出 Q_m 仍会随输入*S*、*R*而变化，当SR从01或10变为00时候，可能导致输出端出现错误。
  - 输入信号存在约束*SR*=0。
- 为了进一步提高触发器工作的可靠性，希望触发器的次态仅决定于时钟的下降沿或上升沿到来时刻输入信号的状态。

2.2 主从D触发器

主从*D*触发器（Master－Slave *D* Flip－Flop）：

- 电路结构：两个相同的门控*D*锁存器组成。
- 工作原理：

在*Clk*＝1时，“主”锁存器的Q_m随*D*变化；而“从”锁存器状态 *Q* 保持不变。 *Clk*↓时刻，从锁存器的输出随着 Q_m变化。



2.2 主从D触发器

主从D触发器：实际是边沿触发的触发器。

- 触发器的次态仅取决于时钟信号 *Clk*的↑（↓）到达时输入的逻辑状态，而与之前输入信号的变化无关。
- 将触发器的触发翻转与接收输入信号的时间均控制在*Clk* 触发沿到来的一瞬间，提高了触发器工作的可靠性和抗干扰能力。
- 图形符号：



下降沿触发的D触发器



上升沿触发的D触发器

2.2 主从D触发器

- 主从D触发器的描述方法（以下降沿为例）：
  - 特性方程：　　$Q(t+1)=D$，$(Clk\downarrow)$
  - 特性表：

Clk	D	$Q(t+1)$
0/1	×	$Q(t)$
↓	0	0
↓	1	1

  - 状态转移图：



2.2 主从D触发器

- 电平敏感锁存器与边沿触发器的时序比较



（a）电路



（b）时序图

2.3 维持阻塞结构D触发器

- 电路结构：六个与非门构成



- 当Clk=0时，与非门G_3、G_4输出为1，反馈到G_1、G_2输入端，导致输出P_3、P_4分别为D与D'。又反馈到G_3、G_4输入端。期间，Latch3锁存原来状态Q。
- 当Clk↑瞬间，与非门G_3、G_4输出为D'与D，作为G_5、G_6输入，根据锁存器原理，稳定输出Q、Q'。此时即使D发生改变，也不影响P_1和P_2的逻辑状态。

2.4 带有异步复位和置位D触发器

在某些应用场合，比如计数，需要在时钟*Clk*到来之前，先将触发器预置成某一初始状态，故需要在触发器中设置了异步置位端*Preset_n*和异步复位端*Clear_n* 。



图5.12 (a)带异步清零和预置数的主从D触发器（↓）　（b）图形符号

2.4 带有异步复位和置位D触发器

置位端: *Preset_n* = 0，*Q*=1；复位端: *Clear_n* = 0，*Q* = 0；

所谓异步是指电路的输出状态与时钟脉冲不同时发生: 只要在*Preset_n*或*Clear_n*加入低电平，即可完成触发器置1或置0功能；而不受时钟信号和输入信号的控制。实际使用中，两个控制端不能同时为0.



2.4 带有异步复位和置位D触发器

带异步清零和预置数的维持阻塞结构的D触发器（↑）



（a）电路

学生自行分析工作原理



（b）图形符号

2.5 Verilog实现D触发器

Verilog中的两种赋值语句：

- 描述组合逻辑电路时，always代码中，赋值语句用“=”，称为阻塞赋值，特点：
  - 编译器按照先后顺序执行，完成赋值前不能执行其后的其他任何语句，赋的新值会被该块中所有后续语句使用。
- Verilog也提供一种非阻塞赋值语句“<=”，其特点是：
  - always语句中所有的非阻塞赋值语句在求值时所用的值全部是进入always时各变量的初值。
  - 非阻塞语句是并行执行的。每条语句直到always块结尾赋值。
  - 不允许多个always块对同一变量进行赋值。若同一块中有两个以上非阻塞语句对同一变量赋值，则由最后一条语句决定。

2.5 Verilog实现D触发器

```
module dff(
    input d, clk ,
    output reg q
);
    always @ (posedge clk)
        q <= d;
endmodule
```

上升沿触发的D触发器

always@(negedge clk)表示下降沿触发的D触发器, 含有posedge或negedge边沿敏感列表的always块被综合成D触发器.

```
module dff_reset(
    input d, clk, reset ,
    output reg q
);
    always @ (posedge clk, posedge reset)
    if (reset)
        q <= 1'b0;
    else
        q <= d;
endmodule
```

若敏感列表中去掉posedge reset，则为同步复位方式.

含异步复位的D触发器

2.5 Verilog实现D触发器

```
module dff_reset_1seg(
    input d, clk, reset, en ,
    output reg q
);
    always @ (posedge clk, posedge reset)
        begin
          if (reset)
              q <= 1'b0;
          else if (en)
              q <= d;
        end
endmodule
```

同步使能端en并不出现在敏感列表中.



含异步复位和同步使能的D触发器（一段式描述）

2.5 Verilog实现D触发器

```
module dff_reset_2seg(
    input d, clk, reset, en,
    output reg q
);
    reg r_reg,r_next;   //state register
    always @ (posedge clk, posedge reset)
     if (reset)
            r_reg <= 1'b0;
     else
            r_reg <= r_next;
    always @ (*)
       if (en)
            r_next = d;
       else
            r_next = r_reg;
    always @ (*)
        q = r_reg;
endmodule
```

含异步复位和同步使能的D触发器（多段式描述）



2.5 Verilog实现D触发器

通过例子说明两种赋值语句的区别，例：触发器

```
module FF2(
    input D,Clock,
    output reg Q1,Q2
);
    always @(posedge Clock)
    begin
        Q1 = D ;
        Q2 = Q1;
    end
endmodule
```



两个平行触发器

2.5 Verilog实现D触发器

通过例子说明两种赋值语句的区别，例：触发器

```
module FF2(
    input D,Clock,
    output reg Q1,Q2
);
    always @(posedge Clock)
    begin
        Q1 <= D ;
        Q2 <= Q1;
    end
endmodule
```



两个级联触发器

2.6 触发器的传输延迟

- 以维持阻塞结构的边沿D触发器（↑）为例：
- 时序图



若触发器不遵循建立和保持时间要求，电路会进入“亚稳态”。

2.6 触发器的传输延迟

- 以维持阻塞结构的边沿D触发器为例：



- 建立时间 t_{su}：*Clk*上升沿到达之前，G_3、G_4门输入端的状态必须稳定建立起来。假设一级“与非”门的延迟时间为t_{nand}，因此，*D*信号的输入信号必须优先于*Clk*上升沿到达，建立时间应满足：$t_{su} > 2t_{nand}$。

2.6 触发器的传输延迟

- 以维持阻塞结构的边沿D触发器为例：



- 保持时间 t_h ： 当D=0时，Clk↑到达之后，D=0 信号必须待G_4输出的低电平返回到G_2门的输入端以后，D端的低电平才能改变（否则，latch3的输入信号改变为01）。因此，输入低电平信号的保持时间为：$t_{hL} > t_{nand}$

这里的t_{nand}是G_4门的延时

2.6 触发器的传输延迟

- 以维持阻塞结构的边沿D触发器为例：



- 保持时间 t_h ： 当D=1时，Clk↑到达之后，G_3的输出将G_4门封锁。因此，不要求输入信号D继续保持不变，故输入高电平信号的保持时间为：

$$t_{hH} = 0。$$

2.6 触发器的传输延迟

- 以维持阻塞结构的边沿D触发器为例：



- 传输延迟 t_{cq}：从*Clk*↑到达之后，输出由1到0和从0到1的传输延迟时间不同。

- 从*Clk*↑到达之后，输出由1到0的传输延迟时间：

$$t_{cqHL} = 3t_{nand}$$

2.6 触发器的传输延迟

- 以维持阻塞结构的边沿D触发器为例：



- 从*Clk*↑到达之后，输出由0到1的传输延迟时间：

$$t_{cqHL} = 2t_{nand}$$

- 传输延迟时间范围：

$$t_{cqHL} = (2t_{nand}, 3t_{nand})$$

习题：

5.4, 5.6, 5.7, 5.9, 5.10, 5.12

5.17, 5.20, 5.21, 5.22, 5.23, 5.25, 5.28, 5.31