数字逻辑基础与Verilog设计
---时序篇

第5章 触发器、寄存器和计数器

本章内容

- 锁存器
- 边沿触发的D触发器
- T和JK触发器
- 寄存器
  - 寄存器：单向移位寄存器、并行移位寄存器
  - 同步时序电路的传输延迟分析
- 计数器

4.1 寄存器

- 数字系统中，暂时存放数码的逻辑部件称为寄存器。
- 寄存器的电路结构包括两部分：
  - 触发器:1个触发器可以寄存1位二进制数，N位寄存器由N个触发器组成，可存放一组N位二值代码。
  - 一般而言，寄存器还应具有由门电路构成的控制电路，以保证信号的接受和清除。
- 寄存器分类：
  - 普通寄存器（只具有存储功能）
  - 移位寄存器（具有存储与移位功能）
    - ①按照移动的方向不同，分为单向及双向寄存器；
    - ②按照输入输出方式不同，分为串行和并行传输。

4.1.1 普通寄存器

■电路结构：四个边沿触发D触发器

input			output
Reset	*Clk*	$D_0 \sim D_3$	$Q_0(t+1) \sim Q_3(t+1)$
1	×	××××	0 0 0 0
0	↑	$D_0 \sim D_3$	$D_0 \sim D_3$
0	0	××××	$Q_0(t) \sim Q_3(t)$



- 工作模式：并行输入—并行输出方式
- 可用作PC（Program Counter）寄存器，CPU基本部件，存放当前执行的指令。

4.1.1 普通寄存器

- 代码实现：

```
module reg_n(d, clk, reset, q);
    parameter n=16;
    input [n-1:0 ] d;
    input clk, reset;
    output reg [n-1:0] q;
    always @ (posedge clk, posedge reset)
        if(reset)
            q <= 0;
        else
            q <= d;
endmodule
```

图5. 46 带异步清零端的n位寄存器

4.1.2 单向移位寄存器

- 电路结构：四个边沿触发D发触器
  - D_I 串行数据输入端； D_O串行数据输出端；
  - $Q_0 \sim Q_3$并行数据输出端；



图5.17 移位寄存器

4.1.2 单向移位寄存器

■ 电路分析：

设初态$Q_3Q_2Q_1Q_0$= 0000，连续五个Clk 输入数据为“10110 ”:





Clk	D_I	Q_0	Q_1	Q_2	Q_3
0	1	0	0	0	0
1	0	1	0	0	0
2	1	0	1	0	0
3	1	1	0	1	0
4	0	1	1	0	1

经过4个时钟周期，串行输入的4位二进制码全部移入移位寄存器中，同时在4个触发器输出端得到并行输出码。因此，利用移位寄存器可实现代码的“串行-并行”转换。

4.1.2 单向移位寄存器

- 时序分析和代码实现：




```
module shift_4(
  input in , clk ,
  output reg [3:0] q
);
  always@(posedge clk)
    begin
      q[1] <= q[0];
      q[2] <= q[1];
      q[3] <= q[2];
      q[0] <= in
    end
endmodule
```

4位单向移位寄存器

4.1.3 并行存取单向移位寄存器

- 电路结构：四个边沿触发D发触器，每个触发器的输入端为一个2选1数据选择器的输出：
  - 一个输入为前级触发器的输出，实现移位运算；
  - 另一个输入为外部输入信号，实现数据的并行输入。
  - 控制信号$\overline{shift}$/*load*为模式选择端。



4.1.3 并行存取单向移位寄存器




```
module muxff (
input d0,d1,Sel,clk,
output reg q
);
always@(posedge clk)
  if(!Sel)
      q<=d0;
  else
      q<=d1;
endmodule
```

```
wire d;
assign d=Sel?d1:d0;
always@(posedge clk)
    q<=d;
```

```
module shift(
      input [3:0] R,
      input clk, L, in,
      output [3:0] q
);
      muxdff stage3(in, R[3], L, clk,q[3]);
      muxdff stage2(q[3],R[2],L,clk,q[2]);
      muxdff stage1(q[2],R[1],L,clk,q[1]);
      muxdff stage0(q[1],R[0],L,clk,q[0]);
endmodule
```

图5.49 4位移位寄存器

4.1.3 并行存取单向移位寄存器

```
module shift_4(R, L, in, clk, q);
  input [3:0] R;
  input L,in,clk;
  output reg [3:0] q;
  always@(posedge clk)
  if(L)          // 若L=1，并行送数
     q<=R;
  else begin  // 若L=0，串行送数
     q[0] <= q[1];
     q[1] <= q[2];
     q[2] <= q[3];
     q[3] <= in
  end
endmodule
```

图5.50 4位移位寄存器

```
module shift_n(R, L, in, clk, q);
  parameter n=16;
  input [n-1:0] R;
  input L,in,clk;
  output reg [n-1:0] q;
  integer k;
  always@(posedge clk)
  if(L)
     q<=R;
  else begin
     for(k=0;k<n-1;k=k+1)
        q[k] <= q[k+1];
     q[n-1]<=in;
  end
endmodule
```

图5.51 n位移位寄存器

4.1.4 寄存器堆

- 寄存器堆（register file），又称通用寄存器组（GPRs），主要用于存放指令执行过程中用到的中间数据。
- 外部结构：
  - 两个读口（busA，busB）一个写口（busW）：每个口包含一个寄存器编号输入端和一个读数据端（或写数据端）。
  - WE：写使能输入端
  - RA和RB：读口的寄存器的地址信号
  - RW：写口的寄存器编号



4.1.4 寄存器堆



写操作：时序逻辑

读操作：组合逻辑

4.1.4 寄存器堆

```
module regfile(
        input Clk,
        input WE, //寄存器堆写使能
        input [ 4:0] RW, //寄存器堆写地址
        input [31:0] busW,//寄存器堆写数据
        input [ 4:0] RA，RB,//寄存器堆读地址
        output [31:0] busA,busB//寄存器堆读返回数据
);
reg [31:0] reg_array[31:0];
always @(posedge clk) begin        // WRITE
   if (WE) reg_array[RW]<= busW;
end

assign busA = (RA==5’b0) ? 32’b0 : reg_array[RA];  // READ OUT 1
assign busB = (RB==5’b0) ? 32’b0 : reg_array[RB]; // READ OUT 2

endmodule
```

- MIPS CPU 特殊之处，即 0 号寄存器恒为 0。
- **reg_array[RW]…综合为一个译码电路**

4.2 同步时序逻辑的传输延迟

同步时序逻辑的一般电路结构：



问题：电路的时序参数应该满足什么关系，才能确保数据能够正确地进行传输？

分析：应该满足两个约束条件：

- 触发器FF2应满足建立时间的约束条件
- 触发器FF2应满足保持时间的约束条件

4.2 同步时序逻辑的传输延迟



- 时序分析：假设组合电路为缓冲器，延时为t_{comb}.



4.2 同步时序逻辑的传输延迟

(1) 建立时间的约束条件:

$$t_w > t_{su}+t_{cq}+t_{comb}$$

考虑最坏情况，触发器的输出延时最大，组合逻辑电路的延时也最大。可得:

$$t_w - t_{cq_max} - t_{comb_max} > t_{su}$$

$$t_{w_min} = t_{cq_max} + t_{comb_max} + t_{su}$$

可得，时钟最大的频率为:

$$f_{max} = 1/t_{w_min}$$

4.2 同步时序逻辑的传输延迟



- 时序分析：假设组合电路为缓冲器，延时为t_{comb}.



4.2 同步时序逻辑的传输延迟

(2) 保持时间的约束条件: $t_{cq} + t_{comb} > t_h$

考虑最坏情况，触发器的输出延时最小，组合逻辑电路的延时也最小。可得：

$$t_{cq_min} + t_{comb_min} > t_h$$

通常时序分析中，满足上述式子确保电路中没有时间违背，满足时序要求。

根据以上分析，给出中间组合电路的输出延时范围：

$$t_w - t_{cqmax} - t_{su} > t_{comb} > t_h - t_{cq_min}$$

4.2 同步时序逻辑的传输延迟

- 例1：假设下图电路中触发器的时间参数为：t_{su}=0.6ns, 0.8ns< t_{cq}<1ns，t_h=0.4ns。计算正常工作时的最大时钟频率.

分析电路中触发器从开启到结束的所有路径:



$$\begin{cases} t_{w_min} = t_{cq_max} + t_{not} + t_{su} \\ t_{cq} + t_{comb} > t_h \end{cases}$$

（1）考虑建立时间：设通过任何逻辑门的延迟为：t =1+0.1k(ns)，k为逻辑门输入端的个数。

$$t_{w_min} = 1.0 + 1.1 + 0.6 = 2.7\text{ns}$$

$$f_{max} = 1/2.7ns = 370.37\text{MHz}$$

（2）考虑保持时间：不存在时间违背

$$t_{cq_min} + t_{comb} = 0.8 + 1.1\text{ns} > 0.4\text{ns}$$

4.2 同步时序逻辑的传输延迟

- 例2：假设下图电路中触发器的时间参数为： t_{su}=0.6ns, 0.8ns< t_{cq}<1ns， t_h=0.4ns。计算正常工作时的最大时钟频率.



(1) 分析电路中触发器从开启到结束的所有路径中最长的路径（即关键路径）：开始于Q_0结束于Q_3，包括:

- *Clk*至输出Q_0的延迟；
- 三个与门
- 一个异或门

4.2 同步时序逻辑的传输延迟

接上：

$$t_{w_min} = t_{cq_max} + (3t_{and} + t_{xor}) + t_{su}$$

$$t_{w_min} = 1 + 3 \times 1.2 + 1.2 + 0.6 = 6.4\text{ns}$$

$$f_{max} = 1/6.4ns = 156.25\text{MHz}$$

(2) 分析电路中最短路径：每个触发器经过一个异或门到自身。最小延迟是：

$$t_{cq_min} + t_{xor} = 0.8 + 1.2\text{ns} = 2\text{ns} > 0.4\text{ns}$$

电路不存在保持时间的时间违背。

4.2 同步时序逻辑的传输延迟

上例中，计数器的性能受限于级联与门的延迟，为了提高性能（提高时钟的工作频率），可以重构这些门电路.



电路中最长的延迟路径：开始于Q_0结束于Q_3，包括:

- *Clk*至输出Q_0的延迟；
- 一个4输入与门
- 一个异或门

$$t_{w_min} = t_{cq_max} + (t_{and} + t_{xor}) + t_{su}$$

$$t_{w_min} = 1+1.4+1.2+0.6=4.2\text{ns}$$

$$f_{max} = 1/4.2ns = 238.1\text{MHz}$$

4.2 同步时序逻辑的传输延迟

时钟偏斜的时序分析：

上述电路均假设多个触发器的时钟信号是同时到达的。

实际中，时钟信号到达触发器前可能存在不同的延迟：Δ1与 Δ2，两个触发器之间的时钟偏斜：$t_{skew} = \Delta 2 - \Delta 1$ 。



（1）FF2建立时间满足的条件：

$$t_{w\text{-}min} = t_{cq_max} + t_{comb_max} + t_{su} - t_{skew}$$

若Δ2 >Δ1时，钟偏斜提升了电路的最高时钟频率。

反之，若Δ2 <Δ1时，将降低最高时钟频率。

4.2 同步时序逻辑的传输延迟

时钟偏斜的时序分析：



（2）FF2保持时间满足的条件：

$$t_{cq_min}+t_{comb_min} > t_h + t_{skew}$$

若Δ2 >Δ1时，保持时间的限制将更难满足。

4.2 同步时序逻辑的传输延迟

时钟偏斜的时序分析：

例3：假设Clk同一时刻到达$Q_2Q_1Q_0$，到达Q_3存在一个1.5ns的延迟，则Q_3的时钟偏斜为1.5ns。从Q_0到Q_3，路径延迟为：

$$t_{cq_max}+(3t_{and}+t_{xor})+t_{su}-t_{skew}= 6.4-1.5=4.9\text{ns}$$

而从Q_0到Q_2，路径的延迟为：

$$t_{cq_max}+(2t_{and}+t_{xor})+t_{su}=5.2\text{ns}$$

因此：$f_{max} = 1/5.2ns = 192.31\text{MHz}$

正的时钟偏斜具有减小路径延迟的作用，提升了最高时钟频率。



4.2 同步时序逻辑的传输延迟

时钟偏斜的时序分析：

保持时间：由于t_{skew}的存在，数据加载到Q_3的时间被延迟，对于所有开始于Q_0、Q_1或 Q_2而结束于Q_3的路径，保持时间达到：

$$t_h + t_{skew} = 0.4\text{ns}+1.5\text{ns} = 1.9\text{ns}$$

最短路径是Q_2到Q_3，延迟为：

$$t_{cq_min}+(t_{and}+t_{xor}) = 0.8+2\times 1.2=3.2\text{ns}$$

由于: 3.2ns>1.9ns，不存在时间违背。

对于t_{skew} >3.2ns-t_h=2.8ns的情况，无论时钟频率多少，电路都不能可靠工作。



习题：

5.4, 5.6, 5.7, 5.9, 5.10, 5.12

5.17, 5.20, 5.21, 5.22, 5.23, 5.25, 5.28, 5.31