数字逻辑基础与Verilog设计
---时序篇

第5章 触发器、寄存器和计数器

本章内容

- 锁存器
- 边沿触发的D触发器
- T和JK触发器
- 寄存器
- 计数器
  - 异步计数器:递增、递减计数器;
  - 同步计数器:具有并行送数的计数器、异步复位和同步置数
  - 其他类型计数器

5.1 异步计数器

▸ T触发器的翻转特性使得它成为实现计数器的首选器件。

分析异步递增计数器的状态转换：

- 以3位计数器为例

Clk	Q_2	Q_1	Q_0
0	0	0	0
1	0	0	1
2	0	1	0
3	0	1	1
4	1	0	0
5	1	0	1
6	1	1	0
7	1	1	1
8	0	0	0

Q_0的状态在每个周期都改变；

Q_1的变化发生在Q_0=1→0（下降沿）；

Q_2的变化发生在Q_1=1→0（下降沿）；

一般地，对于n位递增计数器，某一位触发器的状态仅在其前级触发器的状态下降沿才发生改变。若采用上升沿T触发器构建：

$$\begin{cases} Clk_i = Q'_{i-1} \quad (i=1, 2, \ldots, n), \\ T_i = 1; \end{cases}$$

5.1 异步计数器

- 电路结构：
  - 3个T触发器，时钟级联：$Clk_i=Q'_{i-1}$（i=1, 2)，$T = 1$；
- 功能：递增计数器，计数范围为000-111.



图5.19 T触发器实现3位递增计数器

5.1 异步计数器

由T触发器构建的异步递增计数器：

- 时序图

$$Q(t+1) = Q(t) \oplus T$$





5.1 异步计数器

由T触发器构建的异步递减计数器：

- 电路结构：
  - 3个T触发器，时钟级联：$Clk_i=Q_{i-1}$ (i=1, 2), T = 1;
- 功能：递减计数器，计数范围为111-000.

Clk	Q_2	Q_1	Q_0
0	1	1	1
1	1	1	0
2	1	0	1
3	1	0	0
4	0	1	1
5	0	1	0
6	0	0	1
7	0	0	0
8	1	1	1



图5.20 T触发器实现3位递减计数器

5.1 异步计数器

由T触发器构建的异步递减计数器：

- 时序图

$$Q(t+1) = Q(t) \oplus T$$





5.1 异步计数器

由T触发器构建的异步递增/减计数器：

- 增加$\overline{UP}/_{Down}$作为2-1选择器的控制端：
  - $\overline{UP}/_{Down}=1$，递减计数；$\overline{UP}/_{Down}=0$，递增计数；
  - $Clk_i=\overline{UP}/_{Down}\cdot Q_{i-1}+\overline{\overline{UP}/_{Down}}\cdot\overline{Q_{i-1}}$（i=1, 2), $T=1$。



异步方式结构简单，但位数较大时，时钟的级联引起的延时导致运行速度慢。

5.2 同步计数器

分析同步递增计数器的状态转换：

- 以3位计数器为例

Clk	Q_2	Q_1	Q_0
0	0	0	0
1	0	0	1
2	0	1	0
3	0	1	1
4	1	0	0
5	1	0	1
6	1	1	0
7	1	1	1
8	0	0	0

Q_0的状态在每个周期都改变；

Q_1的变化发生在Q_0=1之后；

Q_2的变化发生在Q_1Q_0=11之后；

一般地，对于n位递增计数器，某一位触发器的状态仅在其前级所有触发器的状态均为1之后才发生改变。若采用T触发器构建：

- $T_0 = 1$
- $T_i = \prod_{k=0}^{i-1} Q_k, (i = 1, \ldots, n)$

5.2 同步计数器

由T触发器构建的递增计数器：

- $T_0 = 1$
- $T_i = \prod_{k=0}^{i-1} Q_k, (i = 1, \ldots, n)$

- 4位计数器的电路结构：



- 该电路采用因子分解的方法避免了“与门输入端口数逐级增加的问题”。
- 为了使建立时间不发生时间违背：$t_w > 2t_{and} + t_{cq} + t_{su}$

5.2 同步计数器

含有使能和清零功能的递增计数器：

在很多实际应用中，需要将计数器的初始值置为0，并且能够随时禁止计数器以保持当前状态。需要添加一个使能端*En*和清零端*Clear_n*。

$$\begin{cases} T_0 = En \\ T_i = En \cdot \prod_{k=0}^{i-1} Q_k, (i = 1, \cdots, n) \end{cases}$$



5.2 同步计数器

其他功能触发器是否能构建计数器？

分析：D触发器可以实现T触发器功能：

$$D = T \oplus Q$$

由D触发器构建4位递增计数器：

$$\begin{cases} D_0 = En \oplus Q_0 \\ D_1 = (En \cdot Q_0) \oplus Q_1 \\ D_2 = (En \cdot Q_0\, Q_1) \oplus Q_2 \\ D_3 = (En \cdot Q_0\, Q_1 Q_2) \oplus Q_3 \end{cases}$$

进位输出： $Z = En \cdot Q_0\, Q_1 Q_2 Q_3$



5.2 同步计数器

具有并行加载功能的计数器（同步计数器）

二选一的数据选择器：

- 一个输入提供预置数D_3-D_0，一个输入提供正常计数操作；
- 控制端*Load* = 0时，正常计数；*Load* = 1时，加载预置数据；

并行加载功能的应用：

- 实现任意进制计数器（模<2^n）



5.2 同步计数器

具有并行加载功能的计数器（同步计数器）

- 如：实现6进制计数器：当计数到达5时，通过与门检测器检测 $Q_3Q_2Q_1Q_0$=0101，$Load = Q_2Q_0$，使计数器复位，待下一个*Clk*↑时加载数据；





5.2 同步计数器



图形符号

```
module upcounter(
  input [3:0] data,
  input reset_n, clk,en,load,
  output reg [3:0] q
);
  always@(posedge clk, negedge reset_n)
  if (!reset_n)    // 异步复位
     q<=0;
  else if (load)   // 同步加载数据data
     q<=data;
  else if (en)     // 若load=0在en控制下计数
     q <=q+1;
endmodule
```

图5.53 具有并行载入端的四位递增计数器

5.2 同步计数器

实现任意进制计数器（模M<2^n），也可以采用异步复位端：

如，实现模为M的计数器

- 工作原理：
  - 设原有计数器的模为$N=2^n$，状态从$S_0 \rightarrow S_{N-1}$.
  - 当电路进入S_M后，将S_M状态译码，产生一个置零信号，加到计数器的异步复位端.



5.2 同步计数器

实现任意进制计数器（模<2^n），也可以采用异步复位端：

如，实现模为9的计数器： $Q_3Q_2Q_1Q_0$=1001



- 由于异步复位，状态1001会在电路状态中瞬间出现， 不是稳定状态。
- 复位信号随计数器被置为0而立即消失；复位脉冲过窄。若4个触发器复位速度不同，导致电路误操作。

5.2 同步计数器

异步复位法电路改进：如，实现模为9的计数器：



- 接入*SR* 锁存器，当第9个*Clk*↑时，电路进入1001状态,与非门G_1输出低电平，S'R'=01，将*SR*锁存器置1，*Q*' =0将计数器置零。
- 即使S'=0消失, S'R'=11，锁存器状态保持(*Q*'=0). 直到*Clk*=0以后, S'R'=10，锁存器置为0，*Q*'=1。克服了复位脉冲过窄问题。

5.3 其他类型计数器

BCD（二~十进制）计数器：

由两个模为10的计数器构成；

- 由并行加载4位计数器实现，当计数到9后将触发器复位；
- BCD_0为个位，BCD_1为十位。当BCD_0计数到9后，BCD_1使能端有效。当个位和十位同时计数到9时，BCD_1复位。
- *Clear*=1时，计数器复位，用于初始化。



5.3 其他类型计数器

BCD（二~十进制）计数器：

```
module BCD_counter(
    input clk, clear,en,
    input reg [3:0] bcd1,bcd0
    );
    always @ (posedge clk)
    begin
        if (clear)
        begin
            bcd0 <= 0;
            bcd1 <= 0;
        end
        else if (en)
        if (bcd0 == 4'b1001)
        begin
            bcd0 <= 0;
            if (bcd1 == 4'b1001)
                bcd1 <= 0;
            else
                bcd1 <= bcd1+1;
        end
        else
            bcd0 <= bcd0+1;
    end
endmodule
```

5.3 其他类型计数器

环形计数器：

- 将移位寄存器首尾相接：即$D_0=Q_3$， 在时钟作用下，可实现数据循环右移。根据移位寄存器的特点：





5.3 其他类型计数器

环形计数器：

- 存在无效循环，即不能自启动。为了确保正常工作，先将电路置成有效循环中的某个状态，然后开始计数。
- 规定有效循环为：1000，0100，0010，0001。（独热码）
- 设置Start控制信号，作用：将Q_0置为1，其余触发器置为0；
- 没有充分利用电路的状态。n位寄存器组成的环形计数器只用了n个状态。



5.3 其他类型计数器

Johnson计数器：

- 利用移位寄存器构建：$D_0=Q'_3$；
- **Reset_n**低电平复位；
- 特点是相邻两个码只有**1**位不同；
- **n**位计数器可产生长度为**2n**的序列；







习题：

5.4, 5.6, 5.7, 5.9, 5.10, 5.12

5.17, 5.20, 5.21, 5.22, 5.23, 5.25, 5.28, 5.31