МИНИСТЕРСТВО НАУКИ И ВЫСШЕГО ОБРАЗОВАНИЯ РОССИЙСКОЙ ФЕДЕРАЦИИ

федеральное государственное автономное образовательное учреждение высшего образования «Национальный исследовательский ядерный университет «МИФИ»

ИНСТИТУТ ИНТЕЛЛЕКТУАЛЬНЫХ КИБЕРНЕТИЧЕСКИХ СИСТЕМ КАФЕДРА «КОМПЬЮТЕРНЫЕ СИСТЕМЫ И ТЕХНОЛОГИИ» (№12)

КУРСОВАЯ РАБОТА

по дисциплине

СХЕМОТЕХНИКА ЦИФРОВЫХ УСТРОЙСТВ

Тема: Анализатор протокола генератора сигналов (кодирование и модуляция)

Студент 4	Ахметов Азат Фаридович, Сазиков Никита Денисович	Группа	C20-501
	ФИО	\neg	
Руководител Руководител	ь Решетько Валерий Михайлович		
	ФИО		

СОДЕРЖАНИЕ

ВВЕДЕНИЕ	2
1. СИГНАЛЫ ИНТЕРФЕЙСА И ИХ ОПИСАНИЕ	3
2. ОТЧЕТ О ВЕРИФИКАЦИИ	8
2.1. Верификация модуля	8
2.2. Проверка согласования с соседними модулями	11
3. СИНТЕЗ СХЕМЫ И ВРЕМЕННЫЕ ХАРАКТЕРИСТИКИ	12
ЗАКЛЮЧЕНИЕ	15

ВВЕДЕНИЕ

Генераторы сигналов (функциональные генераторы) играют важную роль при проведении измерений электрических параметров и испытаний. Они служат источниками тестовых сигналов, которые подаются на такие испытуемые компоненты, как фильтры, усилители или готовые модули с целью проверить их работу и изучить их поведение и характеристики. Помимо формирования простых сигналов (импульсы, периодические сигналы), генераторы сигналов могут формировать сигналы с аналоговой и цифровой модуляцией (векторные генераторы).

Сигнал, формируемый модулем функционального генератора, подается на исследуемое устройство (ИУ) (усилитель, фильтр и т.п.). Затем выходной сигнал модуля анализируется с помощью подходящего контрольно-измерительного оборудования, например, анализатора спектра или сигналов, осциллографа, измерителя мощности и т.д. По анализу результатов таких измерений можно определить, корректно ли устройство выполняет свои функции.

Модуль функционального генератора предназначен для генерации аналоговых сигналов произвольной формы. Генерация цифрового сигнала производится с помощью отладочной платы сус1000 с установленной на ней ПЛИС Cyclone 10LP 10CL025 фирмы Intel. Далее цифровой сигнал преобразуется в аналоговый с помощью платы ЦАП, на которой установлен цифро-аналоговый преобразователь (ЦАП) AD9761 фирмы Analog Devices. Полученный аналоговый сигнал можно вывести на экран осциллографа.

Логическое наполнение проекта состоит из модулей, разбитых в соответствии с выполняемыми ими функциями, для удобства написания и отладки проекта.

Модуль кодирования и модуляции, разработанный в курсовой работе, — часть анализатора протокола векторного генератора сигналов. Он используется для модуляции сигналов (для режимов QPSK, 8-PSK, 16-QAM), а также формирует данные, необходимые для работы модуля синтеза периодических сигналов.

1. СИГНАЛЫ ИНТЕРФЕЙСА И ИХ ОПИСАНИЕ

Анализатор протокола предназначен для конфигурирования системы (например, задания режима работы), выполнения квадратурной модуляции сигнала для режимов QPSK, 8-PSK, 16-QAM, формирование необходимых значений амплитуды, начальной фазы и частотного слова гармонического сигнала.

Реализуемый в данной курсовой работе модуль является частью анализатора протокола и выполняет модуляцию и кодирование данных. В данной работе применяется кодирование 8b/10b.

Возможные режимы модуляции:

- 1) QPSK (Квадратурно-фазовая модуляция);
- 2) 8-РЅК (Восьмипозиционная фазовая модуляция);
- 3) 16-QAM (Квадратурная амплитудная модуляция 16-позиционного сигнала).

На рис. 1.1 изображено условное графическое обозначение модуля кодирования и модуляции анализатора протокола.




Рис.1.1. УГО модуля кодирования и модуляции анализатора протокола.


Описание сигналов представлено в таблице 1.1.

Таблица 1.1. Описание сигналов

	таолица 1.1. Описание сигналов							
№ п.п.	Сигнал	Напр.	Описание					
		(Системные сигналы					
1 Clk in Тактовый сигнал								
2	nRst	in	Сигнал сброса					
Входные сигналы								
3	Mode	in	Режим работы: 0 – обычный режим; 1 – режим PSK.					
4	ModulationMode (1:0)	in	«00» – QPSK; «01» – 8-PSK; «10» – 16-QAM; «11» –					
4	WiodulationWiode (1.0)	III	модуляция не используется.					
5	SymbolFrequency (31:0)	in	Частотное слово символьной частоты					
6	DataPort (15:0)	in	Порт записи данных FIFO					
7	empty	in	Сигнал, информирующий об отсутствии данных в FIFO					
		F	Выходные сигналы					
8	rdreq	out	Запрос чтения с FIFO					
	Сигна	алы схем	ны прямого цифрового синтеза					
9	DDS_en	out	Сигнал разрешения работы для модуля синтеза					
	DD3_cli	Out	периодических сигналов					
10	DDS amplitude (15:0)	out	Амплитуда периодического сигнала					
11	DDS_start_phase (15:0)	out	Начальная фаза					

В таблице 1.2 приведено описание регистра порта записи данных с побитным указанием информации, хранящейся в нем.

Таблица 1.2 — Описание регистра порта записи данных



Byte0 и Byte1 — младший и старший байты данных соответственно. Данные для пересылки по каналу модуляции. Пересылка осуществляется младшими байтами вперед. При записи данных в этот порт они отправляются в FIFO буфера пересылки.

На рисунке 1.2 изображена схема формирования фрейма. Все части данной схемы необходимы для корректной передачи данных.



Рис. 1.2. Структура формирования фрейма.

Для упрощения взаимодействия в команде и поддержки проекта, реализация модуля была разбит на несколько файлов компонентов. Схема соединений модуля приведена на рисунке 1.3.




Рис. 1.3. УГО модуля кодирования и модуляции анализатора протокола.

Никита Сазиков вёл разработку модуля управления кодированием 8b\10, а также модуля памяти (файлы modulator lut.vhd и modulator 8b10.vhd).

Модуль управления кодированием 8b\10b предназначен для обработки данных с FIFO (запрос новых двухбайтных слов и выбор обрабатываемого байта), а также передачи его модулю кодирования данных — 8b10b_enc.vhd. В качестве модуля кодирования используется готовая реализация The OpenCores 8b10b_encdec Project.

В дальнейшем, кодированное 10-битовое слово передается на модуль подготовки кодовых слов и модуляции.

В таблице 1.3 представлена структура памяти ROM, в которой хранится кодировка для трех режимов модуляции с представлением амплитуды и фазы в виде числа с фиксированной точкой. Данная память адресуется только внутри, доступ извне невозможен.

Таблица 1.3 — Структура памяти, хранящая кодировку для всех режимов модуляции

Режим модуляции	Начальная фаза	Амплитуда
QPSK ("00") 000000-000011	A000 6000 E000 2000	FFFF FFFF FFFF
	00000000	
8-PSK ("01") 010000 - 010111	A000 8000 4000 6000 C000 E000 2000 0000	FFFF FFFF FFFF FFFF FFFF FFFF FFFF
	00000000	
16-QAM ("10") 100000 - 101111	A000 A666 E000 D333 9333 A000 E666 E000 6000 5333 2000 2666 6666 6000 1333 2000	FFFF DFFF FFFF DFFF TFFF DFFF TFFF TFFF

После модуляции полученные значения амплитуды и начальной фазы необходимо нанести на несущую, которая генерируется с помощью отдельного DDS с возможностью установления частоты несущей, а также частоты следования символов.

Азат Ахметов вёл разработку модуля подготовки кодовых слов и модуляции (modulator_modulation.vhd).

При подготовке кодового слова оно разбивается на части, соответствующие режиму модуляции: 2 бита при QPSK, 3 бита при 8-PSK, 4 бита при 16-QAM. Для этого производится сдвиг на необходимое количество бит. Запросом такого действия является установка регистра need_shifted_r. При работе сдвиговый регистр считает оставшееся количество необходимых сдвигов в счётчике shift_counter. После выполнения сдвигов, в зависимости от символьной скорости, данные будут перенесены в биты адреса, соответствующие модулируемым данным.

Одно слово полезных данных составляет 10 бит. После сдвига всех полезных данных, должно быть запрошено следующее слово. За этим событием следит счётчик shifted_10bit_counter, хранящий количество оставшихся полезных данных в области current_data. При обнулении счётчика ByteReadRequest устанавливается в 1 (при следующем клоке он будет убран), тем самым запрашивая новые данные у соседнего модуля. Наглядно ход работы сдвигового регистра можно представить на рисунке 1.4.




Рис. 1.4. Схема работы сдвигового регистра.

2. ОТЧЕТ О ВЕРИФИКАЦИИ

2.1. Верификация модуля

На рис. 2.1. изображена диаграмма реакции модуля на сигнал сброса. В момент низкого сигнала на сбросе происходит обнуление начальной фазы (StartPhase), амплитуды (Amplitude), данных, хранящихся в DataPort. Также на сигнал разрешения работы для модуля синтеза периодических сигналов подается 0.

При сигнале Mode, установленным в 0, схема не производит модуляцию, она происходит лишь при Mode=1.




Рис. 2.1. Временная диаграмма сброса модуля.

На рисунках 2.2–2.4 показан ход работы при разных видах модуляции.

На рисунке 2.2 происходит модуляция 16-QAM, при которой изменяется как начальная фаза (StartPhase), так и амплитуда (Amplitude). ModulationMode в данном случае равен 10.

- 😩 🕶		Msgs																		
4	/modulator_tb/clk	0																		
4	/modulator_tb/nRst	1																		
4	/modulator_tb/Sync	0																		
□- 4	/modulator_tb/SignalMode	3	3																	
■4	/modulator_tb/ModulationMode	10	10																	
4	/modulator_tb/Mode	1																		
4	/modulator_tb/AmpErr	0																		
□ -4	/modulator_tb/Amplitude	FFFF	FFFF	(7FFF (FFFF	(DFFF).7FF	F (FFFF (DF	FF	(7FFF (FF	FF (DFFF	(FF	FF)(D	FFF (F	FFF (DFFF	(FFFF)	FFF (FFFF)	OFFF		FFFF (DFFF	()
□- 4	/modulator_tb/StartPhase	6000	A000	(6000	(E666) 666	(1333) 600	0 (E6	66 (6666 (13:	3 (6000	(E666 (66	56 (1333) A	00)(9	333 (1333 (E	000 (5333 (666 (6000) :	666 (E000)	\$333 (2666)	9333 (2666)	E000 (5333)	2666 (6666)
□<	/modulator_tb/CarrierFrequency	0100	010003FF																	
□	/modulator_tb/SymbolFrequency	0100	010003FF																	
□-4	/modulator_tb/DataPort	0004	0000									(0001		(002		(0003			0004
4	/modulator_tb/empty	0																		
4	/modulator_tb/rdreq	0																		
4	/modulator_tb/DDS_en_r	1																		

Рис. 2.2. Временная диаграмма работы модуля при модуляции 16-QAM.

На рис. 2.3. происходит модуляция QPSK (может иметь в данном случае 4 состояния), при которой изменяется только лишь начальная фаза.



Рис. 2.3. Временная диаграмма работы модуля при модуляции QPSK.

На рис. 2.4. происходит модуляция 8-PSK (может иметь в данном случае 8 состояний), при которой изменяется только лишь начальная фаза.




Рис. 2.4. Временная диаграмма работы модуля при модуляции 8-PSK.

На рис 2.5. показано, что при увеличении символьной частоты увеличивается и частота изменения начальной фазы сигнала




Рис. 2.5. Временная диаграмма работы модуля при изменении символьной частоты.

На рисунке 2.6 отображен процесс передачи данных внутри модуля (работа сдвигового регистра). На вход модуля модуляции поступают кодированные данные (CodedData), которые записываются в старшие биты регистра сдвига (data_r). Эта часть регистра (data[13:4]) отображена на диаграмме как current_data.




Рис. 2.6. Временная диаграмма переноса данных.

Для определения режима модуляции, перед передачей полезных данных передаются специальные калибровочные данные размером 60 бит. В течение этой передачи, вне зависимости от режима модуляции, будет передано необходимое количество

изменений фазы и амплитуды для однозначного различения режима модуляции. Диаграмма первоначальной калибровки приведена на рис. 2.7.




Рис. 2.7. Временная диаграмма калибровки.

Из рис. 2.8. наблюдается, что необходимость калибровки устанавливается (CalibrationNeeded_r =1) при сбросе или установке режима модуляции (Mode=0). Данные для калибровки передаются и обрабатываются также, как и обычные полезные данные, полученные извне. В качестве калибровочных данных используется последовательность бит, при модулировании которой будет наблюдаться достаточная вариативность сигнала для однозначного распознавания типа модуляции: 3 изменения фазы при QPSK, 5 изменений фаз при 8-PSK и 16QAM. Эта последовательность повторяется 3 раза для достижения количества 60 бит: наименьшего общего кратного между количеством бит в каждом пакете при любом режиме модуляции, и общим количеством бит в слове (соответственно, 2, 3, 4, и 10 бит).

За ходом работы следит счётчик CalibrationByte_counter. При сдвиге всех 60 бит калибровки, режим калибровки завершается, и модуль переходит в нормальный режим работы.




Рис. 2.8. Временная диаграмма передачи данных в режиме калибровки.

2.2. Проверка согласования с соседними модулями

Для проверки согласования и возможности интеграции в проект был собран специальный тестбенч, содержащий три модуля: часть анализатора протокола, отвечающая за хранение данных, модуль кодирования и модуляции и модуль генератора сигналов. Структурная схема межсоединений показана на рисунке 2.9.




Рис. 2.9. Соединение соседних модулей в проекте.

На временной диаграмме (рис. 2.10) видно, что входные конфигурирующие сигналы анализатора протокола управляют работой модуля кодирования и модуляции, а модуль генерации сигнала синтезирует необходимую форму сигнала.

/generator_assembly2_tb/GSMRegistr_top_inst/Clk						1			
/generator_assembly2_tb/GSMRegistr_top_inst/nRst			1	1	1	1	1	1	
/generator_assembly2_tb/GSMRegistr_top_inst/PRT_O	(0000)((001D		1			1	İ	
/generator_assembly2_tb/GSMRegistr_top_inst/CarrierFrequency_OUT	(00000000	₩ 010003FF		1				İ	
/generator_assembly2_tb/GSMRegistr_top_inst/SymbolFrequency_OUT	(00000000	X 010003FF		1			1		
/generator_assembly2_tb/GSMRegistr_top_inst/rdreq			1	1	1		1	<u>i</u>	
/generator_assembly2_tb/GSMRegistr_top_inst/empty		1	\vdash	1	1	1	1	İ	
/generator_assembly2_tb/GSMRegistr_top_inst/q	(0000			1		(00	001	0002	(0003
/generator_assembly2_tb/GSMRegistr_top_inst/usedw	(000		(001	(002	(003	(004)(00	3 (004	003 (004	()(004
/generator_assembly2_tb/GSMRegistr_top_inst/wrreq									
/generator_assembly2_tb/GSMRegistr_top_inst/DataPort_r	(0000		(0001	(0002	(0003	(0004	(0005	(0006	(0007
/generator_assembly2_tb/modulator_inst/clk									
/generator_assembly2_tb/modulator_inst/nRst			1	1	1	1	1	i	
/generator_assembly2_tb/modulator_inst/ModulationMode	(0	(2							
/generator_assembly2_tb/modulator_inst/Mode				1	1	1	1		
/generator_assembly2_tb/modulator_inst/Amplitude	(0000	FFFF (-)) DFFF)	- (-) DFFF	(-)(-)(DF	FF (FFFF	DFFF () D	FF (-)-(-	DFFF
/generator_assembly2_tb/modulator_inst/StartPhase	0000	A000 (6000		6000 (-)(-)	- (6000) ···)	- ()(A000	 -x-x-x-	(-x-x-x-	
/generator_assembly2_tb/modulator_inst/SymbolFrequency	00000000	∭ 010003FF		1			1		
/generator_assembly2_tb/modulator_inst/DataPort	(0000			1		(00	001	0002	(0003
/generator_assembly2_tb/modulator_inst/rdreq				1	1		1	<u>i</u>	
/generator_assembly2_tb/modulator_inst/empty		1	\vdash	1	1		1	İ	
/generator_assembly2_tb/modulator_inst/DDS_en		1	1	1	1	1	1	İ	
/generator_assembly2_tb/modulator_inst/ByteReadRequest				1		i L		<u> </u>	
/generator_assembly2_tb/modulator_inst/CodedData	(000					0В9	(OAE	OB9 (OAD	(овэ)
/generator_assembly2_tb/modulator_inst/lut_address	(0	X=X-X	X = X - X - X	- X - X - X - X	~ (~ (~) ×)	·· (··) 32	<u> </u>	(4x (40) 4x) 34	(-) -) -) -)
/generator_assembly2_tb/generator_top_inst/clk									
/generator_assembly2_tb/generator_top_inst/nRst				t	1	1	1		
/generator_assembly2_tb/generator_top_inst/DDS_en_s				t	1	1	1		
/generator_assembly2_tb/generator_top_inst/DDS_mode_s	(0	3							
/generator_assembly2_tb/generator_top_inst/DDS_amplitude_s	(0000	FFFF (-)	- X DFFF X	- X - X DFFF	X X X DF	FF (FFFF) DFFF () D	FFF X - X - X -	DFFF
/generator_assembly2_tb/generator_top_inst/DDS_frequency_s	-	X 010003FF	1	1	t		† <u> </u>		
/generator_assembly2_tb/generator_top_inst/DDS_start_phase_s	0000	A000 (6000	<u> </u>	6000 X - X - X	- (6000) ·)	- ((A000	1-1-1-1-	1-x-x-x-	χ-χ-χ-χ
/generator_assembly2_tb/generator_top_inst/DAC_I_s			1///		W W W				\mathbb{N}
/generator_assembly2_tb/generator_top_inst/DAC_Q_s		0000000 ps	40000	0000 ps	60000	0000 ps	W///	0000 ps	100000

Рис. 2.10. Временная диаграмма общей сборки из трёх модулей.

В начальный момент времени сигнал разрешения работы для модуля синтеза периодических сигналов установлен в 0 (DDS_en_r=0), и синфазная и квадратурная составляющие генератора сигналов нулевые (DAC Q s=0 и DAC I s=0).




Рис. 2.5..Временная диаграмма в начальный момент времени

На рис.2.6. продемонстрированы сигналы на генераторе в момент времени, когда символьная частота (SymbolFrequency=0010FFFF) меньше, чем несущая частота(CarrierFrequency = 010003FF)




Рис. 2.6. Временная диаграмма в момент времени, когда SymbolFrequency меньше CarrierFrequency

3. СИНТЕЗ СХЕМЫ И ВРЕМЕННЫЕ ХАРАКТЕРИСТИКИ

Для проверки синтезируемости были проведены стадии Analysis & Synthesis, Place & Route, Generate programming files и Timing Analysis спроектированной схемы для ПЛИС семейства Cyclone 10 LP.

На рисунках 3.1-3.7 представлены результаты проведенного синтеза. Все этапы синтеза пройдены успешно.

Flow Status	Successful - Sun Jan 15 22:41:44 2023
Quartus Prime Version	18.0.0 Build 614 04/24/2018 SJ Standard Edition
Revision Name	modulator
Top-level Entity Name	modulator
Family	Cyclone 10 LP
Device	10CL010YU256C8G
Timing Models	Final
Total logic elements	222 / 10,320 (2 %)
Total registers	100
Total pins	88 / 177 (50 %)
Total virtual pins	0
Total memory bits	0 / 423,936 (0 %)
Embedded Multiplier 9-bit elements	0 / 46 (0 %)
Total PLLs	0/2(0%)

Рис. 3.1. Отчёт о занимаемых ресурсах.

Clo	cks					
•	< <filter>></filter>					
	Clock Name	Type	Period	Frequency	Rise	Fall
1	clk	Base	25.000	40.0 MHz	0.000	12.500

Рис. 3.2. Используемые тактовые сигналы.

Slow 1200mV 85C Model Fmax Summary <							
	Fmax	Restricted Fmax	Clock Name				
1	139.1 MHz	139.1 MHz	clk				

Рис. 3.3. Отчёт о временных характеристиках модуля при 85 С.

Slo	Slow 1200mV OC Model Fmax Summary							
_	<pre><<<rr></rr></pre>							
	Fmax	Restricted Fmax	Clock Name					
1	146.07 MHz	146.07 MHz	clk					

Рис. 3.4. Отчёт о временных характеристиках модуля при 0 С.




Рис. 3.5. Схема модуля анализатора протокола.




Рис. 3.6. Синтезированная схема модуля кодирования информации.




Рис. 3.7. Синтезированная схема модуля модуляции сигнала.




Рис. 3.8. Синтезированная схема модуля хранения данных (таблица поиска).

ЗАКЛЮЧЕНИЕ

В процессе выполнения курсовой работы были разработаны модуль для кодирования и модуляции информации анализатора протокола.

С помощью ModelSim 10.5b проведена симуляция работы устройства с различными входными данными, а также с соседними модулями.

Также с помощью Quartus Prime 18.0 была выполнена проверка проекта на синтезируемость для ПЛИС семейства Cyclone 10 LP.

В рамках выполнения курсовой работы были получены практические навыки в разработке проекта на языке описания оборудования VHDL, его тестирования в среде ModelSim 10.5b и синтеза в Quartus Prime 18.0.