



西安交通大学
XIAN JIAOTONG UNIVERSITY

模拟集成电路专题实验指导书

模拟集成电路设计

微电子学实验室

2025-2

目 录

1、 实验概述	1
1.1 实验目的.....	1
1.2 实验安排.....	1
1.3 验收与考核.....	1
1.4 时间安排.....	1
1.5 工艺与模型.....	1
1.6 报告要求.....	2
1.7 注意事项.....	2
2、 工艺	2
2.1 熟悉工艺.....	3
2.2 熟悉器件.....	3
3、运行 Cadence	6
3.1 建立个人工作目录.....	6
3.2 启动 Cadence 之前的配置.....	6
3.3 拷贝相关的技术文件.....	6
3.4 启动 Cadence.....	7
3.5 添加元件库.....	7
3.6 建立个人工作库.....	8
4、MOS 晶体管的特性仿真	10
4.1 NMOS 晶体管的 I-V 特性.....	10
4.2 PMOS 晶体管的 I-V 特性.....	18
4.3 MOS 晶体管参数观察.....	22
5、简单差动放大器实验.....	23
5.1 启动 cadence.....	23
5.2 电路图输入.....	23
5.3 电路原理分析.....	24
5.4 计算、设置元件参数.....	25

5.5 仿真	29
5.6 版图设计	40
6、带隙基准设计	47
6.1 带隙基准介绍	47
6.2 带隙基准的基本原理	47
6.3 带隙基准的设计	49
6.4 带隙基准的仿真	57
7、题目一：带隙基准的设计	67
7.1 设计指标	67
7.2 设计要求	67
7.3 设计报告要求	68
7.4 参考电路	69
8、题目二：差分电路设计	70
8.1 设计指标	70
8.2 设计要求	70
8.3 设计报告要求	71
8.4 参考电路	72
9、题目三：过温保护电路设计	73
9.1 设计指标	73
9.2 设计要求	73
9.3 设计报告	74
9.4 参考电路	75
10、题目四：跨导放大器设计	76
10.1 设计指标	76
10.2 设计要求	76
10.3 设计报告	77
10.4 参考电路	78
11、题目五：振荡器设计	79
11.1 设计指标	79
11.2 设计要求	79

11.3 设计报告:	80
11.4 参考电路:	81

1、实验概述

1.1 实验目的

复习、巩固模拟集成电路课程所学知识，运用 EDA 软件，在一定的工艺模型基础上，完成一个基本功能单元的电路结构设计、参数手工估算和电路仿真验证，并根据仿真结果与指标间的折衷关系，对重点指标进行优化，掌握电路分析、电路设计的基本方法，加深对运放、带隙基准、稳定性、功耗等相关知识点的理解，培养分析问题、解决问题的能力。

1.2 实验安排

同学们自由组合，2 人一个设计小组选择五道题目中的一道完成，为了避免所选题目过度集中的现象，规定每个题目有最高限额。小组成员协调好每个人的任务，分工合作，发挥团队精神，同时注意复习课堂所学内容，必要时查阅相关文献，完成设计。

1.3 验收与考核

该门设计实验课程的考核将采取现场验收和设计报告相结合的方式。当小组成员完成了所选题目的设计过程，并且仿真结果达到了所要求的性能指标，可以申请现场验收，向老师演示设计步骤和仿真结果，通过验收后每小组提交一份设计报告（电子版）。其中，设计指标，电路设计要求和设计报告要求的具体内容在下面的各个题目中给出了参考。成绩的评定将根据各个小组成员在完成项目中的贡献度以及验收情况和设计报告的完成度来确定。

1.4 时间安排

该专题实验的总学时为 48 学时（1.5 学分），请同学们安排好知识复习，理论计算与上机设计的时间，该实验以上机设计为主。我们将实行每天签到制度。

1.5 工艺与模型

采用某工艺厂提供的两层多晶、两层金属（2p2m）的 0.5um CMOS 工艺，model 文件为 /data/jtxu/analog/05umpdk/05model/s05mixdtssa01v11.scs。绘制电路图时，器件从 /data/jtxu/analog/05umpdk/st02 库中调用，采用以下器件完成设计：

- 1) PMOS 模型名 mp, NMOS 模型名 mn;
- 2) BJT 三种模型可选: qvp5, qvp10, qvp20;
- 3) 电阻模型 rhr1k;
- 4) 电容模型 cpip。

1.6 报告要求

报告从以下五个方面评价：

1. 实验报告真实正确，写作规范认真；
2. 实验原理表述清楚；
3. 图片清晰，表格翔实，可有逻辑性的支撑实验结论；
4. 实验总结周到全面；
5. 体现自己独到见解，有创新性想法

1.7 注意事项

1. 所给定的设计指标仅供参考，可以进行适当的修改，但需要说明原因；
2. 根据设计指标，可以在参考电路结构的基础上确定参数并改进设计，非常鼓励通过查找参考文献，采用其它结构的电路，或者创新电路结构；
3. 需要阅读模型文件

/data/jtxu/analog/05umpdk/05model/s05mixdtssa01v11.scs

了解可以选用的器件类型、尺寸和关键参数等；这里给出 MOS 管的几个关键参数供大家参考：

NMOS: model name mn

$V_{th0}=719.2\text{ mV}$ $\mu_0=495.1\text{ cm}^2/\text{V/s}$ $t_{ox}=13\text{ nm}$

PMOS: model name mp

$V_{th0}=972.6\text{ mV}$ $\mu_0=283.3\text{ cm}^2/\text{V/s}$ $t_{ox}=13.7\text{ nm}$

真空介电常数: $\epsilon_0=8.85 \times 10^{-12}\text{ F/m}$ sio2 的相对介电常数: $\epsilon_{r,sio2}=3.9$

4. 设计过程中可以参考模型库中的 mn_fitting.pdf 等文件，这些文件给出了各种不同尺寸 MOS 管的 V_{ds} 、 V_{gs} 、 I_{ds} 、 G_m 等的变化曲线，和计算结果相印证，指导电路设计过程；

电路仿真时，所加载的 model 文件地址在 3 中已经给出，需要说明的是需根据电路中所使用的元器件分别加载器模型项，例如电路中包含了 MOS 管、电阻、电容和三极管，则模型文件需要 add 四次，并在 section 一栏分别填写对应的工艺角项，依次为 tt、restypical、captopical 和 biptypical。这些是典型工艺角的设置情况，如果仿真其它工艺角，可以参考 model 文件中对其它工艺角的定义。例如对于 MOS 管除了定义了 tt(typical NMOS/typical PMOS)，还定义了 ff、ss、fs 和 sf 四种情况，分别对应 fast NMOS/fast PMOS、slow NMOS/slow PMOS、fast NMOS/slow PMOS 和 slow NMOS/fast PMOS。而对于电阻则定义了三种情况：restypical、resslow 和 resfast。

2、工艺

模拟电路的设计是和所采用的工艺是密不可分的，这不仅体现在你能选用的器件类型，还体现在各种器件的具体参数。就比如炒菜，你必须了解了你能选用的原材料以及

原料的特性，才有可能炒出一盘可口的佳肴。

2.1 熟悉工艺

我们所采用的 $0.5\mu\text{m}$ CMOS 工艺的 process design kit (PDK) 的位置在 /data/jtxu/analog/05umpdk/, 该文件夹下的一些说明文档在开始一个项目的设计之前或者在接触一个新的工艺时, 一定要详细阅读, 包括用户指南 (user guide)、器件模型说明 (model reference), 设计规则 (design rule check, DRC) 等, 一定可以加深你对即将使用的工艺的理解和对选用器件的把握。所谓成竹在胸方能事半功倍, 事实证明, 花在熟悉工艺上的时间能成倍地在高效率、流畅的设计过程中补偿回来。

图 1 给出了 $0.5\mu\text{m}$ CMOS 工艺中的期间类型, 其中 Normal NMOS 为普通的 NMOS 晶体管; Low V_t NMOS 为低阈值电压的 NMOS 晶体管; Depletion NMOS 为耗尽型 NMOS 晶体管; qvp5、10、20 分别为不同基区面积的三极管; cpip 为 Poly Insulator Poly 多晶-绝缘体-多晶型电容; 剩下的各种不同类型的电阻则根据其不同的方块电阻、温度系数和精度来选用满足要求的。

model name	description	wafer information	test pattern
mn	Normal NMOS	A84ND1#12	NT1,NT2,...,NTX3,ACN
mp	Normal PMOS	A84ND1#12	PT1,PT2,...,PTX3,ACP
mnlt	Low V_t NMOS	A84ND1#12	LNT1,LNT2,...,LNTX2 ACLN
mplt	Low V_t PMOS	A84ND1#12	LPT1,LPT2,...,LPTX2 ACLP
mndep	Depletion NMOS	A84ND1#12	DNT1,DNT2,...,DNTX2
mpdep	Depletion PMOS	A58PE6.2#6	DPT1,DPT2,...,DPTX2
qvp5	Vertical P+/Nw/Psub BJT	A4AED1.1#1	VPNP
qvp10	Vertical P+/Nw/Psub BJT	A4AED1.1#1	VPNP
qvp20	Vertical P+/Nw/Psub BJT	A4AED1.1#1	VPNP
dnppw	N+/Pwell Diode	A3CJE3.2#12	DCN
dppnw	P+/Nwell Diode	A3CJE3.2#12	DCP
rnplus	Nplus resistor	A4AED1.1#1	RESN
rpplus	Pplus resistor	A4AED1.1#1	RESP
rnwell	Nwell resistor	A4AED1.1#1	RES1NW,RES2NW,RES3NW
rpoly1	Ppoly1 resistor	A5D7D1.1#4	RESNP1
rnpoly1	Npoly1 resistor	A5D7D1.1#4	RESPP1
rpoly2	Poly2 resistor	A4AED1.1#6	RESPOLY2AD, RESPOLY2BD
rhrlk	Hi-poly2 1k resistor	A77VRK.1#25	RESHP2
rhrlk	Hi-poly2 2k resistor	A79RR8.1#13	RESHP2
cpip	PIP capacitor	A4AED1.1#6	TDDBP12

图 2-1 $0.5\mu\text{m}$ CMOS 工艺中的器件类型

2.2 熟悉器件

了解了工艺之后, 我们还需要对所使用的两种重要器件 NMOS 晶体管和 PMOS 晶体管的详细性能做进一步的考察, 方法有两个: 其一, 查阅工艺库中的器件模型文档, 该文档中对特定尺寸、不同偏置情况的晶体管的特性都给出了理论和实验验证曲线, 这些曲线

都是经过工艺厂商流片验证过的, 所以是可靠的。例如在/data/jtxu/analog/05umpdk/05model/ 文件夹下就有很多单独的 xxx_fitting.pdf 文档, 打开 mn_fitting.pdf, 我们可以看到普通 NMOS 晶体管在各种情况下的 I-V 曲线, 同时也包括跨导和输出阻抗的信息, 其中实线代表模型仿真值, 而小方块符号线为实验测试值。




图 2-2 20 μ m /20 μ m Nomal NMOS 晶体管的模型仿真和实验测试特性曲线示例

图 2 给出了宽长比为 20 μ m/20 μ m Nomal NMOS 晶体管的模型仿真和实验测试特性曲线示例。根据我们在《模拟 CMOS 集成电路设计》中所学到的 MOS 晶体管物理基础对图 2 中的曲线进行分析可以获得许多非常有用的信息。例如, 对于 20 μ m/20 μ m Nomal NMOS 晶体管, $V_{bs}=0$ 即没有衬偏效应时, 栅压偏置在 $V_{gs}=0.94V$ 时, V_{ds} 达到约 300mV 时即进入了饱和区, 饱和电流约为 2.2 μA 。当栅压继续减小时, 晶体管将进入亚阈值状态。

第二种考察晶体管具体特性的方法是对单独的 NMOS 和 PMOS 晶体管进行直流特性的仿真，我们将在介绍了如何完成 Cadence 模拟电路仿真环境设置后对该方法进行详细的介绍。

3、运行 Cadence

3.1 建立个人工作目录

在登陆工作站后，于桌面空白处右键，tools->Terminal，打开终端。默认是在当前登陆的用户目录下，例如 stu01。由于实验室机器是多人使用，为了不致混乱，需要建立自己的工作目录。如果已经有了自己的目录则略过这一步。在终端中输入

```
mkdir analoglib
```

其中 stu01 为自己命名的目录名称，你可以用自己名字的拼音或者其它来作为工作目录名称。然后进入自己的工作目录

```
cd analoglib
```

3.2 启动 Cadence 之前的配置

Cadence 初次启动之前需要如下一些配置文件：

.cshrc 文件：有关一些 Cadence 必需的环境变量，如 Cadence 软件的路径及 license。

.cdsenv 文件：包含 Cadence 各种工具的一些初始设置。

cds.lib 文件：用户库的管理文件，在第一次运行 Cadence 时会自动生成。

.cdsinit 文件：包含 Cadence 的一些初始化设置以及快捷键设置。

实际上，机房中我们已将各配置文件写好，只要在终端中执行

```
cds.setup
```

Cadence 的相关配置文件就已经自动设置完毕。如果用户在启动 Cadence 后，发现无法使用快捷键，则需要把.cdsinit 从 Cadence 的安装目录中拷贝到自己的工作目录下，在终端中输入：

```
cp /cad/cds/IC5141USR6_lnx/tools/dfII/cdsuser/.cdsinit /home/stu01/analoglib
```

请将其中的/home/stu01/analoglib 换成自己的工作目录，如果拷贝成功，不出现提示，否则会提示错误信息。

3.3 拷贝相关的技术文件

在我们设计电路过程中，需要各种技术文件，这些技术文件一般是由半导体厂商（Foundry）提供。在本教程中，需要如下文件：

display.drf 文件：控制 Cadence 的版图显示。本教程中用到的 display.drf 文件位于

```
/data/jtxu/analog/display.drf
```

同时也可将/data/jtxu/analog/目录下的 cds.lib 库定义文件拷到自己目录下，该文件中已经定义好了所需要的通用库和模型库，当打开 library manager 后这些库都会在库列表中。

文件拷贝的命令格式参见上面 3.2 中拷贝命令。

3.4 启动 Cadence

现在，我们可以启动 Cadence 了。在终端中输入命令

```
cds.setup 回车
```

```
icfb& 回车
```

出现 Cadence 初始界面，如图 3.1 所示。




图 3.1 Cadence 初始界面

然后就会打开 Cadence 的命令解释窗口 CIW(Command Interpreter Window)，如图 3.2 所示：




图 3.2 Cadence 主控窗口

CIW 是 Cadence 的集成设计环境，Cadence 的大部分工具都可以从这里打开。其中最上方是标题栏，第二行是菜单栏。中间部分是输出区域，许多命令的结果在这里显示。一些出错信息也在这里显示，要学会从输出区域中获取相应的信息。接下来一行是命令输入行。Cadence 的许多操作可以通过鼠标执行，也可以通过输入命令来执行。

此外还有一个 What'new 窗口，介绍 Cadence 新版本特性，不必理会，双击左上角按钮将其关闭。

3.5 添加元件库

Cadence 是以库来组织文件的。在设计过程中我们需要用到一个元件库，同时也可以添加别人的设计库进行学习，或者添加公共的 tutorial 培训库进行练习。于 CIW 窗口中，点击 Tools->Library Path Editor，会弹出如图 3.3 所示的窗口。或者在 Library Manager 中点击 Edit->Library Path。如果这个时候库列表中还没有 st02 元件库，则在新的一行中在 Library

栏输入 st02，在 path 栏中输入 /data/jtxu/analog/05umpdk/st02，也可以通过点击 Edit->Add Library 来添加库。单击 File->Save As，在弹出的窗口中点击 OK 确定。如果提示文件被锁定无法编辑，则点击 Edit->Executive Lock。




图 3.3 Library Path Editor 窗口

3.6 建立个人工作库

为了使我们的工作和系统中的其它库区别，我们需要建立自己的工作库。有两种方法来建立新库，一是通过菜单栏 Tools->Library Manager 打开库管理器，另一种是通过 File->New->Library 来建立新库。这里我们用第一种方法建立新库。单击菜单栏 Tools->Library Manager，会打开 LM(Library Manager)窗口，如图 3.4 所示。




图 3.4LM 窗口

该窗口列出了当前已有的库。点击 File->New->Library，打开 New Library 窗口，如图 3.5 所示。




图 3.5 新建库窗口




图 3.6 Technology File 设置窗口

在 Name 一栏输入要新建的库名，如 mylib，然后单击 OK 确定。出现 Technology File 设置窗口，如图 3.6 所示。如果不做版图设计的话，就不需要 tf 文件。这里我们选择第二项 Attach to an existing techfile，单击 OK 确定。出现 Attach Design Library to Technology File 窗口，如图 3.7 所示。



图 3.7 选择 Technology Library

这里我们在 Technology Library 后面的选择栏中，将 US_8ths 改选为我们要用的 st02 库。

确定后，就会建立名为 mylib 的新库，Cadence 会在当前的工作目录下自动生成一个新目录 mylib 以存放和库 mylib 相关的文件。如果有错误提示，应仔细阅读错误内容，在 Library Manager 中删除新建的库并重新建库，否则在后面版图设计时会出现没有指定图层等问题。

4、MOS 晶体管的特性仿真

实验目的: 学习如何使用 cadence 软件测量 MOS 管的 I-V 特性, 学习多维 DC 扫描的方法, 并学会观察 MOS 管的 g_m 、 r_o 、 V_{gs} 、 V_{ds} 以及寄生电容等参数的方法。

4.1 NMOS 晶体管的 I-V 特性

4.1.1 创建 cellview 并画出电路图。

在打开的 Library Manager 窗口中首先选中上一章中建立的自己的库 mylib, 在标题栏依次点选: File→New→Cell View, 弹出如图 4.1 所示的窗口, 其中 Library Name 已经选择 mylib 库, Cell Name 中键入对 NMOS 仿真电路的名字, 比如 test_NMOS。因为我们所画的为电路图, 因此 View Name 一栏为 schematic, Tool 一栏为 Composer-Schematic, 后面我们将看到如果是创建符号或版图, 则 View Name 一栏将变成 Symbol 或 Layout。




图 4.1 创建 NMOS 晶体管的仿真电路图

在已经创建好的空白电路图窗口中, 首先从 st02 库中调出 NMOS 晶体管, 有三种方法分别是: 从窗口左侧快捷按钮中点选 Instance; 从标题栏 Add 下拉菜单中选择第一项 Instance; 或者直接按快捷键 ‘i’。从 Library st02 中 browse, 在 cell 一栏选择 mn, 在 view 一栏选择 symbol。在调出的元件属性编辑窗口中编辑晶体管的宽长等参数。所需要的直流电压源和电源、地符号从 analogLib 库中选取。完成的电路图如图 4.2 所示。

这里需要注意的几点包括: 1) 栅极、源极和漏极所偏置的直流电压值用变量表示, 以便于通过变量扫描晶体管的特性; 2) 图 4.2 中的 vdd 符号仅代表一个全局变量, 需要用图中右侧的电压源对该 vdd 赋值; 3) 对于一般的 NMOS 晶体管, 其衬底也就是整个芯片的大衬底, 而整个芯片的 P 型衬底往往是接到地上的, 因此如果 NMOS 的源极不是接地, 就不应该将 NMOS 的衬底连接到其源端。




图 4.2 仿真 NMOS 晶体管特性的电路图

4.1.2、设置仿真参数

在电路图中如图 4.3 所示，通过 Tools→AnalogEnvironment 打开仿真窗口。




图 4.3 仿真 NMOS 晶体管特性的电路图

弹出的模拟仿真环境窗口（Analog Design Environment, ADE）如图 4.4 所示。该仿真环境需要对标题栏中的按钮从左到右依次设置。在 Session 中，如果之前已经存好的仿真状态，可以从 Load State 中载入，同时这次我们设置好的仿真环境推出前需要 Save State 以便下次仿真时直接调用。Setup 下拉菜单栏中，第一项 Simulator/Directory/Host 的弹

出窗口如图 4.5 所示, 可以选择仿真器: Spectre、Hspice、数模混合仿真器 AMS 或 spectreVerilog 等, 也可以选择仿真文件存放的目录路径。在 Setup 中最重要的是设置好模型库的路径, Model Library 的路径如下:

/data/jtxu/analog/05umpdk/05model/s05mixdtssa01v11.scs

但工艺角(section)填入 tt, 该模型文件加载中的注意事项参考 1.7 节。设置好的模型库文件如图 4.6 所示。




图 4.4 ADE 仿真窗口




图 4.5 Setup 菜单第一项弹出窗口




图 4.6 模型库文件设置

在 Analysis 一栏选择直流 dc 仿真,其设置窗口如图 4.8 所示。点选 Save DC Operating Point 选项以便分析 NMOS 晶体管的直流参数。在 Sweep Variable 一栏设置好要扫描的直流偏置电压量。在 ADE 标题栏 Variable 下拉菜单中选择 Copy From Cellview, 将我们在电路图中预先设好的变量 vg、vs 和 vd 调入仿真器中, 双击窗口左下角任一变量进入变量编辑窗口, 如图 4.7 所示, 为每一个变量赋上默认值, 别忘了点击下方按钮 Change, 否则对话框不接受所赋的值。接下来在标题栏 Outputs 一项的下拉菜单中分别点选 To Be Saved 和 To Be Plotted, 选择 NMOS 晶体管漏极的端口电路, 将其保存并在仿真后画出曲线。然后就可以在 Simulation 一栏中点选 Netlist and Run 开始仿真电路, 或者从右侧快捷按钮栏点击带绿灯的按钮。记住, 第一次仿真时选择 Netlist and Run, 此后如果电路图没有改变, 而仅是改变了参数变量的值, 那么不需要重新提取网表即 Netlist, 因此可以直接点击带黄灯的快捷按钮 Run。这也是为什么我们推荐电路设计仿真中将经常会改变的参数设成变量, 这样的话不用每改变一次参数就要重新提一次网表, 可以一定程度上节省时间。

仿真窗口 ADE 标题栏还有 Results 和 Tools 最后两项, Results 是用来观察仿真结果, 常用的如 Direct Plot 可以直接查看各个结点的直流、瞬态、交流电压电流信号波形, Print 可以打印出晶体管等元件的参数, Annotate 可以将元件的工作状态反标到电路图中, 这些都是观察电路工作状态的重要方法, 对加快电路的设计和调整起到非常大的作用。Tools 菜单栏下包含了电路仿真分析的重要工具, 如用于参数扫描仿真的 Parametric Analysis, 用于工艺角仿真的 Corner, 用于工艺变化、失配和鲁棒性仿真的 Monte Carlo 分析等。




图 4.7 变量编辑窗口




图 4.8 直流 dc 仿真的设置窗口

4.1.3、NMOS 晶体管的特性曲线

在 Parametric Analysis 窗口中, 设置扫描栅源电压, 点 Analysis→Start 开始扫描, 如果无错则会弹出输出窗口和波形 (MOS 管的 I-V 输出特性曲线), 如图 4.9 所示。





图 4.9 MOS 管的输特性曲线图

下面给出 CSMC 0.5 μm CMOS 工艺中 NMOS 晶体管的直流特性仿真结果, 分别给出了不同宽长比, 不同电压偏置条件下晶体管的 I-V 特性曲线, 以及设计中经常用到的阈值电压 V_{th} 和有效跨导参数 β_{eff} 的值。其中阈值电压 V_{th} 的值会随着不同沟道长度变化, 当然根据阈值电压的公式, 也会随着源极衬底电压 V_{SB} 的变大而变大。 β_{eff} 的表达式如下:

$$\beta_{eff} = \left(\frac{W}{L} \right) \mu_n C_{OX} \quad 4-1$$

有了 V_{th} 和 β_{eff} 的值, 我们就可以根据长沟道的平方率公式计算工作在饱和区的晶体管的设计参数 (宽长比和偏置电压值)。当然, 考虑到二级效应和短沟道效应, 采用长沟道模型计算出来的晶体管的设计参数与实际值会存在偏差, 随着沟道越来越小, 这种偏差会越来越大。但是理论计算依然是有用的, 因为它告诉了我们应该如何调整电路, 这种大方向还是正确的。对于特征尺寸更小的工艺, 我们可以采用类似查找表的方式, 通过参阅我们已经扫描出来的各种不同尺寸、不同偏置电压的晶体管的直流特性图表来确定晶体管的宽长比和直流工作点。

因此, 在面对一种新工艺时, 很有必要首先了解该工艺下晶体管的工作特性, 比较直观便捷的方法就是通过本章的介绍扫描晶体管的直流特性。

(1) $W/L=2\mu\text{m}/1\mu\text{m}$ NMOS 晶体管输出特性曲线 ($V_S=0$)图 4.10 $W/L=2\mu\text{m}/1\mu\text{m}$ NMOS 管的输出特性曲线表 4-1 $W/L=2\mu\text{m}/1\mu\text{m}$ NMOS 在 V_D , V_G , V_S 取不同值下的 V_{th} 与 β_{eff} 1 > $V_D=1\text{V}$

$V_G \backslash V_S$	0	0.5	1	1.5	2	2.5	3
0	857.319 236.947	857.319 236.947	857.339 234.716	857.564 223.930	857.954 218.899	858.426 210.763	858.889 202.606
0.5	1067.37 231.335	1067.37 231.335	1067.37 231.335	1067.37 231.156	1067.46 224.577	1067.68 216.601	1067.90 208.529
1	1237.48 227.026	1237.48 227.026	1237.48 227.026	1237.48 227.026	1237.48 227.023	1237.48 222.929	1237.48 215.013

2 > $V_D=2\text{V}$

$V_G \backslash V_S$	0	0.5	1	1.5	2	2.5	3
0	857.043 236.955	857.043 236.955	857.064 234.720	857.298 226.934	857.704 218.904	858.221 210.770	858.813 202.615
0.5	1067.05 231.345	1067.05 231.345	1067.05 231.345	1067.05 231.164	1067.16 224.583	1067.43 216.608	1067.80 208.542
1	1237.13 227.037	1237.13 227.037	1237.13 227.037	1237.13 227.037	1237.13 227.034	1237.16 222.936	1237.35 215.028
1.5	1382.84 223.567	1382.84 223.567	1382.84 223.567	1382.84 223.567	1382.84 223.567	1382.84 223.567	1382.85 221.675
2	1511.70 220.700	1511.70 220.700	1511.70 220.700	1511.70 220.700	1511.70 220.700	1511.70 220.700	1511.70 220.700

格内上面为 V_{th} , 下面为 β_{eff} , V_{th} 单位为 mV, β_{eff} 单位为 $\mu\text{F/V/S}$ (2) $W/L=5\mu\text{m}/0.5\mu\text{m}$ 输出特性曲线 ($V_S=0$)




图 4.11 $W/L=5\ \mu\text{m}/0.5\ \mu\text{m}$ NMOS 管的输出特性曲线

表 4-2 $W/L=5\ \mu\text{m}/0.5\ \mu\text{m}$ NMOS 在 V_D , V_G , V_S 取不同值下的 V_{th} 与 β_{eff}

$1 > V_D=1V$

$V_S \backslash V_G$	0	0.5	1	1.5	2	2.5	3
0	881.955 1368.23	881.955 1368.23	881.992 1357.11	882.386 1311.84	882.954 1264.49	883.577 1217.36	884.178 1169.71
0.5	1046.38 1343.76	1046.38 1343.76	1046.38 1343.76	1046.39 1342.04	1046.58 1302.47	1046.92 1255.92	1047.22 1208.78
1	1180.05 1325.33	1180.05 1325.33	1180.05 1325.33	1180.05 1325.33	1180.05 1325.18	1180.05 1296.32	1180.05 1250.13

$2 > V_D=2V$

$V_S \backslash V_G$	0	0.5	1	1.5	2	2.5	3
0	876.740 1369.16	876.740 1369.16	876.784 1357.59	877.194 1312.33	877.775 1265.40	878.430 1217.87	879.125 1170.24
0.5	1040.37 1344.84	1040.37 1344.84	1040.37 1344.84	1040.38 1342.86	1040.60 1303.03	1041.03 1256.52	1041.52 1209.44
1	1173.25 1326.55	1173.25 1326.55	1173.25 1326.55	1173.25 1326.55	1173.25 1326.35	1173.26 1296.98	1173.69 1250.91
1.5	1287.90 1312.03	1287.90 1312.03	1287.90 1312.03	1287.90 1312.03	1287.90 1312.03	1287.90 1312.02	1287.95 1292.86
2	1390.27 1300.18	1390.27 1300.18	1390.27 1300.18	1390.27 1300.18	1390.27 1300.18	1390.27 1300.18	1390.27 1300.18

格内上面为 V_{th} , 下面为 β_{eff} , V_{th} 单位为 mV, β_{eff} 单位为 $\mu\text{F/V/S}$

通过图 4.10、4.11 中的数据可知, 针对特定的电流预算, 晶体管的宽长比需要设置在什么范围, 晶体管工作于饱和区时其电压如何偏置才比较合适。

表 4-1 和 4-2 中的数据则提供了不同尺寸不同偏压下 V_{th} 和 β_{eff} 的值, 例如没有背栅效应时, NMOS 管的 V_{th} 约为 860mV, $\mu_n C_{ox}$ 的值约为 $130\ \mu\text{F/V/S}$ 。

4.2 PMOS 晶体管的 I-V 特性

4.2.1 PMOS 晶体管的测试电路图

测试 PMOS 晶体管的方法和前面的方法一致，电路图的 cell 名可以自己取。

各元件参数如图 4.12 所示，用到的元件符号为 analogLib 库中的 vdc、vdd、gnd 和 st02 库中的 mp。




图 4.12 仿真 PMOS 晶体管特性的电路图

4.2.2、设置仿真参数

如同前面的方法，打开仿真窗口，先设置好 model 路径，库文件与上面的相同，工艺角(section)填入 tt。然后添加变量 vd 和 vg。接着设置 DC 分析。其中 DC 分析是对 vd 进行扫描，扫描范围从 0 到 3V。vg 的初始值设为 0V。最后设置输出，这里我们要观察的是 MOS 管的漏电流，所以点击 MOS 管的漏极。设置好后的仿真窗口如图 4.13 所示。




图 4.13 PMOS 晶体管仿真窗口

在 Analog Design Environment 对话框中，点 tools→Parametric Analysis，弹出参变量分析窗口，我们以 v_g 作为参变量进行仿真，如图 4.14 所示。





图 4.14 参变量分析参数设置窗口

4.2.3、仿真并观察 PMOS 管的特性

下面直接给出 CSMC $0.5\ \mu\text{m}$ CMOS 工艺中 PMOS 晶体管的直流特性仿真结果，分别给出了不同宽长比，不同电压偏置条件下晶体管的 I-V 特性曲线，以及设计中经常用到的阈值电压 V_{th} 和有效跨导参数 β_{eff} 的值。

(1) $W/L=1.1\ \mu\text{m}/0.55\ \mu\text{m}$

输出特性曲线 ($V_s=0$)

图 4.15 $W/L=1.1 \mu\text{m} / 0.55 \mu\text{m}$ PMOS 管的输出特性曲线表 4-3 $W/L=1.1 \mu\text{m} / 0.55 \mu\text{m}$ PMOS 管在 V_D , V_G 取不同值下的 $|V_{th}|$ 与 β_{eff}

$V_D \backslash V_G$	0	0.5	1	1.5	2	2.5	3
0	968.040 47.8448	967.664 50.8463	967.313 54.3182	967.002 58.0657	966.756 63.1890	966.617 68.9035	966.605 70.7251
1	983.762 47.7549	983.410 50.7434	983.078 54.1990	982.783 58.2389	982.550 63.0228	982.420 68.6817	982.411 70.3021
2	999.385 47.6641	999.120 50.6403	998.831 54.0802	998.559 58.0998	998.342 62.8576	998.224 68.4558	998.217 69.8844
3	1014.61 447.5684	1014.51 50.5329	1014.40 53.9587	1014.28 57.9602	1014.13 62.6932	1014.03 68.2250	1014.02 69.4722

格内上面为 $|V_{th}|$ ，下面为 β_{eff} V_{th} 单位为 mV， β_{eff} 单位为 $\mu\text{F/V/S}$

(2) $W/L=2.2 \mu\text{m} / 1.1 \mu\text{m}$

输出特性曲线 ($V_S=0$)


图 4.16 $W/L=2.2 \mu\text{m} / 1.1 \mu\text{m}$ PMOS 管的输出特性曲线


表 4-4. $W/L=2.2\ \mu\text{m}/1.1\ \mu\text{m}$ PMOS 管在 V_D , V_G 取不同值下的 $|V_{th}|$ 与 β_{eff}

$V_D \backslash V_G$	0	0.5	1	1.5	2	2.5	3
0	1008.78 50.8169	1008.57 54.2314	1008.38 58.1641	1008.21 62.7427	1008.09 68.1406	1008.04 74.4762	1008.03 75.9283
1	1010.85 50.8031	1010.64 54.2157	1010.46 58.1461	1010.30 62.7218	1010.18 68.1159	1010.13 74.4420	1010.12 75.8668
2	1012.85 50.7882	1012.70 54.1997	1012.53 58.1281	1012.38 62.7009	1012.27 68.0913	1012.22 74.4076	1012.22 75.8054
3	1014.62 50.7697	1014.57 54.1803	1014.51 58.1079	1014.44 62.2829	1014.36 68.0666	1014.31 74.3732	1014.31 75.7441

格内上面为 $|V_{th}|$ ，下面为 β_{eff} V_{th} 单位为 mV， β_{eff} 单位为 $\mu\text{F/V/S}$

(3) $W/L=4.4\ \mu\text{m}/2.2\ \mu\text{m}$

输出特性曲线 ($V_S=0$)

图 4.17 $W/L=4.4\ \mu\text{m}/2.2\ \mu\text{m}$ PMOS 管的输出特性曲线表 4-5. $W/L=4.4\ \mu\text{m}/2.2\ \mu\text{m}$ PMOS 管在 V_D , V_G 取不同值下的 $|V_{th}|$ 与 β_{eff}

$V_D \backslash V_G$	0	0.5	1	1.5	2	2.5	3
0	996.286 53.6191	996.168 57.3009	996.066 61.5398	995.983 66.4726	995.923 72.2849	995.894 79.1620	995.893 80.8567
1	996.332 53.6185	996.217 57.3004	996.117 61.5392	996.036 66.4719	995.977 72.2842	995.948 79.1611	995.947 80.8550
2	996.340 53.6173	996.257 57.2997	996.167 61.5386	996.088 65.4173	996.030 73.2834	996.003 79.1602	996.001 80.8533
3	996.223 53.6138	996.195 57.2968	996.163 61.5367	996.126 66.4703	996.083 72.2827	996.056 79.1593	996.055 80.8516

格内上面为 $|V_{th}|$ ，下面为 β_{eff} V_{th} 单位为 mV， β_{eff} 单位为 $\mu\text{F/V/S}$

表 4-3 至 4-5 中的数据则提供了不同尺寸不同偏压下 V_{th} 和 β_{eff} 的值，例如没有背栅

效应时，PMOS 管的 V_{th} 约为 1V， $\mu_n C_{ox}$ 的值约为 $35 \mu F/V/S$ 。

4.3 MOS 晶体管参数观察

在 Analog Design Environment 窗口中，点击 Results→print→DC Operating Points。




图 4.18

会弹出一个空白窗口，再在电路图上选择你想要观察的器件，则就会在空白窗口中显示你所选器件的各种参数，下图是选择 MOS 管后的器件参数窗口。在此窗口中你就可以看到 MOS 管的各种参数。

Results Display Window				
Window	Expressions	Info		
				Help 9
signal	OP ("/M0" "??")	OP ("/M0" "??")	OP ("/M0" "??")	OP ("/M0" "??")
vgs	0	300m	600m	900m
ids	0	0	0	
lx1	0	0	0	
lx2	0	300m	600m	900m
lx3	0	0	0	
lx50	0	0	0	
lx4	0	0	0	
vds	0	0	0	
vgs	0	300m	600m	900m
vth	499.9m	499.9m	499.9m	499.9m
vbs	0	0	0	
vdsat	42.33m	42.75m	114m	250m
lv9	499.9m	499.9m	499.9m	499.9m
lv10	42.33m	42.75m	114m	250m
lv26	NaN	NaN	NaN	
gds	398.4p	1.993u	437.7u	
gm	0	0	0	
betaeff	4.565m	4.565m	4.528m	
gmbs	0	0	0	
cjs	1.845f	1.845f	1.845f	
cjd	1.845f	1.845f	1.845f	
lx12	-1.091f	-1.338f	-1.503f	
lx14	1.091f	1.769f	2.603f	
lx16	276.5m	215.1m	550m	

图 4.19

5、简单差动放大器实验

实验目的：学习简单差动放大器电路结构、工作原理和性能指标，对其进行直流 DC 扫描、交流 AC 分析和瞬态 Tran 分析，学习如何根据性能指标理论计算电路元件的参数，并在 cadence 设计环境中测量运放的增益、相位裕度、输入输出共模范围、共模增益、共模抑制比（CMRR）以及电源抑制比（PSRR）等性能指标。

设计指标：

增益	> 40dB
单位增益带宽	> 1MHz
相位裕度	> 70°
功耗	< 10 μ A
输出信号摆幅	最大+/-2V，单端+/-1V
负载电容	5pF (这里给出的负载电容，相对于所要求的增益、带宽和功耗来说偏大，目的是通过 5.5.3 节的分析，深入理解增益、带宽和功耗间的折衷关系)

5.1 启动 cadence

启动 cadence，在自己的 Library 中新建一个 cellview，命名为 amp。

5.2 电路图输入

按图 5.1 输入简单差动放大器电路图，其中的元件参数我们在下一步中进行计算，图中用到的晶体管都在 st02 库中调取。画电路图的时候请注意以下事项：

1. 电路图当然要画的规整、清晰，元件排布合理便于理解；
2. 电路名字的命名由小写字母加数字、下划线等，不要以数字开头，也不要加入奇怪的符号，或者名字太长了；
3. 加入适当的标注便于其他人理解电路，例如图 5.1 中虚线椭圆将差分对圈起来，并注明差分对的匹配是很重要的，这样的话，如果后端版图是另外的工程师来画，那么就可以很容易领会电路设计者的思想，提高版图设计的质量。加入图像和文字标注的方法是，在 Schematic Editing 窗口，点击 Add->Note->Note Text 在弹出的对话框中填入文字，选择文字大小、字体等；加入形状的方法为 Add->Note->Shape；此外，这些标注最好在电路定稿后加入，否则会对选择器件造成困扰；
4. PIN 脚的命名由大写字母组成，否则会在有些 PDK 下后期版图检查时遇到麻烦，因此要在一开始的电路设计中就养成好的设计习惯，避免不必要的返工带来的时间浪费；
5. 元件管脚间的连接也可以通过线网命名的方法，例如 M3 的衬底接地，如果用 wire 连接则显得杂乱，因此可以给衬底的连线上命名为 GND。线网命名的快捷键为 label 的开头字母；




图 5.1 简单差动放大器电路图

5.3 电路原理分析

图 5.1 中所示的一级单端输出差动放大器也叫简单的五管单元 (M1~M5)，是放大器的基础，也是我们学习模拟集成电路的入门级单元。

来自于电流基准的 IBIAS 通过由 M6 和 M1 组成的电流镜为放大器提供电流偏置，电流镜中 M6 和 M1 的宽长比比值不一定要设计成 1:1，为了减小功耗，其比值可以设置成图中的 1:10，因为只有 M1 中的电流对放大器的性能是息息相关的，而 M6 的电流仅仅是为了提供偏置。当然过大的电流镜宽长比比值也是不恰当的，因为这样会使电流比值偏离宽长比的比值。

工作于饱和区的 NMOS 晶体管 M1 作为五管单元的尾电流源，因此其输出阻抗 r_o 需要大才能更趋近于理想的电流源，降低因为尾电流源有限输出阻抗导致的共模增益，提高共模抑制比 CMRR，同时保证 C 点对于交流信号近似为虚地，使 M2 和 M3 组成的差动对更趋近于理想，抑制共模噪声的影响，如此等等，总之好处多多。因此，M1 的沟道长度 L 值往往设计的比较大。但是任何事情都是过犹不及，电流一定时过大的 L 值伴随着过大的 W 值，晶体管面积增大使 C 点处到地的寄生电容变大，减小了高频处尾电流源 M1 的输出阻抗，从而降低了高频处的共模抑制比 CMRR，其它诸如增益参数在高频处也会因之退化。

M2 和 M3 组成的差动对加上尾电流源 M1 就是标准的全差分输入级。M2 和 M3 将输

入的差动电压 V_{IP} 和 V_{IN} 转化为差分电流，提供一定的跨导，这一步的转化和放大器最重要的几个指标参量息息相关。首先，一个放大器的增益的通用表达式为 $A_v = G_m \cdot R_{out}$ ，其中 G_m 为等效跨导， R_{out} 为等效输出阻抗，增益大小和跨导息息相关；其次，晶体管的等效输入噪声电压的表达式为 $4kT\gamma/g_m$ ，大的跨导 g_m 可以有效减小晶体管以及后续电路等效到输入端的噪声电压，从而改善噪声性能；最后是线性度的问题，线性度其实是电路处理大信号的能力，放大器能够不失真地（或一定失真标准以内）放大的信号越大其线性度也越大。该跨导输入级的线性度几乎决定着整个放大器的线性度性能，因为负载级的有源电流镜的功能仅仅是把左侧支路的电流镜像到右侧，合成单路输出，设计合理一般不会带来多少非线性，因此根据输出到输出电压的表达式 $V_{out} = V_{in} \times g_m \times Z_{out}$ ，放大器的线性度主要由跨导级决定。在设计中，可以增大 M_2 和 M_3 的过驱动电压来提高线性度，添加源极负反馈电阻可以减小等效跨导对工艺参数的依赖从而提高线性度，电源电压高一点也有利于线性度的提高，其它的线性度提高技术包括非线性抵消补偿法、前馈法、反馈法等。

图 5.1 中 M_4 和 M_5 的作用既是构成有源电流镜负载，将左侧支路的电流镜像到右侧，合成单路输出。其中 A 点存在一个镜像极点，且 A 点到地的总电容因包含 C_{gs5} 相对较大，但是因为 M_5 的二极管连接方式，A 点看到的到地电阻约为 $g_{m5} // r_{o3}$ ，为低阻抗结点。B 点因为需要驱动负载电容，B 点到地的总电容较大，而且 B 点等效的阻抗为 $r_{o2} // r_{o4}$ ，为高阻结点，因此 B 点输出极点为该五管单元的主极点，A 点镜像极点为非主极点。

在学习模拟集成电路时我们知道，高增益的全差动放大器具有高输出阻抗特性，输出级的 NMOS 管和 PMOS 管存在稍许的电流失配，该失配电流都将流过输出阻抗使输出电压产生很大的偏移，因此高增益的全差动放大器需要共模反馈已经成为共识。那么我们这个五管单元也具有高输出阻抗的特点，是不是也需要共模反馈来稳定输出结点的共模电压呢？答案是不需要。因为该结构为单端输出，有源电流镜本身隐含了负反馈的功能，可以稳定输出点的共模电压。我们来详细分析一下。当输出结点电压发生变化，例如输出电压升高使 M_4 进入线性区减小了右侧支路的电流时，因为尾电流源的电流不变，左侧支路的电流就将增加，二极管连接的 M_5 电流增加必将拉低 A 点的电压，A 点电压拉低后 M_4 管的电流也将增加从而弥补之前变小的趋势，最终 B 点电压将稳定在一定范围内。

5.4 计算、设置元件参数

5.4.1 电流镜 M_1 、 M_6 管尺寸确定

首先从功耗入手，我们计算尾电流源 M_1 和电流偏置管 M_6 的尺寸。限定总电流小于 $10\mu A$ ，则我们设计输入的基准电流 I_{BIAS} 为 $1\mu A$ ，经过电流镜给放大器的尾电流源提供 $8\mu A$ 的电流。因此电流镜中 M_6 和 M_1 的宽长比的比值为 8。电流镜的镜像比不能太大也不能太小，太大则电流镜的镜像电流比将变得不准确，太小则因偏置电流所消耗的不必要的电流功耗变大。一般作为偏置电流的电流镜，其比值限定在 1~10 的范围比较合适。同时，作为电流源使用的晶体管，为了增大其输出阻抗 r_o ，沟道长度 L 一般选取的比较大，在本设计中我们选择 $10\mu m$ 。但这个长度也不能太大，因为同样的宽长比， L 过大意味着管子尺寸大，带来的寄生电容也将变大。我们知道，图 5.1 中 C 点处的寄生电容将降低高频时的

尾电流源输出阻抗，从而恶化了高频特性，降低了共模抑制比。此外，为了保证输出信号摆幅，尾电流源消耗的电压余度不易过大。为了保证输出信号有 $\pm 1V$ 的摆幅，在 $3V$ 电源电压条件下， $M1$ 、 $M2$ 和 $M4$ 消耗的电压总和为 $1V$ 。为了保证尾电流源能更好地工作在饱和区以趋近于理想的电流源，我们给尾电流源 $M1$ 分配 $0.4V$ 的 V_{ds} ，即 $M1$ 的过驱动电压最大为 $0.4V$ ，而 $M2$ 和 $M4$ 分别分配 $0.3V$ 的过驱动电压。有了电流、过驱动电压、 V_{th} 和 μnC_{ox} 的值，我们就可以计算 $M1$ 的宽长比，如5-1式所示。

$$I_{D,8\mu A} = \frac{1}{2}(\mu_n C_{ox})_{130\mu F/V/s} \frac{W}{L} (V_{OD,0.4V})^2 \quad 5-1$$

计算结果为 $(W/L)_{M1}=0.77$ ，我们取 0.8 ，则 **$M1$ 的宽 W 为 $8\mu m$** 。实现 $1:8$ 的电流镜像的 $M6$ 的沟长自然与 $M1$ 一致($10\mu m$)，才能实现比较好的镜像比，此时 $M6$ 的宽度 W 为 $1\mu m$ 。

5.4.2 $M2/M3$ 、 $M4/M5$ 尺寸确定

$M2$ 和 $M4$ 管通过式5-1，我们也可以计算出它们的宽长比。对于 $M2$ 来说，电流为尾电流的一半 $4\mu A$ ，过驱动电压为 $0.3V$ ， μnC_{ox} 的值约为 $130\mu F/V/s$ ，可得 $M2$ 的宽长比为 0.68 ，跨导值为 $g_m = 2I_D/V_{OD} = 2*4\mu A/0.3V = 26.7\mu S$ 。同理，对于 $M4$ 来说，电流为同样为 $4\mu A$ ，过驱动电压为 $0.3V$ ， μpC_{ox} 的值约为 $35\mu F/V/s$ ，可得 $M4$ 的宽长比为 2.54 。计算得到宽长比并不代表设计工作就完了，因为我们还需要确定其沟长 L 和栅宽 W 。 L 和什么有关呢？答案是和晶体管的特征输出阻抗 r_o 有关，进而和该放大器的增益相关。该放大器的增益表达式为：

$$A_v = -g_m(r_{o2} \parallel r_{o4}) \quad 5-2$$

为了达到 $40dB$ 即 100 倍的放大倍数 A_v ，输出阻抗 $(r_{o2} \parallel r_{o4})$ 的值需要等于 $100/26.7\mu S = 3.75M\Omega$ 。假设需要 r_{o2} 等于 $7M\Omega$ ，则 $\lambda = 1/(r_{o2}I_D) = 0.036$ 。**可惜的是，工艺文件中不会给出 λ 和 L 的对应关系，我们仅知道 λ 和 L 成反比，随着 L 的增大， λ 减小。**通过对不同尺寸晶体管仿真或者通过查看工艺文件中晶体管的特性图，我们可以得到大致的 L 和 λ 的关系。这里我们取 $L=5\mu m$ 作为初值。则 $M2$ 的栅宽为 $3.5\mu m$ ， $M4$ 的栅宽为 $12.7\mu m$ 。到此我们就把所有晶体管的尺寸计算出来了。

5.4.3 共模电压的确定

为使电路正常工作，输入共模电压的范围应为：

$$V_{GS2} + (V_{GS1} - V_{TH1}) \leq V_{in,CM} \leq V_{DD} - (V_{GS4} - V_{TH4}) \quad (15.1)$$

输出共模范围应为：

$$V_{OD1} + V_{OD2} \leq V_{out,CM} \leq V_{DD} - |V_{OD4}| \quad (15.2)$$

$M1$ 尾电流管的过驱动电压 $(V_{GS1} - V_{TH1})$ 为 $0.4V$ ，输入跨导管 $M2$ 的阈值电压约为 $1V$ （ $M2$ 的背栅效应使其阈值电压升高）过驱动电压预算为 $0.3V$ 。

输入跨导差分对 $M2/M3$ 的栅直流偏置电压设置为 $0.4+1+0.3=1.7V$ 。

5.4.4 极点分析及带宽的确定

接下来我们通过极点分析法，获得对该放大器带宽特性的深入认识。该电路存在两个极点，输出结点 B 因为阻抗比较大，且驱动 3pF 的负载电容 CL，因此其关联的极点为主极点，对应的镜像极点 A 因 M5 的二极管连接使 A 点位低阻结点（阻抗约为 $1/g_{m5}$ ），且该结点的总电容不会超过负载电容，因此 A 点贡献次主极点，且距离主极点较远。

从增益 40dB (100 倍) 和单位增益带宽要求 1MHz 可以计算出来，主极点的位置即 -3dB 带宽的位置在 10kHz。

相位裕度要求 70° ，在增益降为 1 的点（1MHz 处），第一个主极点（1MHz 处）已经贡献了自己的全部 90° 相移，次主极点贡献的相移应该在 20° 以内，才能保证 70° 的相位裕度。根据次主极点在 1MHz 处贡献 20° 相移这一条件，我们可以计算出来次主极点的位置，根据公式

$$\text{相移} = \arctan (1\text{MHz} / \omega_{p2}) = 20^\circ \quad 5-3$$

第二个极点频率约在 2.75MHz 处。该放大器的波特图如图 5.2 所示。

利用和结点相关联的极点的方法分别计算电路图中 B 点和 A 点的总电容和到地的总电阻。
主极点 B 点




图 5.2 放大器极点对幅频特性和相频特性的影响

上文中我们根据放大倍数、功耗、输出摆幅等要求确定了各个 MOS 管的宽长比 (W/L) 和过驱动电压，总结如下：

M1 宽长比	8 $\mu\text{m}/10\mu\text{m}$
M2、M3 宽长比	3.5 $\mu\text{m}/5\mu\text{m}$
M4、M5 宽长比	12.7 $\mu\text{m}/5\mu\text{m}$
M6 宽长比	1 $\mu\text{m}/10\mu\text{m}$
输入共模电压	1.7V

根据上面的值设置好元件的参数（选中元件后按 q 键调出如图 5.3 所示的元件属性设置框）于 Finger Width 栏输入栅宽参数，于 Lenth 栏输入沟长参数，最后点击 ok。




图 5.3 NMOS 属性编辑窗口

5.5 仿真

5.5.1 符号 symbol 的生成

在仿真之前需要先建立该放大器的符号，以便实现层次化的设计和仿真，也使电路图看起来更加规整。

在电路图窗口，点击标题栏上的 Design→Create Cell View→From Cell View，弹出建立符号的对话框如图 5.4 所示。直接点选 ok 进入符号生成选项窗口，根据自己对各个输入输出端口布局的要求调整端口在上下左右的位置，点选 ok 后进入符号编辑窗口，如图 5.5 所示。利用左侧快捷键或菜单栏 Add→Shape 修改默认产生的 symbol，务必使符号图形能够表征电路，且要美观。比如，放大器的符号一般为三角符号，这已经被大家公认。这里需要注意的是符号的大小，可以根据所占网格的数目确定。在一个大型的层次化设计中，要从一开始确定从底层到顶层电路符号大小的统一协调，使电路互联能够更加美观方便。




图 5.4 建立符号的对话框




图 5.5 符号编辑窗口

5.5.2 仿真环境的搭建

在仿真电路之前，需要对设计的电路加上输入激励信号源、直流偏置源和负载。对于该放大器其负载为 5pF 的电容。因为需要仿真放大器的直流 DC、瞬态 Tran 和交流 AC 特性，因此其输入激励应该包括 1.7V 的直流共模电压偏置、差分正弦小信号和差分交流信号。其中正弦信号的频率设置在 -3dB 带宽以内，例如 100Hz ，幅度不易过大以防放大器产生大的非线性，例如幅度设置为 $\pm 500\ \mu\text{V}$ ，放大 100 倍后，输出幅度也仅有 100mV 。差分交流小信号两边的幅值设置为 $\pm 500\ \text{mV}$ ，使总输入为 1V ，如此一来放大器输出的幅度即为放大器的交流小信号增益，这是为了计算方便。因为交流 AC 仿真是在直流工作点处的等效的线性放大，因此 AC 幅度的 1V 并不会使放大器饱和，而只会按照直流工作点处线性化的放大倍数对输入信号进行放大。直流偏置则包括电源电压、地和 $1\ \mu\text{A}$ 的偏置电流。

搭建好的仿真电路图如图 5.6 所示。其中 vdc、vsin 和 idc 均来源于 analogLib 库。两个 vsin 一个正接一个反接的原因是为了从接法上形成差分信号，而不用在参数设置中区分正负。

此外，为了方便地查看某些重要结点的信号波形，需要给结点命名，这样在仿真结果中就会显示结点名，而不是仿真器按照结点顺序自动给出的 net12 等名字。




图 5.6 仿真环境搭建

在图 5.6 中，为了调整电路的方便，我们推荐参数化的设计方法。其中重要的参数如电源电压 VDD、输入共模电压 VCM，偏置电流 IB 和负载电容 CL 都设为参数。


5.5.3 DC 分析，观察直流工作点


一切仿真都要从直流开始，直流工作点选取的是否合适直接关系着整个电路的性能。一般来说，只要直流工作点进行了正确地估算和设置，电路基本上就可以相对正常地工作，其表现的性能离预期值也就不远了。

介绍直流仿真的设置和各部分的功能。

从 0 到 3V 扫描 VCM，得到图，，图 5.1 中 A 点和 B 点的电压一样，为图中上面的那条线，C 点的电压为图中下面的线。输入共模电压选择在 1.7V，而不是斜率更大的 0.7V。如果将输入共模电压设置在 0.7V，仿真得到的小信号增益确实会更大，但是此时尾电流源的晶体管将进入深线性区。从图中可以看到，VCM 大于 1.5V 以后输出共模电压基本维持不变，这是单端输出的差动结构决定的。刚开始的时候情况如何，随着 VCM 的增大 C 点电压逐渐增大，之后尾电流源进入饱和区，电流恒定，输入管的直流电流也将恒定，意味着其 VGS 恒定，因此 C 点的电压将跟随输入共模 VCM 而变化。

如果尾电流确定，M1 的宽长比确定，怎么通过 DC 仿真确定最优的输入共模电压呢？





5.5.4 AC 分析，观察增益和相位裕度

在仿真电路图的菜单栏依次选择 Tools→Analog Environment，弹出 ADE 仿真窗口，点击 Setup→Model Libraries 在弹出的对话框中设好 Model Library。在 Section(opt.)中填入 tt，点 Add，再点 ok 退出。因为该放大器核心电路中没有用到电阻和电容，因此仅添加普通晶体管的模型文件即可。

接下来从 Analysis 菜单栏中选择 AC 分析，设置交流分析参数，频率范围从 1 到 100M，单位为 Hz，Sweep Type 选择对数坐标 Logarithmic，10 倍频的仿真点数设为 50 即可，点 ok 保存，如图 5.7 所示。

在菜单栏 Variable 一项里面将我们仿真电路中设置的参数变量复制过来，并编辑变量的值。在菜单栏 Output 一项里选择输出结点保存并绘制仿真结果曲线。设置好的 ADE 仿真界面如图 5.8 所示。




图 5.7 AC 仿真参数设置




图 5.8 ADE 模拟仿真界面

点击  观察输出波形，如图 5.9 所示，放大倍数为 135 倍，满足设计要求。




图 5.9 AC 仿真结果

依次点击波形显示窗的 Tools→Calculator，弹出如图 5.10 所示窗口，在 Calculator 的函数列表窗里选择 PhaseMargin，然后点击  就可以得到相位裕度，这里是 89.4 度。说明该放大器在反馈系统中使用不会引起振荡。




图 5.10 相位裕度仿真结果

为了更加准确直观地显示该放大器的 AC 特性，我们需要画出其幅频特性和相频特性图。在 ADE 仿真主界面，Results→Direct Plot→AC dB20 (AC phase)，点选输出结点，按键盘上的 Esc 键即弹出放大器用 dB 表示的幅频特性图(相频特性图)。注意，在描绘 ACphase 时，要把 ADE 仿真主界面右下角 Plotting Mode 选为 Append，才能在同一张图上同时显示出由幅频和相频组成的波特图，如图 5.11 所示。




图 5.11 幅频和相频特性仿真结果

图 5.11 的仿真结果告诉我们，该放大器的小信号低频增益为 42.6dB，-3dB 带宽为 4.7kHz，单位增益带宽为 0.63MHz，相位裕度为 $180-90.6=89.4$ 度。相位裕度接近 90° 说明，镜像极点引入的第二个极点位置非常远，可计算得到第二个极点频率在 60MHz 处，从而在单位增益带宽频率处引入的相移仅为 0.6° ，该放大器可近似为单极点系统。然而，单位增益带宽比设计要求小了 37%。如何改善带宽以达到设计指标的要求？根本的措施就是提高主极点的频率。要提高主极点的频率只有两个途径：减小输出结点的总电容或者减小输出结点的输出阻抗，而且减小的程度均要达到 37% 以上。在总电流一定的情况下，再加上输入跨导管 M2 的过驱动电压确定，该放大器的等效跨导就确定了。在跨导确定的情况下降低输出阻抗，势必会带来增益的下降。而输出结点的总电容几乎由 5pF 的负载电容决定，减小 M2 和 M4 的尺寸对该结点的总电容（寄生电容+负载电容）改观不大。综上所述，要改善带宽满足设计指标，需要减小 M2 和 M4 的沟长 L 以减小它们的输出阻抗，但输出阻抗降低 37% 会引起增益降低到要求的 100 倍以下，因此需要同步增大跨导 gm。增大跨导的方法要么增大电流，用功耗换跨导从而增大带宽提高速度；要么减小 M2 管的过驱动电压，但这又会增大 M2 管的尺寸进而影响带宽。因此，如何对功耗、增益、带宽和摆幅等性能指标进行折衷设计，在该放大器中变得尤为显著。这也是为什么在本章刚开始指标提出部分，将负载电容设置到 5pF 的原因，偏大的负载电容使这些折衷变得困难，在某些设计中甚至无法满足所有指标。

此时，如果通过减小输出阻抗，以降低增益为代价换取带宽的拓展是否可行？因为输出阻抗降低了，输出结点的主极点频率将增大，但是否意味着单位增益带宽也会增大呢？我们做一个实验，将 M2/M3 和 M4/M5 的沟长 L 改为 $3\mu\text{m}$ ，同时保持宽长比的值，目的是为了降低输出阻抗，同时减小作为主极点输出结点的寄生电容，从而增大主极点的频率。仿真结果如图 5.12 所示。




图 5.11 通过减小输出阻抗的方法拓展带宽的仿真结果

从上图和图 5.11 的比较中可以看出,通过减小输出阻抗的方法,仅能够拓展-3dB 带宽,但单位增益带宽还是没有变化。这和我们的理论是相吻合的,单位增益带宽的表达式如下:

$$GBW = A_0 \cdot \omega_p = g_m R_{out} \cdot \frac{1}{R_{out} C_{out}} = \frac{g_m}{C_{out}} \quad 5-4$$

对于近似单极点系统,单位增益带宽 GBW 等于低频增益和-3dB 带宽(即主极点频率 ω_p)的乘积。输出阻抗 R_{out} 既影响低频增益,又影响主极点频率,因此 GBW 最终不随 R_{out} 的变化而变化。要提高 GBW,只能通过增大 g_m 或者减小 C_{out} 。因为 C_{out} 的大小基本上被 5pF 的负载电容 C_L 决定,仅通过减小晶体管尺寸来减小 C_{out} 的作用将是非常有限的。增大 g_m 需要增大功耗,在本设计中我们限定的电流 10 μ A 已经基本没有多少裕度,要么就是要增大输入管的尺寸。我们将输入管的宽长比增加到 5 μ m/3 μ m,重新仿真,结果如图 5.12 所示,此时的低频增益和单位增益带宽都满足了我们的设计要求。




图 5.12 增大输入管尺寸的方法拓展带宽的仿真结果

5.5.5 共模增益, 共模抑制比 (CMRR)

差动放大器的一个重要特性就是其对共模扰动影响的抑制能力。如果全差动放大器共左右完全对称,并且尾电流源是理想的,那么共模增益为 0,即放大器不会对共模响应。但实际中由于尾电流源的非理想以及电路中存在的失配,输入端共模电压的变化将出现在输出,共模抑制比 (CMRR) 越大对共模扰动的抑制能力越强。

仿真放大器的共模抑制比,可以在输入端加入同相的 AC 小信号,将图 5.6 中的反相

差模小信号源翻转即可变成共模小信号输入，仿真后观察输出结点的 AC 幅频波形图，如图 5.13 所示。




图 5.13 共模增益的仿真结果

从图 5.13 我们可以看到，输出信号也会因为输入共模变化而变化，只不过增益小于 1，共模的扰动被抑制后表现在输入，共模增益越小代表着共模抑制性能越好。为了合理地比较各种差动电路，必须用所需要的差动增益与不希望的共模增益的比值来衡量对共模扰动的抑制能力。定义“共模抑制比”（CMRR）如下：

$$\text{CMRR} = \left| \frac{A_{DM}}{A_{CM}} \right| \quad (15.3)$$

本实验中，低频时共模增益 A_{CM} 大约为 -50dB，差模增益 A_{DM} 大约为 42.7dB，因此 CMRR 大约为 92.7dB。

5.5.6 电源抑制比（PSRR）

因为在实际中电源含有噪声，为了有效抑制电源噪声对输出信号的影响，要了解电源上的噪声是如何体现在运算放大器的输出端的。把从运算放大器输入到输出的增益除以电源到输出的增益定义为电源抑制比（PSRR）。

把仿真平台中的差模 AC 输入信号幅值设置为 0，将电源电压中的 AC 幅值设置为 1，重新仿真，查看输出结点的波形，如图 5.14 所示。




图 5.14 电源抑制的仿真结果

我们可以看到在低频时从 V_{DD} 到 V_{OUT} 的增益接近 1。在低频时，由于电源到输出的增益为 1，所以 PSRR 近似为差动放大器的低频差模增益，低频时电源抑制比（PSRR）的为：

$$PSRR \approx g_{mN}(r_{op} || r_{oN}) \quad (15.4)$$

仿真结果证实了这一点。

5.6 版图设计

5.6.1 模拟版图设计要点

匹配是模拟电路的版图中需要注意的事项。我们知道，半导体制造工艺存在偏差，如两个器件的尺寸分别为 W 和 $2W$ ，而在最终制造的时候则为 $W\text{-delta}$ 和 $2W\text{-delta}$ ，造成了器件失配。为此，应将两个需要匹配的器件画成某个最小单元的倍数，这样， W 和 $2W$ 即便存在偏差，变成了 $W\text{-delta}$ 和 $2 * (W\text{-delta})$ ，但依然是成比例的。此外，为了实现两个器件之间更好的匹配，我们一般会引入 dummy 器件和共质心结构。

如下图的一个 MOS 器件，在进行源漏区的注入时，因注入工艺会采取一定角度进行，M2 的源漏区的注入均有多晶硅作为阻挡，会导致其与源漏区没有多晶硅阻挡的器件存在源漏区注入的偏差。为了解决这个问题，我们最好在器件的左右两边各加上一个 dummy 器件。这样，可以降低 M1、M2 和 M3 三个器件因周围环境不同导致的不匹配。




图 5.15 周围环境差异带来器件失配

另外，由于半导体制造工艺中存在各种梯度问题，如氧化层厚度梯度、应力梯度和热梯度等，某个方向上依次排列的器件特性并不完全相同，而是逐渐增加或逐渐减小。当我们在画差分对的版图时，即便加了 dummy 器件，两个管子依然存在较大差异。我们一般采用共质心结构来降低梯度引起的适配，如图 5.15 (a) 所示。假设从左往右的方向上，某个参数逐渐减小，虽然器件 A 和器件 B 有差异，但是两个器件 A 的平均值和两个器件 B 的平均值是基本一致的。需要精确匹配的器件可以考虑二维阵列结构，如图 5.15(b)所示。





图 5.15 (a) 叉指状 MOS 晶体管



(b)交叉耦合 MOS 晶体管

这里我们给出共质心器件的匹配规则：

一致性：匹配器件的质心位置至少应该近似一致。理想情况下，质心应完全重合。

对称性：匹配器件应该同时相对于 X 轴和 Y 轴对称。理想情况下，应该是阵列中各单元的相互对称，而不是单元自身具有对称性。

分散性：器件应具有最大程度的分散性。即，每个器件的各个组成部分应尽可能均匀的分布在阵列中。

紧凑性：匹配布局应尽可能紧凑。理想情况下，应接近于正方形。

方向性：每个匹配器件中应包含等量的朝向相同的小单元。

同时我们也给出器件的匹配规则：

1) MOS 的匹配规则

采用相同的叉指图形。不同宽度和长度的晶体管很难匹配。

采用大面积的器件。匹配与器件面积成反比。

电压匹配采用小的过驱动电压。

电流匹配采用大的过驱动电压。

用薄氧化层器件代替厚氧化层器件。因前者匹配特性由于后者。

器件方向一致。

器件距离应尽可能近，版图尽可能紧凑。

采用共质心版图结构。

避免使用极短和极窄的管子。

在阵列末端加上 dummy。

把器件放置在低应力梯度区域。

需匹配的器件远离功率器件。

沟道区域不要放置接触空，且不要走金属布线。

多叉指的栅用金属连接，而不是用多晶硅连接。

2) 电阻匹配规则

采用同一种材料。

采用相同宽度。

电阻值足够大。

匹配电阻足够宽。

尽量使用相同的电阻图形。

沿同一方向摆放，并尽可能靠近。

电阻阵列采用叉指结构。阵列宽长比不大于 3: 1，每个电阻段的长度至少是其宽度的 5 倍。

电阻阵列两端加入 dummy。

电阻放在低应力区域并远离功率器件。

优先采用多晶硅电阻而非扩散电阻。

匹配电阻区域不要走不相关的金属线。如不得不走线，则需加入屏蔽。

避免匹配电阻功耗过大。对于精确匹配电阻，应避免功耗大于 $1\sim 2\mu\text{W}/\mu\text{m}^2$ 。

CMOS 工艺中的闩锁问题是造成电路失效中的一大难题。我们可以在版图中加入保护环 (Guard ring) 来降低闩锁效应出现的概率。PMOS 需要收集空穴保护环，NMOS 需要收集电子保护环。保护环除了减少闩锁外也可以隔离噪声，在模拟电路版图中应用较多。但是需要注意，保护环不可以走电流。

金属连线的电流也是需要关注的事项。金属电流密度不可以超过工艺中的最大值，大电流也会在寄生电阻上产生更大的压降。

5.6.2 版图相关设置




图 5.16 设置 Assura 的 lib 文件的位置




图 5.17 Assura 进行 DRC 检查的设置界面




图 5.18 Assura 进行 LVS 检查的设置界面




图 5.19 进行 RCX 寄生参数提取脚本文件和输出设置界面
注意抽取类型为 RC，refnode 设为自己电路中的地信号。

5.6.3 保护环的画法

一般我们可以通过快捷键来生成保护环的版图。因为这次实验所用的 PDK 并没有设置画保护环的快捷键 Ctrl+g，所以我们主要介绍用 create Multipart Path 来生成保护环版图的方法。首先在 LSW 窗口中选择 TO 层，菜单栏选择“Create ->Multipart Path”，敲击“F3”，在弹出的对话框中做如图 5.20 的设置后（注意选择 Choppable，这样就可以用 Chop 快捷键对保护环进行切割操作），点击“Subpart”。





图 5.20 进行 Multipart Path 的设置

选择“Enclosure Subpath”，做 A1 和 SP 的设置，并点击“Add”，如图 5.21 所示。



a) A1

b) SP

图 5.21 Enclosure Subpath 的设置

选择“Subrectangle”，做 W1 层的设置，并点击“Add”，如图 5.22 所示，加入多排孔时，需要改变 Separation 的值，分别选择+1 和-1，则能实现三排孔的设置。




图 5.22 Subrectangle 的设置

设置完点击“OK”，并点击“Save Template”，如图 5.23 所示对配置进行保存，可在 Template List 中选择需要保存的项。下次重新开启 icfb 后，可以直接 load 所保存的配置。



图 5.22 Multipart Path 设置的保存

配置后就可以生成保护环了，结合 Stretch 快捷键“s”和 Chop 快捷键“Shif+c”，我们可以很方便的 对保护环进行操作。图 5.23 是一个 p+保护环的版图，n+保护环的版图画法同理，但是注意需要加上 Nwell 层。




图 5.23 p+保护环的版图

6、带隙基准设计

实验目的：理解带隙基准电路的工作原理，熟悉工艺角仿真的方法。

6.1 带隙基准介绍

电压基准和电流基准在模拟电路中被广泛地应用，其是否正常工作以及工作性能直接决定着整个芯片的成败。这些基准是直流量，它与电源（Voltage）和工艺（Process）参数的关系很小，但与温度（Temperature）的关系是确定的。产生基准的目的是建立一个与电源和工艺无关，具有确定温度特性的直流电压或电流，即这些基准量要么不随温度的变化而变化，要么随温度成正比例或反比例变化。要实现基准电压源所需解决的主要问题是如何提高其温度抑制与电源抑制，即如何实现与温度有确定关系且与电源基本无关的结构。由于在现实中半导体几乎没有与温度无关的参数，因此只有找到一些具有正温度系数和负温度系数的参数，通过合适的组合，可以得到与温度无关的量，且这些参数与电源无关。

负温度系数电压：双极性晶体管的基极-发射极电压，或者更一般的说，p-n 结二极管的正向电压，具有负的温度系数。

正温度系数电压：如果两个双极晶体管工作在不相等的电流密度下，那么它们的基极-发射极电压的差值与绝对温度成正比，且正温度系数与温度或集电极电流的特性无关。利用上面得到的正、负温度系数的电压，通过合适的组合，我们就可以设计出一个零温度系数的基准。由于这个基准电压与硅的带隙电压差不多，因而称为带隙基准。

6.2 带隙基准的基本原理

6.2.1 负温度系数电压 V_{BE}

三极管基极发射极电压的表达式如下所示：

$$V_{BE} = V_g - V_T \ln \left(\frac{C_{TE} A_e T_0^\gamma}{I_{C0} \omega_b N_{Db}} \right) - (\gamma - \alpha) V_T \ln \left(\frac{T}{T_0} \right) \quad 6-1$$

其中， V_g 是硅的带隙势垒， $V_T = kT/q$ ， T 是绝对温度， T_0 是参考温度，单位为 K， C_{TE} 是与温度不相关的常数， A_e 是发射极面积， ω_b 是基区宽度， N_{Db} 是基区掺杂浓度， $\bar{\mu}_{pb}$ 是基区少数载流子平均迁移率， $\gamma = 4-m$ ， α 是温度指数。

当 $T=T_0$ 时， $V_{BE0} = V_{g0} - \frac{kT_0}{q} \ln \left(\frac{C_{TE} A_e T_0^\gamma}{I_{C0} \omega_b N_{Db}} \right)$ ，其中 V_{g0} 是硅在温度 T_0 时的带隙势垒。

为了简化分析，假设 V_g 不随温度变化，且 $V_g = V_{g0}$ ，将 V_{BE0} 的表达式代入式 6-1 就可

以得到:

$$V_{BE} = V_{g0} + T \frac{V_{BE0} - V_{g0}}{T_0} + (\alpha - \gamma) V_T \ln \left(\frac{T}{T_0} \right) \quad 6-2$$

等式两边对温度求导:

$$\frac{\partial V_{BE}}{\partial T} = \frac{V_{BE0} - V_{g0}}{T_0} + (\alpha - \gamma) \frac{k}{q} \ln \left(\frac{T}{T_0} \right) + (\alpha - \gamma) \frac{k}{q}$$

$$\left. \frac{\partial V_{BE}}{\partial T} \right|_{T=T_0} = \frac{V_{BE0} - V_{g0}}{T_0} + (\alpha - \gamma) \frac{k}{q} \quad 6-3$$

可见, V_{BE} 的温度系数本身与温度有关, 如果正温度系数的量表现出一个固定的温度系数, 那么在恒定电压基准的产生电路中就会产生误差。因此, 只有在一阶近似的情况下, 基准的温度系数才可以认为是很小的。

6.2.2 正温度系数电压 ΔV_{BE}

早在 1964 年人们就认识到, 如果两个双极晶体管在不相等的电流密度下工作, 那么它们的基极-发射极电压的差值就与绝对温度成正比。




图 6.1 与绝对温度成正比的电压的产生

如图 6.1 所示, 如果两个同样的晶体管 ($I_{S1}=I_{S2}$) 偏置的集电极电流分别为 nI_0 和 I_0 , 忽略它们的基极电流, 则有:

$$\Delta V_{BE} = V_{BE1} - V_{BE2} = V_T \ln \frac{nI_0}{I_{S1}} - V_T \ln \frac{I_0}{I_{S2}} = V_T \ln n \quad 6-4$$

因此, V_{BE} 的差值与绝对温度成正比。

6.2.3 带隙基准

由室温下温度系数为 $-1.5\text{mV}/^\circ\text{C}$ 的pn结二极管产生电压 V_{BE} ；同时也产生一个热电压 V_T ($T=KT/q$)，它与绝对温度成正比 (PTAT)，它在室温下的温度系数为 $+0.087\text{mV}/^\circ\text{C}$ 。如果电压 V_T 乘以常量K加上电压 V_{BE} ，则输出电压为：

$$V_{REF} = V_{BE} + KV_T \quad 6-5$$

式 7-5 对温度求导，用 V_{BE} 和 V_T 的温度系数求出理想的不依赖于温度的K值。

$$\frac{\partial V_{BE}}{\partial T} = -1.5\text{mV}/^\circ\text{C} \quad \frac{\partial V_T}{\partial T} \approx +0.087\text{mV}/^\circ\text{C} \quad 6-6$$

则 $K=17.2$ ，在理论实现零温度系数，此时

$$V_{REF} \approx V_{BE} + 17.2V_T \approx 1.25V \quad 6-7$$

由于该电压等于硅的带隙电压（外推到绝对温度），所以这类基准电路也叫“带隙”基准电路。

（注：以上原理简述与实际计算时所用参数由于所用工艺不同，稍有偏差，下文计算过程中具体结果以在实际生产参数的前提下的计算为准）

6.3 带隙基准的设计

6.3.1 带隙基准的电路结构

带隙基准的电路原理图如图 6.2 所示。其中 M1, M2, M3, M4, M5, M7 和 M10 组成启动电路；M9 为放大器提供电流；M15 为二级放大器负载；M17 给形成基准的电路供电；M12, M14, M19, M21 组成一级放大器；B4, B5, R1, R2, R4 产生基准电压；R6, R5 进行分压以产生输出；B3 为反馈三极管。

带隙基准的电路原理简述如下：

1. 启动电路

其中 M1, M2, M3, M4, M5, M7 和 M10 组成启动电路。电路由初态开始启动时，M1 导通，若这一路没有电流，二极管接法的 M2 的漏端和栅端被拉高，则 M2 导通，从而该支路一定有电流流过。又 M2 和 M4 组成电流镜，M4 和 M3/M7 组成的这一路也将有电流流过。此时假设 M7 尚未工作，则 M4 路的电流由 M3 提供，又 M3, M5 组成电流镜，故 M5 路也有电流。即电流会流过 M8，而 M8, M6 是镜像关系，故 M6, M11 路也会有电流。而 M11 的电流会被 M7, M9, M13, M15, M17 拷贝。M10 的主要作用是再启动过程中当 M8 的漏端 V3 结点被 M5 充电到一定电平后，M10 导通，给电容 C1 充电，从而使输出结点 Vout 的电位拉高，可以保证输出支路 M17/R5/R6 和由 B4/B5 和 R1/R2/R4 组成的带隙基准主支路能够正常工作。

2. 启动电路关断

当电路正常工作时，M10 的源端电压升高至约为 1.3V，而 M10 的栅端电位被 M13, M8，

B2 一路钳制，无法满足 M10 导通条件，因此 M10 截止。

当 M7 被 M11 正常偏置后，M4 一路的电流由 M3，M7 共同提供。先假设电流还是由 M3 提供，若要让 M7 截止，则 M7 的漏端电压必须升高，相应的 M3 的栅端电压也将升高，从而使得 M3 迅速被关断，则 M4 一路的电流还是由 M7 提供。综上得在电路正常工作以后 M3，M10 会被关断。

从以上分析中可知，从功耗的角度考虑，因为该电路正常工作后 M1、M2、M4、M7 还将有电流流过，所以这些支路的电流在设计时尽量预算的少，只要保证在要求的时间内电路正常工作即可。




图 6.2 带隙基准的电路原理图

3. 带隙基准主电路

B4/B5 和 R1/R2/R4 组成的带隙基准主支路，B5 的发射极 V_x 结点的电压为 V_{BE} ，具有负温度系数，对应结点 V_y 的电压为 $V_{BE} + V_{R4}$ ，因此如果能够保证 $V_x = V_y$ ，那么 $V_{R4} = \Delta V_{BE}$ ，该电压即具有正温度系数。从而 $V_{out} = V_{BE} + \frac{\Delta V_{BE}}{R_4} (R_2 + R_4)$ ，如果选取合适的 R2 和 R4，那么输出电压 V_{out} 将不随温度的变化而变化，从而得到基准电压。

4. 两级运放电路

M9、M19、M21、M12、M14 组成单端输出的典型的五管单元，详见第五章。M15、M16 为该两级运放的第二级。R3 和 C2 为密勒补偿电阻和电容。该两级运放的输入端接 V_x 和 V_y 结

点，如果其开环增益足够高，就可以保证 $V_x=V_y$ 。该两级运放的输出端接 B3 的基极构成电流反馈，通过 B3 的电流调节输出结点的电压，构成一个完整的电压电流反馈环路。

6.3.2 带隙基准的设计指标

表 6-1 设计指标：

性能参数	测试条件	参数指标
工作电压范围		2.5~5.5V
静态电流	VDD=3.6V, Temp=27℃	<20 μ A
输出基准电压	VDD=3.6V, Temp=27℃	0.6V $\pm$ 0.5%以内
线路调整率	VDD=2.5~5.5V, Temp=27℃	<0.01%
PSRR (50Hz)	VDD=3.6V, Temp=27℃	>85dB
PSRR (1KHz)	VDD=3.6V, Temp=27℃	>75dB
温度特性	VDD=3.6V, Temp=-40~125℃	<15ppm/℃

注：上述 PSRR 是指从电源端到基准输出端增益的倒数。

6.3.3 带隙基准的参数估算

整个估算过程均忽略沟道长度调制效应，这部分可以根据仿真结果进行微调。另外，为了得到对应工艺下的管子参数，我们建立了如下的原理图进行仿真：

针对 NMOS 与 PMOS，我们分析了典型宽长比下，不同 V_D ， V_G ， V_S 下的阈值电压 V_{TH} 与系

数 $\beta = \mu_n C_{ox} \frac{W}{L}$ 。详细结果见第 4 章。设计时，根据条件（沟道长度与各点的电压）选择近似

的参数。

具体设计过程如下：

1) 首先分配各个元器件的电流。

综合面积与精度考虑，我们选 qvp10。而对于具体工艺下基极、集电极短接的三极管，一些参数无法得到。因而，我们构建了对应工艺库下的三极管的仿真电路图，得

到对应状态下的 $I_E - V_E$ 曲线。原理图为：




图 6.3 三极管 qvp10 的电压电流扫描的电路原理图

处于线性放大区的三极管的输出电流随 V_E 变化明显，最终我们根据仿真结果，由总电流不能超过20uA，得到唯一比较理想的静态工作点： $V_E=630\text{mV}$ 时， $I_E=1.92\text{uA}$ 。

由于放大器高增益的钳制，使得 $V_x=V_y$ ，因而流过R1，R2的电流相等，分配R1，R2流过的电流均为1.92uA。

同理，对于PTAT电流源基准，我们同样分配给B2三极管1.92uA， $V_E=630\text{mV}$ 。由电流镜的拷贝，流过B1的电流同样为1.92uA。为方便设计，我们取各路电流均以1.92uA为基准，因而我们分配差动尾电流为3.84uA，共模时每一路都各流过1.92uA的电流。对于第二级电流源负载的CS放大器，同样分配1.92uA的电流。

对于常开部分的启动电路，为降低功耗，尽量减小电流值，我们设为0.96uA。

正常启动之后，M10没有电流，允许在启动瞬间的大电流，不影响电流平均值。

剩下的三极管B3，也需要仿真确定静态参数。估算 V_{out} 在1.3V左右，因而B3的基极电压将被钳制在0.8V左右，此时B3的电流是nA级的。在估算中可以忽略，仿真后可以对M17管的尺寸进行微调。

至此：M2分配0.96uA； M4分配0.96uA； M9分配3.84uA；

M11分配1.92uA； M13分配1.92uA； M15分配1.92uA；

R1分配1.92uA； R2分配1.92uA

剩余的电流余量为： $\Delta I = 20\text{uA} - 8 \times 1.92\text{uA} = 4.64\text{uA}$

留下一定的电流余量，我们分配流过R6的电流为0.2uA，这样整体的电流分配结束，R5分配0.2uA，M17分配 $I_{R1} + I_{R2} + I_{R5} + I_{B3} \approx 4.04\text{uA}$ 。最终还有4.44uA的电流余量。

2) 对PTAT电流源与启动电路部分进行设计：

由带隙理论可得，R两端的电压等于 $V_T \ln(m)$ ， m 为B1并联的三极管数目，这里取为8。由欧姆定律：

$$\frac{V_T \ln(8)}{R} = 1.92 \mu A, \text{ 其中 } V_T = \frac{K_B T}{q} = 25.9 mV, T = 300 K$$

解得: $R = 28050.8 \Omega$

M11, M13 尺寸的设计:

$$\text{利用饱和区电流公式: } I = \frac{1}{2} \mu_p C_{ox} \left(\frac{W}{L} \right)_p (V_{GS} - V_{TH})^2 = \frac{1}{2} \beta V_{od}^2;$$

由于电流源部分, L 在适中时应尽量偏大, 这里取为 4um。为保证正常工作下, 启动管 M10 截止, V3 不能太大。所以 M11、M13 的 $|V_{od}| = |V_{GS} - V_{TH}|$ 应该尽可能大, 使得 $V_G = V3$

稍微降低, 这里取为 $|V_{od}| = 0.6V$ 。采用 $\left(\frac{W}{L} \right)_p = \frac{4}{2}$ 的参数, $V_{TH} = -0.996V$,

$$\beta = 72.2834 \mu S, \text{ 对应 } \mu_p C_{ox} = \frac{\beta}{\left(\frac{W}{L} \right)_p} = \frac{72.2834}{4/2} \mu S \text{ 带入电流公式解得:}$$

$$\left(\frac{W}{L} \right)_p = \frac{2I}{\mu_p C_{ox} V_{od}^2} = 0.295$$

$L = 4 \mu m$, $W = 1.18 \mu m$, 满足 0.5 微米工艺的最小尺寸要求。另外, 当 $|V_{od}| = 0.6V$ 时,

$V3 = VDD - |V_{od}| - |V_{TH}| = 2.004V$; $V_{out} \approx 1.3V$ (具体计算见后), 考虑 M10 的体效应, $V_{TH} \approx 1.1V$,

因而正常工作时, $V_{GS10} < V_{TH}$, M10 处于截止。

M6, M8 的尺寸设计:

由电流分配过程, $V1 = V2 = 0.63V$, $V3 = 2.004V$

因而, $V_{GS6} = 2.004V - 0.63V = 1.374V$, 同上利用附录数据查找, 采用 $\left(\frac{W}{L} \right)_n = \frac{4}{2}$ 的参数,

$$V_{TH} = 1.01776V, \beta = 222.948 \mu S, \text{ 解得: } \left(\frac{W}{L} \right)_n = \frac{2I}{\mu_n C_{ox} V_{od}^2} = 0.274, \text{ 其中 } V_{od} = V_{GS6} - V_{TH}$$

最终, $L = 4 \mu m$, $W = 1.10 \mu m$

M9 的尺寸设计:

根据电流分配, 流过 M9 的电流两倍于 M11 的电流, M9 的宽长比将两倍于 M11, 因而:
 $L = 4 \mu m$, $W = 2.36 \mu m$

M7 的尺寸设计:

正常工作后, $I_{M4} = I_{M7}$ 。由电流关系, 根据 M11 的尺寸可以得到: $L = 4 \mu m$, $W = 0.59 \mu m$ 。

M2, M4 的尺寸设计:

为了防止 M1 进入线性, V5 应该低于 M1 的阈值电压绝对值, 同时应该大于 M2 的阈值电

压，并保证 V_{od} 不能太小，防止出现很大的宽长比。综合考虑取 $V_5=0.996V$ ，查表可得，在

$$\left(\frac{W}{L}\right)_n = \frac{4}{2} \text{ 时, } V_{TH}=797.996\text{mV}, \beta = 231.332\mu\text{S}, \text{ 解得: } \left(\frac{W}{L}\right)_n = \frac{2I}{\mu_n C_{ox} V_{od}^2} = 0.4234, \text{ 因而取}$$

$L=2\mu\text{m}, W=0.85\mu\text{m}$

M1 的尺寸设计:

$$V_{GS1}=-V_{DD}=-3.6V, \text{ 查看附录数据, 在 } \left(\frac{W}{L}\right)_p = \frac{4}{2} \text{ 时, } V_{TH}=-0.99632V, \beta = 53.6185\mu\text{S}, \text{ 解}$$

得: $L=50\mu\text{m}, W=0.5\mu\text{m}$ (工艺限制)

M3, M5 的尺寸设计:

只在启动的瞬间导通，电路正常工作时应该截止。这里取为 M11 宽长比的一半即可：

$L=4\mu\text{m}, W=0.59\mu\text{m}$

M10 的尺寸设计:

作为启动管在电路正常工作后会截止，这一点前面的设计已经保证。查看附录数据，在

$$\left(\frac{W}{L}\right)_n = \frac{20}{2} \text{ 时, 取 } V_{TH}=805.579\text{mV}, \beta = 1159.16\mu\text{S}, \text{ 启动瞬间 } V_{GS} = V_3 = 2.004V, \text{ 电流最好}$$

等于 I_{M17} 。这里近似取为 $3 \times 1.92\mu\text{A} = 3.54\mu\text{A}$ 。

$$\text{解得: } \left(\frac{W}{L}\right)_n = \frac{2I}{\mu_n C_{ox} V_{od}^2} = 0.069。$$

最终取 $L=10\mu\text{m}, W=0.7\mu\text{m}$ 。电容 C1 折中取为 10pF。

M17 的尺寸设计:

$$I_{M17} = 4.04\mu\text{A}, \frac{I_{M17}}{I_{M11}} = 101/48, \text{ 因此:}$$

$$L=4\mu\text{m}, W=101/48 \times 1.18\mu\text{m}=2.48\mu\text{m}$$

3) 对基准电压源进行设计:

输入电阻的设计:

由带隙基准基础知识可以知道 R4 两端的电压等于 $V_T \ln(m)$, m 为 B4 并联的三极管数目，这里取为 24。由欧姆定律:

$$\frac{V_T \ln(24)}{R4} = 1.92\mu\text{A}, \text{ 其中 } V_T = \frac{K_B T}{q} = 25.9\text{mV}, T = 300\text{K}$$

解得: $R4=42870.6\Omega$

另外:

$V_{out} = V_{BE4} + (V_T \ln(m))(1 + \frac{R2}{R4})$ ，为了在室温下保证零温度系数，要求

$$\frac{\partial V_{out}}{\partial T} = \frac{\partial V_{BE4}}{\partial T} + \ln(m) \left(1 + \frac{R2}{R4}\right) \frac{\partial V_T}{\partial T} = 0。其中 m=24, R4=42870.6\Omega。$$

$$\frac{\partial V_{BE}}{\partial T} = \frac{V_{BE} - (3+n)V_T - \frac{E_g}{q}}{T} \approx -2.61 \text{ mV/K}, \frac{\partial V_T}{\partial T} = 0.087 \text{ mV/K}。带入上式解得: R2 ≈ 361K\Omega，$$

$$R1=R2=361K\Omega$$

$$这样, V_{out} = V_{BE4} + (V_T \ln(m)) \left(1 + \frac{R2}{R4}\right) = 1.4054V$$

输出电阻设计:

$$\because V_{REF} = 0.6V, I_{R5} = 0.2\mu A, \therefore R6 = \frac{V_{REF}}{I_{R5}} = 3M\Omega$$

$$又 \because \frac{R5 + R6}{R6} = \frac{V_{out}}{V_{REF}} = \frac{1.4054}{0.6} = 2.3424$$

$$解得: R5=4.0242 M\Omega$$

放大器的设计:

M12, M14 的尺寸设计:

$$共模输入电压为: V_{in,CM} = 0.63V$$

$$为保证 M19 饱和, 必须满足: V_{out1} < V_{in,CM} + |V_{THM19}| \approx 0.63V + 0.996V = 1.626V。$$

考虑到 Vout1 作为第二级的共模输入, 不能取的太大, 否则当 V_{out2} \approx 0.8V 时, M16 将进入

线性区。同时为使得 M12 饱和, 必须满足 V_{out1} > V_{THM12} = 798mV。折中考虑, 取 V_{out1}=1V。

则 M12 的 V_{GS} = 1V, V_{TH} = 798mV, \beta = 223.383\mu S (在 W/L=4/2 时取得), 最终解得:

$$\frac{W}{L} = 0.844, \text{ 取 } L=1\mu m, W=0.85\mu m$$

M19, M21 的尺寸设计:

忽略沟道长度调制效应求解的话, 则 M19 源极电压不确定, 我们假设为 3V 进行设计, 具体值根据仿真结果再对尺寸微调。

在 $\frac{W}{L} = \frac{4}{2}$ 时, 取 $|V_{TH}| = 996\text{mV}$, $\beta = 61.5392\mu\text{S}$

按照上面的方法, 解得:

$L = 2\mu\text{m}$, $W = 0.59\mu\text{m}$

M15, M16 的尺寸设计:

由电流分配关系, 易得 M15 的尺寸为:

$L = 4\mu\text{m}$, $W = 1.18\mu\text{m}$

M16 的共模输入为: $V_{out1} = 1\text{V}$, 查找附录数据参数, 当 $\frac{W}{L} = \frac{4}{2}$ 时, 取 $V_{TH} = 797.996\text{mV}$,

$\beta = 231.332\mu\text{S}$, 解得 M16 的尺寸为:

$\frac{W}{L} = 0.814$, 取 $L = 1\mu\text{m}$, $W = 0.82\mu\text{m}$

同时, 为达到性能指标。至少要求两级放大器的开环增益达85dB。除此之外, 放大器的带宽必须超过1KHz或者在1KHz附近。

差动的增益为:

$$A_{V1} = g_{m16} \times r_{o14} \parallel r_{o21},$$

共源级增益为:

$$A_{V2} = g_{m16} \times r_{o15} \parallel r_{o16},$$

总体增益为:

$$A_V = A_{V1} \times A_{V2}$$

其中:

$g_m = 2I/V_{od}$, $r_o = 1/\lambda I$, 经过大致估算, 当管子正常工作时, 每一级的增益很容易达到100 (λ 约为0.01), 因而增益要求不难实现。并可以根据仿真结果进行调整。

带宽BW的要求则同零极点有关, 在保证稳定的情况下(相位余度大于60度), BW越大越好。而要达到相位裕度PM的要求, 必须合理设计R3与C2的值, 分裂主极点与第一非主极点, 并尽量使得主极点大于1KHz, 因而C2的补偿不能太猛, 造成主极点太靠近原点。具体计算过程是对放大器进行仿真, 得到主极点与非主极点的频率, 从而设计 C2 与 R3, 使得极点分裂, 零点抵消非主极点。

C2 折中, 取为 10pF

由公式: $\frac{1}{C^2(g_{m16}^{-1} - R_3)} = -\omega_2$ 得到 R3 的值。 ω_2 为第一级非主极点位置, g_{m16} 为 M16

的跨导, 二者都可以由仿真结果读取。通过对放大器的仿真, 便可计算出 R3 的阻值。

至此, 估算过程完成, 各参数取值如下:

M1:0.96uA, L=50um, W=0.5um
M2、M4:0.96uA, L=2um, W=0.85um
M3、M5: 0A, L=4um, W=0.59um
M6、M8:1.92uA, L=4um, W=1.10um
M7:0.96uA, L=4um, W=0.59um
M9: 3.84uA, L=4um, W=2.36um
M10:0A, L=10um, W=0.7um
M11、M13: 1.92uA, L=4um, W=1.18um
M12、M14: 1.92uA, L=1um, W=0.85um
M15:1.92uA, L=4um, W=1.18um
M16:1.92uA, L=1um, W=0.82um
M17: 4.04uA, L=4um, W=2.48um
M19、M21: 1.92uA, L=2um, W=0.59um
C1, C2: 10pF
B1: 8 管并联
B4:24 管并联
R: 1.92uA, 28050.8 Ω
R1、R2:1.92uA, 361K Ω
R3: 由仿真结果确定
R4: 1.92uA, 42870.6 Ω
R5: 0.2uA, 4.0242 M Ω
R6:0.2uA, 3M Ω

6.4 带隙基准的仿真

6.4.1 放大器的调试

要将闭环中的放大器部分单独拿出来调试，在开环放大器满足增益与相位裕度的要求后，再放入闭环中进行整体调试。放大器的整体电路图如图 6.4 所示。




图 6.4 带隙基准中两级运放单独调试的电路图

放大器的设计指标

为了满足带隙基准指标中的温度扫描要求，即在温度从 -40°C 变化到 125°C 的过程中，输出电压的最大值与最小值之差不能大于

$$15 \div 1000000 \times (125 + 40) \times 600\text{mV} = 1.485\text{mV}$$

同时考虑 PSRR 的要求，应将开环放大器的 50Hz 处的低频增益控制在 90dB 以上。同时相位裕度应该不低于 60° ，但也不要超过太多。因为低于 60° 输出会出现较高幅度的震荡，稳定时间长，而超过太多时会使得输出电压上升时间长，稳定速度慢。

放大器的设计过程及结果

根据估算的结果，放大器的两个差分输入端即 vin1 与 vin2 的共模电压设计为 0.63V。设置过程参见集成电路 CAD 实验指导书的第 15 章。同时各级放大器各路电流由估算结果确定。

在不添加补偿网络的情况下，分别对两级放大器进行 tran, AC 仿真，调整各级放大器的输出共模电压及低频增益。根据估算结果，第一级放大器输出共模电压为 0.96V，第二级放大器输出共模电压为 0.8V。为了达到两级放大器的增益大于 90dB 且留有余量，分配第一级放大器增益为 400，第二级放大器增益为 300。在调整各 MOS 管尺寸时注意：①沟道长度越长，沟长调制效应电阻越大，放大器的输出电阻为 PMOS 与 NMOS 的沟长调制效应电

阻的并联，故 PMOS 与 NMOS 的沟长差别不能太大。②为了达到设计要求的增益，应考虑增益的大小不仅与输出电阻有关，也与跨导有关，在估算结果的基础上适当增大放大器的电流（与尾电流源的宽长比有关）并增大输入 MOS 管的宽长比来降低 V_{GS} 可以达到增大跨导的目的。③放大器都是电流源做负载的，故输出的共模电压很不稳定，应小心调整管子尺寸，先粗调再细调，每调整一次做一次仿真看放大器的增益与输出共模电压，观察变化趋势，反复调整。④在同样的宽长比下，沟长宽度与长度越大，版图面积越大，MOS 管寄生电容也越大，这对放大器的高频特性很不好，虽然带隙基准不需要很高的工作频率，但在满足设计要求的前提下 MOS 管尺寸还是越小越好。

在两级放大器都调整正确后，再将两级连接起来，添加补偿网络。补偿网络由一个电阻与一个电容构成，其作用及计算参考《模拟 CMOS 集成电路设计基础》一书的第十章及以上第二部分。在调节电容、电阻值时注意：①电容的存在会使得主极点向零靠近，且电容越大主极点越靠近零，为了达到 PSRR 在 1KHz 时仍有 75dB，电容值不能太大，为留有余量需要满足 1KHz 时两级放大器的增益不低于 80dB。②电容与电阻共同改变零点的位置，最好的补偿方式即将该零点与次级点相抵消，这样会使得相位裕度得到很大的提高。这里要注意主极点与次级点均为负值，故零点也要调整为负值且与次级点同大小才能抵消。③补偿电容很小，不满足理论计算中 $C_C + C_{gd} \gg C_{gs}$ 的条件，故电阻值与理想公式计算出的值有很大的偏差。调整时可先设置电阻值为按理想公式算出的值，再根据仿真结果不断调整。④每次调节后看幅频与相频特性曲线，幅频曲线中看 1KHz 对应的增益是否满足 80dB 来确定电容值；相频曲线中看相位的变化，若出现先下降后上升的情况说明补偿电阻过小，若出现先上升后下降的情况说明补偿电阻过大，若相位在很大频率范围内保持平稳，说明补偿到位。计算相位裕度，方法参见集成电路 CAD 实验指导书的第 16 章，若仍不符合 60° 的要求则说明电容值需要增大，但此时增大电容可能会导致 1KHz 对应的增益下降到 80dB 以下，这样归根结底是放大器的 50Hz 低频增益不够大导致的相位裕度不能满足要求，遇到类似情况应重新设计放大器。

下面给出添加补偿网络的两级运算放大器的仿真结果。

tran, AC 仿真设置如图 6.5 所示。

tran 仿真结果（第二级的输出共模电压）如图 6.6 所示。从图中可知，第二级放大器输出共模电压为 804.31mV，基本满足设计要求。

AC 仿真结果（幅频曲线，相频曲线，相位裕度）如图 6.7 所示，从图中可知，低频增益超过 100dB，相位裕度为 61.54° ，满足设计要求。




图 6.5 两级运放的 Tran、AC 仿真设置






图 6.6 瞬态 tran 仿真的输出共模电压仿真结果



(a)



(b)

图 6.7 AC 幅频和相频仿真结果 (a) 和相位裕度仿真结果 (b)

带隙基准的调试

在调整好放大器后就可以将放大器放入带隙基准中进行仿真了。要明白一点，开环性能很好的模块放到闭环中也有可能出现很多意想不到的情况，主要原因是开环仿真的直流工作点条件在闭环中有可能发生改变，从而改变该两级运放的性能。

带隙基准的设计过程及结果。

(a) 输出基准电压

只要电路输出稳定，这个要求就达到了。

(b) 温度特性

当温度从 -40° 变化到 125° 的过程中，输出电压的变化最好的情况为呈圆弧状、最高点即零温度系数点位于室温位置附近。由第一部分的知识讲解可知，调整 R_1 与 R_2 的阻值大小可调整正温度补偿的比重， R_1 与 R_2 的阻值越大，则正温度补偿比重大，反之则比重小。输出电压随温度的变化曲线上升部分为正温度补偿大于负温度补偿、

下降部分为正温度补偿小于负温度补偿。故可由仿真结果来调节 R1 与 R2 的阻值来达到要求。由放大器设计部分的分析可知,满足温度特性需要输出电压的最大值与最小值之差不能大于 1.485mV,若仿真结果不满足,说明闭环中的放大器未工作在开环设计的状态。原因主要是实际流过反馈三极管的电流偏离设计值,一般情况偏大,这样强制使 pnp 三极管基极电压即第二级放大器的输出电压降低,这种不好的变化同时会传递至第一级放大器,导致各节点直流电压与开环设计的不一致,最终导致放大器性能下降。若出现类似情况应调整 M17 管,使三极管电流减小。但要注意的是,M17 管宽长比过小会使电路在 2.5V 时不能正常工作,即无法满足线路调整率的要求。如果调整 P8 管仍不能满足要求,则只能重新设计放大器,使之 50Hz 低频增益更高。




图 6.8 tran、PSRR、温度特性仿真设置




图 6.9 tran、PSRR、温度特性仿真结果

下面给出带隙基准 tran、PSRR、温度特性的仿真结果。

tran、PSRR、温度特性仿真设置如图 6.8 所示。

tran、PSRR、温度特性仿真结果如图 6.9 所示。

由图可知：输出基准电压稳定在 0.6V，随时间几乎无波动，满足要求。

$$\text{PSRR (50Hz)} \text{ 约为 } 20 \log \left(\frac{1}{19.393 \times 10^{-6}} \right) = 94.247 \text{ dB}, \text{ 满足要求。}$$

$$\text{PSRR (1KHz)} \text{ 约为 } 20 \log \left(\frac{1}{19.489 \times 10^{-6}} \right) = 94.204 \text{ dB}, \text{ 满足要求。}$$

温度特性，输出电压的最大值与最小值之差为 1.4522mV 小于 1.485mV，满足要求。

(c) 静态电流

只要在估算时留足余量，这个要求很容易到达。

带隙基准静态电流的仿真结果如图 6.10 所示。

由图可知：VDD=3.6V 时的静态电流为 17.955 μ A，满足要求。

(d) 线路调整率

这个指标主要是要求电路在电源电压从 2.5V 变化到 5.5V 的过程中，输出电压保持稳定，数量上的要求为从 2.5V 到 5.5V，输出最大值与最小值之差小于

$$0.01 \div 100 \times (5.5 - 2.5) = 0.3 \text{ mV}.$$

影响线路调整率的因素有很多，如放大器的开环增益，各镜像电流源的尺寸等等，在实际调整时，主要的方法为在保证宽长比不变的情况下，增大各镜像电流源的沟道长度与宽度，这会使得当 VDD 发生大的变化时栅极电压能紧随源极电压即 VDD 的改变而改变从而使得放大器尾电流源的电流近似恒定，漏极电压近似恒定，这样放大器的输入端电压就近似不变化，使得温度补偿三极管工作状态稳定，流过三极管的电流近似不变化，最终使输出电压稳定。在调整过程中，我将第一级放大器的 NMOS 管沟道宽度减小，长度不变，对线路调整率产生了很好的影响。这是因为 NMOS 管的宽长比决定了第一级放大器的输出共模电压的大小，宽长比越小，电压越高。在实际的闭环中，第一级放大器的输出共模电压比设计值小，故以上调整能够使得放大器闭环特性更接近于开环特性。

下面给出带隙基准静态电流，线路调整率的仿真结果。

带隙基准 线路调整率的仿真结果如图 6.11 所示，输出电压最大值与最小值之差为 0.1795mV，满足要求。

(e) 快速上电与慢速上电时基准的建立过程。

快速上电的电路激励设置如图 6.12 所示。快速上电时，上电时间设置为 1 μ S，慢速上电时，上电时间设置为 10mS。




图 6.10 带隙基准的静态电流随电源电压的仿真结果




图 6.11 带隙基准线路调整率的仿真结果




图 6.12 带隙基准快速上电和慢速上电的电源设置

快速上电的仿真结果




图 6.13 带隙基准快速上电的仿真结果

由图 6.13 可知，在 $38 \mu s$ 附近，基准输出达到稳定。

慢速上电的仿真结果




图 6.14 带隙基准慢速上电的仿真结果

由图 6.14 可知，在 $7.1 ms$ 附近，基准输出达到稳定。

(f) 工艺角仿真

采用全慢模型，会导致输出电压下降。这是因为电源电压为 2.5V，总电流减小，同时温度降低，使三极管的发射极电流减小，导致 R1 与 R2 电阻电压下降，在输出的分压电阻阻值不变的情况下，输出电压下降。

采用全快模型，会导致输出电压上升。这是因为电源电压为 5.5V，总电流增大，同时温度升高，使三极管的发射极电流增大，导致 R1 与 R2 电阻电压上升，在输出的分压电阻阻值不变的情况下，输出电压上升。

7、题目一：带隙基准的设计

基于所给的 CMOS 工艺设计一个带隙基准，带隙基准的原理和设计方法请参考教材《模拟 CMOS 集成电路设计》（陈贵灿等译）第 11 章内容。

7.1 设计指标

设计指标（供参考）：

性能参数	测试条件（tt,ff,ss）	参数指标
工作电压范围		2.5~5.5V
静态电流	VDD=3.6V, Temp=27℃	<20 μ A
输出基准电压	VDD=3.6V, Temp=27℃	0.6V $\pm$ 0.5%范围以内
线路调整率	VDD=2.5~5.5V, Temp=27℃	<0.01%
PSRR (50Hz)	VDD=3.6V, Temp=27℃	>85dB
PSRR (1KHz)	VDD=3.6V, Temp=27℃	>75dB
温度特性	VDD=3.6V, Temp=-40~125℃	<15ppm/℃

注：上述 PSRR 是指从电源端到基准输出端增益的倒数。

7.2 设计要求

1. 确定设计指标（以上指标供参考，可以进行适当修改，但需讲清楚原因）；
2. 根据设计指标，可以在参考电路结构基础上确定参数和改进设计，也可以查找文献采用其它结构的电路或创造新的电路结构进行设计；
3. 阅读模型文件，了解可以选用的器件类型、尺寸范围、关键参数；
4. 手工设计：根据拟定的设计指标，尝试初步确定满足指标的各元件的模型与参数：
MOS：沟道长度与宽度，并联个数；
电阻：宽度、长度、串并联个数；
电容：宽度、长度、并联个数；
三极管：并联个数。
5. 采用全典型模型，27℃，验证带隙基准是否满足设计指标；（偏置可暂用理想电流源代替）
6. 设计偏置电路：
 - a) 选定电路结构；
 - b) 手工设计：确定各元件的模型与尺寸；
 - c) 采用全典型模型，仿真验证偏置电流源的性能；
7. 将偏置电路和带隙基准电路合在一起仿真（采用全典型模型，27℃），验证带隙基准


的性能参数（应包括但不限于以下内容）：

- a) VDD 从 0V 上升到 5.5V 过程中的基准电压波形，观察基准的建立过程与电源电压对基准的影响（线路调整率），以及工作电流曲线（直流扫描）；
 - b) VDD 在 1 μ S 内由 0V 上升到 3.6V 然后保持不变时的基准电压波形，观察快速上电时基准的建立过程（瞬态扫描）；
 - c) VDD 在 10ms 内由 0V 上升到 3.6V 然后保持不变时的基准电压波形，观察慢速上电时基准的建立过程（瞬态扫描）；
 - d) 在 VDD=3.6V 时，PSRR 对于频率（1Hz~100KHz）的特性曲线（交流扫描）；
 - e) 在 VDD=3.6V 时，温度由-40℃上升到 125℃的带隙输出电压曲线（温度扫描）；
- 要求全典型、全快和全慢模型下，电路要达到“设计指标”要求，否则应对电路结构和参数进行修改与优化，直至满足要求（可能需要多次调整）。
8. 采用全慢模型，电源电压 2.5V，温度-40℃进行仿真，观察以上参数的变化；
 9. 采用全快模型，电源电压 5.5V，温度 125℃进行仿真，观察以上参数的变化；
 10. 根据以上仿真结果，分析模型变化时，基准输出电压变化的分析。
 11. 选择部分电路(至少包含一级完整放大器电路)或全部电路进行版图设计，并进行后仿，对后仿结果进行分析。

7.3 设计报告要求

1. 设计指标的确定及其原因（如果需要对上面的指标进行修改的话）；
2. 电路结构的确定及其原因；
3. 电路原理论述（具体到每个器件的作用）；
4. 每个晶体管的沟道宽度与长度的确定依据，电阻电容尺寸的选取依据；
5. 手工设计过程（可能要迭代）；
6. 报告“设计要求”中的各种波形和性能指标。
7. 仿真结果的分析与设计总结（感想、改进）；
8. 组内成员的具体分工与任务量（以%表示）；
9. 参考文献；
10. 附录（整体电路与网表文件）。

7.4 参考电路



8、题目二：差分电路设计

基于所给的 CMOS 工艺设计运算放大器（单端输出）和迟滞比较器。（可分别设计运放和比较器，也可以设计一个复用电路，通过控制信号实现运放和比较器的转换。）

8.1 设计指标

性能参数		测试条件(tt,ff,ss)	参数指标
运放负载电容			2pF
电源电压范围			2.5~5.5V
整体静态电流		VDD=3.6V, Temp=27°C	<20uA
运算放大器	输入共模范围	VDD =3.6V, Temp=27°C	0.3~2V
	输出摆幅	VDD =3.6V, Temp=27°C	0.7~3V
	开环增益（低频）	VDD =3.6V, Temp=27°C	>80dB
	单位增益带宽	VDD =3.6V, Temp=27°C	>800KHz
	相位裕度	VDD =3.6V, Temp=27°C	>60°
	PSRR（低频）	VDD =3.6V, Temp=27°C	>100dB
	CMRR（低频）	VDD =3.6V, Temp=27°C	>90dB
迟滞比较器	输入上升翻转点	VDD =3.6V, Temp=27°C, 低频	$V_{ref+}(8\sim12mV)$
	输入下降翻转点	VDD =3.6V, Temp=27°C, 低频	$V_{ref-}(8\sim12mV)$

8.2 设计要求

- 确定设计指标（以上指标供参考，可以进行适当修改，但需说明原因）；
- 根据设计指标，可以在参考电路结构基础上确定参数和改进设计，也可以查找文献采用其它结构的电路或创造新的电路结构进行设计；
- 阅读模型文件，了解可以选用的器件类型与尺寸范围；
- 手工设计：根据拟定的设计指标，初步确定满足指标的各元件的模型与参数：
MOS：沟道长度与宽度，并联个数；
电阻：宽度、长度、串并联个数；
电容：宽度、长度、并联个数；
三极管：并联个数。
- 采用全典型模型，27°C，验证差分电路是否满足设计指标；（偏置可暂用理想电流源代替）
- 设计偏置电路：

- a) 选定电路结构;
 - b) 手工设计: 确定各元件的模型与尺寸;
 - c) 采用全典型模型, 仿真验证偏置电流源的性能;
7. 将偏置电路和差分电路合在一起仿真 (采用全典型模型, 27°C , $\text{VDD}=3.6\text{V}$), 确定差分电路的最终性能参数 (应包括但不限于以下内容):

运放应用:

- a) 一输入端固定为 1V 参考电压, 另一输入端从 0V 上升到 2V 时的输出电压曲线与静态电流曲线, 确定低频增益; 以输出 1.8V 为输出参考电压, 确定输入失调电压 (直流扫描);
- b) 一输入端固定为 1V 参考电压, 另一输入端为信号输入时的放大特性: 增益、相位、带宽、相位裕量等 (交流扫描);
- c) PSRR 对于频率 ($1\text{Hz}\sim 100\text{KHz}$) 的特性曲线 (交流扫描);

迟滞比较器:

一输入端固定为 1V 参考电压, 另一输入端由低变高和由高变地时的输出曲线, 观察迟滞量 (直流扫描);


要求全典型、全快和全慢模型下, 运放和比较器达到“设计指标”要求, 否则应对电路结构和参数进行修改与优化, 直至满足要求 (可能需要多次调整)。

- 8. 采用全慢模型, 电源电压 2.5V , 温度 -40°C 进行仿真, 观察以上参数的变化;
- 9. 采用全快模型, 电源电压 5.5V , 温度 125°C 进行仿真, 观察以上参数的变化;
- 10. 对以上仿真结果进行分析总结, 归纳模型、电压、温度对性能的影响, 分析原因, 探讨减小影响的方法。
- 11. 选择部分电路(至少包含一级完整放大器电路)或全部电路进行版图设计, 并进行后仿, 对后仿结果进行分析

8.3 设计报告要求

- 1. 设计指标的确定及其原因; (如果需要对上面的指标进行修改的话)
- 2. 电路结构的确定及其原因;
- 3. 电路原理论述 (具体到每个器件的作用);
- 4. 每个晶体管的沟道长度的确定及其原因;
- 5. 手工设计过程 (可能要迭代);
- 6. 报告“设计要求”中的各种波形和性能指标。
- 7. 仿真结果的分析与设计总结 (感想、改进);
- 8. 组内成员的具体分工与任务量 (以%表示);
- 9. 参考文献;
- 10. 附录 (整体电路与网表文件)。

8.4 参考电路



9、题目三：过温保护电路设计

基于所给的 CMOS 工艺设计一个温度系数尽量小的电流源与一个过温保护电路。基准电流源可以给过温保护电路提供一个不随温度变化的偏置电流，保证过温保护电路自身的特性不随温度变化，因此需要改基准电流的温度系数尽量小。过温保护电路的核心为一个比较器，其一个输入端接不随温度变化的基准电压 V_{REF} ，而另一输入端接随温度变化的三极管的 V_{BE} 电压。随着温度的变化，三极管的 V_{BE} 发生改变，当大于或小于 V_{REF} 时，比较器的输出电压都会发生跳变，从而实现指示温度的功能。

9.1 设计指标

性能参数	测试条件			参数指标
(1) 工作电压范围				2.5~5.5V
(2) 整体静态电流	VDD=2.5~5.5V，全典型模型， Temp=27℃			<60 μ A
(3) 电流源指标 1	VDD=2.5~5.5V，全典型模型， Temp=27℃			(10 $\pm$ 2) μ A
(4) 电流源指标 2	VDD=3.6V，全典型模型， Temp=-40℃~125℃			(10 $\pm$ 2) μ A
(5) 过温保护指标	MOS	RES	BJT	VDD=3.6V 所列 5 中模型下满足： 1) 升温翻转温度： (160 $\pm$ 5)℃ 2) 降温翻转温度： (140 $\pm$ 5)℃
	tt	t	t	
	ss	s	s	
	ff	f	f	
	sf	t	t	
	fs	t	t	

9.2 设计要求

1. 确定设计指标（以上指标供参考，可以进行适当修改，但需说明原因）；
2. 根据设计指标，可以在参考电路结构基础上确定参数和改进设计，也可以查找文献采用其它结构的电路或创造新的电路结构进行设计；
3. 阅读模型文件，了解可以选用的器件类型与尺寸范围；
4. 参考电路中 V_{REF} 为理想电压源，电压大小可以在 0~1.2 之间由设计者自行设定； I_{REF} 为电流源输出；OUTPUT 为过温信号。
5. 手工设计：根据拟定的设计指标，初步确定满足指标的各元件的模型与参数；

MOS: 沟道长度与宽度, 并联个数;

电阻: 宽度、长度、串并联个数;

电容: 宽度、长度、并联个数;


三极管: 并联个数。

6. 使用规定的测试条件, 验证过温保护电路和电流源是否满足设计指标。
7. 分别采用电源电压 2.5V、5.5V 对性能参数中的 (4)、(5) 重新仿真, 观察以上参数的变化。
8. 选择部分电路(至少包含一级完整放大器电路)或全部电路进行版图设计, 并进行后仿, 对后仿结果进行分析

9.3 设计报告

1. 设计指标的确定及其原因; (如果需要对上面的指标进行修改的话)
2. 电路结构的确定及其原因;
3. 电路原理论述 (具体到每个器件的作用);
4. 推导出决定过温信号翻转 (两个方向) 的因素与关系式, 以及翻转迟滞量的表达式;
5. 各个晶体管尺寸的确定依据;
6. 手工设计过程 (可能要迭代);
7. 仿真结果的分析与设计总结 (感想、改进);
8. 组内成员的具体分工与任务量 (以%表示);
9. 参考文献;
10. 附录 (整体电路的网表文件)。

9.4 参考电路



10、题目四：跨导放大器设计

基于所给的 CMOS 工艺设计一款跨导放大器。跨导放大器的设计是教材《模拟 CMOS 集成电路设计》（陈贵灿等译）的重点内容，其原理和设计方法请参考此书。

10.1 设计指标

性能参数		测试条件 (tt, ff, ss)	参数指标
负载电容			30pF
电源电压范围			2.5~5.5V
静态电流		VDD=3.6V, Temp=27°C	<250 μ A
跨导放大器	输入共模范围	VDD =3.6V, Temp=27°C	0.1~1V
	输出摆幅	VDD =3.6V, Temp=27°C	0.6~1.2V
	开环增益（低频）	VDD =3.6V, Temp=27°C	1800~2200
	单位增益带宽	VDD =3.6V, Temp=27°C	>3MHz
	相位裕度	VDD =3.6V, Temp=27°C	>60°
	PSRR（低频）	VDD =3.6V, Temp=27°C	>65dB
	跨导（低频）	VDD =3.6V, Temp=27°C	(900~1100) μ A/V
	转换速率	VDD =3.6V, Temp=27°C	>3V/ μ s

注：静态电流指标包含电流基准部分的电流

10.2 设计要求

1. 确定设计指标（以上指标供参考，可以进行适当修改，但需说明原因）；
2. 根据设计指标，可以在参考电路结构基础上确定参数和改进设计，也可以查找文献采用其它结构的电路或创造新的电路结构进行设计；
3. 阅读模型文件，了解可以选用的器件类型与尺寸范围；
4. 手工设计：根据拟定的设计指标，初步确定满足指标的各元件的模型与参数：
MOS：沟道长度与宽度，并联个数；
电阻：宽度、长度、串并联个数；
电容：宽度、长度、并联个数；
三极管：并联个数。
5. 采用全典型模型, 27°C，验证电路是否满足设计指标；
6. 设计偏置电路：

- a) 选定电路结构;
 - b) 手工设计: 确定各元件的模型与尺寸;
 - c) 采用全典型模型, 仿真验证偏置电流源的性能;
7. 将偏置电路和主体电路合在一起仿真, 采用全典型、全快和全慢模型, 27°C , $\text{VDD}=3.6\text{V}$, 要求电路达到“设计指标”要求, 否则应对电路结构和参数进行修改与优化, 直至满足要求(可能需要多次调整), 并应包括以下内容:
- a) 一输入端固定为 0.6V 参考电压, 另一输入端从 0V 上升到 3.6V (电源电压) 时的输出电压曲线与静态电流曲线, 确定低频增益; 以输出 0.9V 为输出参考电压, 确定输入失调电压 (直流扫描);
 - b) 一输入端固定为 0.6V 参考电压, 另一输入端为信号输入, 输出工作点为 0.9V 时的放大特性: 增益、相位、带宽、相位裕量等 (交流扫描,);
 - c) 输出工作点为 0.9V 时, PSRR 对于频率 ($1\text{Hz}\sim 100\text{KHz}$) 的特性曲线 (交流扫描);
8. 在以下条件下, 完成“要求 7”中工作曲线与性能指标验证 (不要求达到“设计指标”)。


	VDD=2.5V	VDD=3.6V	VDD=5.5V
全慢模型, Temp= -40°C			
全典型模型, Temp= 27°C			
全快模型, Temp= 125°C			

9. 选择部分电路(至少包含一级完整放大器电路)或全部电路进行版图设计, 并进行后仿, 对后仿结果进行分析。

10.3 设计报告

1. 设计指标的确定及其原因; (如果需要对上面的指标进行修改的话)
2. 电路结构的确定及其原因;
3. 电路原理论述 (具体到每个器件的作用);
4. 每个晶体管尺寸的确定依据;
5. 手工设计过程 (可能要迭代);
6. “设计要求”中各种情况下的曲线, 包括: 输入电压-输出电压的直流扫描图形 (并作出直流增益, 读出失调电压)、输入电压-输出电流的直流扫描图形 (求出跨导曲线)、波特图 (增益、相位)、 PSRR 图形、偏置电流源等的仿真结果与参数列表等;
7. 仿真结果的分析与设计总结 (感想、改进);
8. 组内成员的具体分工与任务量 (以%表示);
9. 参考文献;
10. 附录 (整体电路的网表文件)。

10.4 参考电路



11、题目五：振荡器设计

基于所给的 CMOS 工艺设计一款功耗尽量小的低频振荡器。

该实验的目的为理解振荡器的设计思想，学习简单振荡器的设计方法，完成指定频率、占空比、功耗的振荡器设计。该振荡器的设计利用电容充放的规律，采用一个基准电流源对一个固定容值的电容充电，电容上的电压随充电时间变大，确定充放电电流与电容大小和充电时间的关系，利用比较器检测电容电压，与设计好的两个基准电压比较，可以确定比较器输出为高的时间，从而确定比较器输出翻转的周期和占空比。电容反复充放电，输出所需的振荡信号，达到设计目标。

11.1 设计指标

性能参数		测试条件 (tt,ff,ss)	参数指标
负载电容			1pF
电源电压范围			2.5~5.5V
电流		VDD=3.6V, Temp=27°C	<5 μ A
振荡频率		VDD=3.6V, Temp=27°C	1KHz(T=1ms)
占空比		VDD=3.6V, Temp=27°C	50%
比较器	输入共模范围	VDD =3.6V, Temp=27°C	1~2V
	输入高电平翻转精度	VDD =3.6V, Temp=27°C	<15mV
	输入低电平翻转精度	VDD =3.6V, Temp=27°C	<15mV

注：电流指标不包含基准部分电流

11.2 设计要求

1. 确定设计指标（以上指标供参考，可以进行适当修改，但需说明原因）；
2. 根据设计指标，可以在参考电路结构基础上确定参数和改进设计，也可以查找文献采用其它结构的电路或创造新的电路结构进行设计；
3. 阅读模型文件，了解可以选用的器件类型与尺寸范围；
4. 手工设计：根据拟定的设计指标，初步确定满足指标的各元件的模型与参数：
 - MOS：沟道长度与宽度，并联个数；
 - 电容：宽度、长度、并联个数。

5. 采用全典型模型, 27°C, 验证电路是否满足设计指
6. 设计偏置电路（基准电流和基准电压的产生, 可选做）:
 - a) 选定电路结构;
 - b) 手工设计: 确定各元件的模型与尺寸;
 - c) 采用全典型模型, 仿真验证充电电流源和基准电压的性能;
7. 将偏置电路和主体电路合在一起仿真, 采用全典型、全快和全慢模型, 27°C, VDD=3.6V, 要求电路达到“设计指标”要求, 否则应对电路结构和参数进行修改与优化, 直至满足要求（可能需要多次调整）, 并应包括以下内容:
 - a) 比较器一端输入为 1V 参考电压, 另一端输入 0.9~2.1V, 周期 1ms 的三角波, 观察低电平翻转精度（瞬态扫描）;
 - b) 比较器一端输入为 2V 参考电压, 另一端输入 0.9~2.1V, 周期 1ms 的三角波, 观察高电平翻转精度（瞬态扫描）;
 - c) 振荡器的 2 选 1 输入参考电压为 1V 和 2V, 观察振荡器输出; 改变参考电压观察振荡器输出; 改变充放电电容观察振荡器输出; 保证充放电电流相同前提下同时改变充放电电流观察振荡器输出; 只改变充电电流或者只改变放电电流观察振荡器输出;
 - d) 观察振荡器输出波形的上升沿和下降沿上是否有振荡, 若有分析原因, 并加以改进, 观察改进后的波形。
8. 选择部分电路(至少包含完整电压比较电路)或全部电路进行版图设计, 并进行后仿, 对后仿结果进行分析

11.3 设计报告:

1. 设计指标的确定及其原因;（如果需要对上面的指标进行修改的话）
2. 电路结构的确定及其原因;
3. 电路原理论述（具体到每个器件的作用）;
4. 每个晶体管尺寸的确定依据;
5. 手工设计过程（可能要迭代）;
6. “设计要求”中各种情况下的曲线;
7. 仿真结果的分析与设计总结（感想、改进）;
8. 组内成员的具体分工与任务量（以%表示）;
9. 参考文献;
10. 附录（整体电路的网表文件）。

11.4 参考电路：

