بسمه تعالى



پروژه امتیازی درس طراحی سیستم های دیجیتال

ترم بهار 1402-1403

دانشجو: فرید محمودزاده شماره دانشجویی: 401106493 استاد: دکتر امین فصحتی

هدف پروژه

در این پروژه قصد داریم با استفاده از زبان برنامه نویسی Verilog یک پردازنده آرایه ای 512 بیتی طراحی کنیم که از 3 بخش زیر تشکیل شده است.

- یک رجیستر فایل با قابلیت ذخیره سازی 4 آرایه 512 بیتی با نام های A1 تا A4
- یک واحد ریاضی که قابلیت انجام ضرب و جمع را دارا باشد. ورودي این واحد ریاضی A1 و A2 و خروجی کم ارزش آن در A3 و پر ارزش آن در A4 است.
- دارای یک حافظه با عمق 512 و عرض 32 بیت. این پردازنده امکان بارگزاری/ذخیرهسازی 16 خانه پشت سر هم از حافظه را دارا است.

همچنین این پر دازنده دارای 4 دستور زیر است.

- بارگزاری از حافظه در یکی از ثباتها
- ذخیر هسازی از یکی از ثباتها به حافظه
 - جمع واحد رياضي
 - ضرب واحد رياضي

وريلاگ

از آنجا که این برنامه از 3 بخش تشکیل شده ابتدا ماژول مربوطه به هر بخش را پیادهسازی و سپس با استفاده از بخشهای مختلف آن ماژول کلی را پیاده میکنیم.

در آخر برای اطمینان از صحت عملکرد مدار، یک ماژول تحریک برای آن طرح میکنیم.

:Register File

شکل کلی ماژول به صورت زیر است، در ادامه آن را بررسی میکنیم.

```
input clk, reset,
    input [1:0] r_reg,
    input [1:0] w_reg_1, w_reg_2,
    output [511:0] A1, A2, A3, A4
reg [511:0] regs [0:3];
assign A1 = regs[0];
assign A2 = regs[1];
assign A3 = regs[2];
assign A4 = regs[3];
assign data_out = regs[r_reg];
always @(negedge clk) begin
    if(reset) begin
```

```
regs[0] <= 0;
regs[1] <= 0;
regs[2] <= 0;
regs[3] <= 0;
end
else begin
    if (w_enable_1)
        regs[w_reg_1] <= data_in_1;
    if (w_enable_2)
        regs[w_reg_2] <= data_in_2;
end
end
end
end</pre>
```

در ورودی ها و خروجی ها که در ابتدای ماژول مشخصاند دقت داشته باشید که چون در پردازندهمان 4 ثبات داریم، به 2 بیت برای مشخصکردن ثبات مورد نظر نیاز داریم و به همین دلیل r_reg (ثباتی که میخواهیم از آن بخوانیم) و w_reg_1 و w_reg_2 (ثباتهایی که میخواهیم روی آنها بنویسیم) که بیتی هستند و به ترتیب این دو بیت از 0 تا 3، ثبات های A1 تا A1 را مشخص میکنند.

نوشتن در ثباتها و همچنین ریست کردنشان (در صورت فعال بودن ورودی کنترلی reset) به صورت سنکرون و با لبهی پایین رونده کلاک انجام میشود.

خواندن از ثباتها به صورت آسنکرون انجام می شود. محتویات همهی ثباتها و همچنین محتوای یک ثبات با آدرسدهی از طریق r_reg همواره در خروجی حضور دارند.

از آنجا که برای دستورات add و mult به نوشتن در 2 ثبات احتیاج داریم، این قابلیت را با قرار دادن دو داده ورودی پیادهسازی کردیم.

:ALU

شکل کلی ماژول به صورت زیر است، در ادامه آن را بررسی میکنیم.

```
module ALU (
       input operator,
   assign data out = S;
       if (operator) begin
32];
32];
```

در این طراحی از آنجا که میخواهیم در این ALU از فقط دو عمل ضرب و جمع پشتیبانی کنیم، ورودی بیتی operator را قرار میدهیم تا با توجه به آن عملیات مورد نظر انتخاب شود. اگر operator برابر با 1 بود جمع انجام می شود و اگر 0 بود ضرب انجام می شود.

در این ALU هر ورودی 512 بیتی را به عنوان بردارهایی دارای 16 عدد 32 بیتی در نظر گرفته می شود و با توجه به operator عملیات مورد نظر میان مولفه های متناظر ورودی ها انجام می شود که حاصلش در مولفه متناظر خروجی نوشته می شود.

حاصل هر عملیات روی هر عدد 32 بیتی از بردارها یک عدد 64 بیتی است بنابراین خروجی یک بردار 1024 بیتی میشود.

:Memory

شکل کلی ماژول به صورت زیر است، در ادامه آن را بررسی میکنیم.

```
module MEMORY(
    input clk, reset,
    input [511:0] data_in,
    input [8:0] mem_addr,
    input w_enable,
    output [511:0] data_out
);

reg [31:0] mem [0:511];
reg [511:0] memory_out;

assign data_out = memory_out;

integer i, j;

always @(*) begin
```

```
memory_out[32*i +: 32] = mem[mem_addr + i];
if(reset) begin
    for (j = 0; j < 12; j = j + 1) begin
        mem[j] <= j;
       mem[j + 16] \le 2000 + j;
    mem[12] <= 32'hffffffff;</pre>
    mem[28] <= 32'hFFFFFFF;</pre>
    mem[29] <= 32'h00FFFF00;
    mem[14] <= 32'hFF000000;
    mem[30] <= 32'h10000000;
    mem[15] <= 32'h1FFFFFFF;</pre>
    mem[31] <= 32'hEFFFFFF;</pre>
    if (w enable) begin
```

دقت داشته باشید که چون در تعداد خانه های حافظه 512 تا است به 9 بیت برای مشخص کردن خانه ی مورد نظر نیاز داریم و به همین دلیل mem_addr، دارای 9 بیت است.

نوشتن در خانه های حافظه به صورت سنکرون و با لبهی پایین رونده کلاک انجام میشود.

همچنین reset هم به صورت سنکرون فعال میشود و برای مقدار دهی اولیه به صورت بالا آنرا فعال میکنیم که برای تست کردن پردازنده آن ها را قرار دادیم.

مقادیر اولیه در for مقادیر معمولی و مقادیر بعدی در خانه های 12 تا 15 و 28 تا 31 مقادیر مرزی هستند.

خواندن و نوشتن در حافظه به این صورت انجام می شود که ابتدا خانه ی مورد نظر توسط mem_addr انتخاب می شود و سپس عملیات مورد نظر برای آن خانه و 15 خانه ی جلوتر از آن (در مجموع 16 خانه) انجام می شود. دقت کنید که اگر در این بین، به آخرین خانه ی حافظه برسیم، عملیات خواندن یا نوشتن را همانجا به اتمام می رسانیم.

:Vector Processor

حالا که بخشهای مختلف مورد نیاز برای طراحی پردازنده آرایهای را پیادهسازی کردیم، وقت آن است که با برقراری ارتباط میان این ماژولها، ماژول اصلی پردازنده را طرح کنیم.

شکل کلی ماژول را میتوانید در صفحات بعد بعد مشاهده کنید، در ادامه به بررسی آن میپردازیم.

```
output [511:0] A1, A2, A3, A4
);
reg [1:0] r_reg;
reg [1:0] w_reg_1, w_reg_2;
reg operation;
reg [511:0] data in;
reg [8:0] mem address;
                                r_reg,
                                w_reg_1, w_reg_2,
                                rf_w_enable_1, rf_w_enable_2,
```

```
operation,
MEMORY mem (clk, reset,
                mem address,
                data out
always @(posedge clk) begin
    if (~instruct[12]) begin
```

```
r_reg <= instruct[10:9];</pre>
     #1
    w_reg_1 <= instruct[10:9];</pre>
    #5
operation = instruct[11];
w_reg_1 <= 2'b10;</pre>
w reg 2 <= 2'b11;
#5
```

در ورودی ها دقت کنید که instruct دستور مورد نظر ما است که 2 بیت پرارزش آن نشان دهنده آن است که از بین 4 دستور مورد نظر کدام یک انجام شود (00 برای load، و 01 برای store، و 10 برای ضرب، و 11 برای جمع)، 2 بیت بعد از آن نشان دهنده ثباتی است که میخواهیم دستور را روی آن انجام دهیم و 9 بیت کم ارزش هم نشان دهنده آدرس حافظهای است که میخواهیم دستور را روی آن انجام دهیم و در مجموع دستور ها 13 بیتی میشوند.

همچنین خروجی های A1 تا A4 برای نمایش در تست بنچ قرار داده شدهاند.

در این ما رول دقت کنید که عملیات های کنترلی به صورت سنکرون و در لبه بالارونده کلاک انجام می شوند، به طوری که در ابتدا با بیت پرارزش instruct تصمیم می گیرد نوع دستور محاسباتی است (جمع و ضرب) یا از نوع load و store است.

اگر محاسباتی باشد، operation ورودی ALU برابر با دومین بیت پرارزش می شود؛ در این دستورات چون با حافظه کاری نداریم، mem_w_enable را برای حافظه صفر می کنیم و همچنین جون در این دستورات باید بر دو ثبات A3 و A4 بنویسیم، rf_w_enable_2 و rf_w_enable_2 و w_reg_1 و w_reg_2 برای رجیستر فایل 1 می شوند و در reg_1 و w_reg_2 و w_reg_2 به ترتیب 10 و 11 به نشانه این دو ثبات قرار می گیرد و مقادیر می A2_out و A2_out و 2 یعنی A4_out و می شوند.

پس از این مقدار دهی ها کمی تاخیر داریم برای پایدار شدن خروجی ALU و پس از این هم بیتهای کم ارزش این خروجی در rf_{in}_{2} و بیتهای پر ارزش آن در rf_{in}_{2} برای پر کردن ثباتها ریخته می شود. دقت کنید در این دستورات محاسباتی تفاوتی نمی کند که 11 بیت کمارزش instruct چه مقداری است.

اگر دستور محاسباتی نباشد، حداکثر در یک ثبات نیاز به نوشتن داریم پس mem_address برابر با 9 میشود. در هر دو دستور هم به حافظه باید دسترسی داشته باشیم پس mem_address برابر با 9 امیشود. بسته به دومین بیت پرارزش instruct هم میتوانیم بین اoad و بیت کمارزش instruct میشود. بسته به دومین بیت پرارزش mem_w_enable و rf_w_enable_2 تصمیم بگیریم پس وجه به load یا store بودن برابر با نقیض دومین بیت پرارزش و خود دومین بیت پرارزش میگیریم. در انتها هم load بود ایس از کمی تاخیر اگر دستور load بود ایس از کمی تاخیر برای پایدار شدن خروجی حافظه، rf_in_1 برای رجیستر فایل برابر مقدار data_out حافظه میشود؛ و اگر دستور store باشد، rreg را برابر بیتهای رجیستر فایل برابر مقدار rreg حافظه میشود؛ برای پایدار شدن خروجی رجیستر فایل، data_in برای رجیستر تاخیر برای پایدار شدن خروجی رجیستر فایل، data_in برای حافظه برابر مقدار rf_out میشود.

:Testbench

حالا که کلیت یک پردازنده آرایهای را طراحی کردیم باید برای اطمینان از صحت طراحیمان، آن را مورد آزمون قرار دهیم.

شکل کلی یک ماژول به صورت زیر است، در ادامه آن را بررسی میکنیم.

```
reg clk, reset;
reg [12:0] instruct;
wire [511:0] A1, A2, A3, A4;
VECTOR_PROCESSOR processor (clk, reset, instruct, A1, A2, A3, A4);
reg [1:0] load, store, add, mult;
   load <= 2'b00;
    store <= 2'b01;
    mult <= 2'b10;
```

```
always #25 clk = ~clk;
        $monitor($time, ":\nA1: %h\nA2: %h\nA3: %h\nA4: %h", A1, A2, A3,
A4);
        clk = 0;
        reset <= 1;
        #50
        reset <= 0;
        instruct <= {load, A1 addr, 9'b0}; // A1 <- M[0]</pre>
        #50
        #50
        instruct <= {load, A3 addr, 9'b110000}; // A3 <- M[48]</pre>
        #50
        instruct <= {load, A4 addr, 9'b10000}; // A4 <- M[16]</pre>
        #50
        instruct <= {mult, 2'b00, 9'b0};//{A4 A3} <- A1 * A2 (vector mult)
        #50
        instruct <= {add, 2'b00, 9'b0}; // {A4 A3} <- A1 + A2 (vector add)</pre>
        #50
        instruct <= {store, A3 addr, 9'b100000}; // M[32] <- A3</pre>
        #50
        instruct <= {store, A4 addr, 9'b110000}; // M[48] <- A4</pre>
        #50
        instruct <= {load, A1 addr, 9'b100000}; // A1 <- M[32]</pre>
        #50
```

```
#50
    instruct <= {mult, 2'b11, 9'b101010101}; // {A4 A3} <- A1 * A2

(vector mult)
    #50
    instruct <= {add, 2'b01, 9'b111100000}; // {A4 A3} <- A1 + A2

(vector add)
    #100
    $stop;
    end
endmodule</pre>
```

در این ماژول دوره تناوب ساعت 50 واحد زمانی است و عملکرد دستورات جلوی آن کامنت شده. برای راحتی خوانش دستورات، آدرس ثباتها و همچنین خود دستورات را در رجیسترهای ثابت با نامهای متناسب ذخیره کردیم.

خروجی این ماژول را میتوانید در صفحهی بعد مشاهده کنید.

دقت کنید که هنگام دستورات store ثباتها تغییری نمیکنند و برای همین در خروجی چیزی نمایش داده نمی شود اما بعدا با load از همان خانه های حافظه که در آن ها store کردیم، صحت این دستور را می سنجیم.

0:

A2:	***************************************
A3:	***************************************
A4:	***************************************
	50:
A1:	000000000000000000000000000000000000
A2:	000000000000000000000000000000000000
A3:	000000000000000000000000000000000000
A4:	000000000000000000000000000000000000
	100:
A1:	$1 \\ f \\ $
	000000000000000000000000000000000000000
	000000000000000000000000000000000000000
	000000000000000000000000000000000000000
	150:
	$\frac{1}{1} \frac{1}{1} \frac{1}$
	efffffff1000000000ffff00ffffffff000007db000007da000007d900007d700007d6000007d500007d400007d3000007d200007d100007d
	000000000000000000000000000000000000
A4:	000000000000000000000000000000000000000
	200:
	1fffffffff000000ff0000ffffffffff0000000b000000
	efffffff1000000000ffff00ffffffff000007db000007da000007d9000007d5000007d7000007d6000007d5000007d4000007d3000007d

A4:	000000000000000000000000000000000000
	250:
A1:	$1 \\ f \\ $
A2:	${\tt efffffff1000000000ffff00ffffffff000007db000007da000007d900007d800007d700007d6000007d5000007d4000007d3000007d2000007d1000007d000007d000007d1000007d000007d000007d000007d000007d000007d000000$
A3:	***************************************
A4:	${\tt efffffff1000000000ffff00fffffff000007db000007da000007d900007d8000007d7000007d6000007d5000007d4000007d3000007d2000007d1000007d000007d000007d1000007d000007d000007d1000007d000007d000007d000007d000007d000007d000007d000007d000007d000007d000007d000007d000000$
	300:
A1:	$1 \\ f \\ $
A2:	efffffff1000000000ffff00fffffff000007db000007da000007d9000007d7000007d6000007d5000007d4000007d3000007d2000007d100007d100007d100007d10000007d100000007d100000007d100000007d100000007d100000007d100000007d10000007d10000007d10000007d100000007d100000007d100000007d100000007d100000007d100000007d100000000
	f000000100000000feff01000000010000566900004e84000046a100003ec0000036e100002f040000272900001f500000177900000fa4000007d10000000000000000000000000000000
	$1 \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\$
	350:
11:	$1 \\ f \\ $
	efffffff1000000000ffff00ffffffff000007db000007da000007d8000007d7000007d5000007d5000007d4000007d2000007d2000007d
	0fffffe0f000000ffffffffffffffe000007e6000007e4000007e2000007de000007de000007da000007da000007da000007d4000007d200007d
	000000100000010000000000000000000000000
	500:
	0fffffeof000000ffffffffffffffe000007e6000007e4000007e000007de000007de000007da000007d8000007d4000007d2000007d
	effffff1000000000ffff00ffffffff000007db000007da000007d9000007d700007d6000007d5000007d4000007d300007d2000007d1000007d
	0ffffffe0f000000ffffffffffffffffe000007e6000007e4000007e2000007de000007de000007da000007d8000007d6000007d4000007d200007d
A4:	0000001000000100000000000000000000000
	550:
	0ffffffe0f000000fffffffffffffffe000007e6000007e4000007e2000007e0000007de000007de000007d8000007d8000007d6000007d4000007d2000007d000007d0000007d80000007d8000007d8000007d8000007d8000007d8000007d8000007d8000007d80000007d80000007d80000007d80000007d80000007d800000000
	0000001000000100000000000000000000000
	$0 \\ fffffee 0 \\ 0 \\ 0 \\ 0 \\ 0 \\ 0 \\ 0 \\ 0 \\ 0 \\ 0$
A4:	0000001000000100000000000000000000000
	600:
A1:	$0 \\ ffffffe0 \\ f000000 \\ fffffffffffffff$
A2:	0000001000000100000000000000000000000
A3:	$0 \\ f \\ f \\ f \\ f \\ f \\ e \\ 0 \\ 0 \\ 0 \\ 0 \\ 0 \\ 0 \\ 0 \\ 0 \\ 0$
	000000000000000000000000000000000000
	650:
A1:	0ffffffe0f000000fffffffffffffffe000007e6000007e4000007e2000007de000007de000007da000007da000007d6000007d4000007d200007d200007d000000
	000000100000010000000000000000000000000
	0fffffff0f000001fffffffffffffff000007e6000007e4000007e2000007de000007de000007da000007da000007da000007d4000007d4000007d2000007d
	000000000000000000000000000000000000000