
# به نام خدا

# فرزان رحمانی ۹۹۵۲۱۲۷۱

# گزارش تمرین سری سوم طراحی کامپیوتری سیستم های دیجیتال

## سوال اول



#### توضيح كد سوال:

کد سوال یک شبیهسازی یک ماشین حالت (Finite State Machine) است که با استفاده از زبان VHDL پیادهسازی شده است. این ماشین حالت ورودی هایی را دریافت میکند و بر اساس آنها به یک توالی از حالت ها پیروی میکند تا خروجی های مورد نظر را تولید کند.

ماشین حالت از ورودی های زیر استفاده می کند:


- `clk`: سیگنال ساعت برای مدیریت روند زمانی.
- 'reset': سیگنال بازنشانی برای ریست کردن ماشین حالت.
- `input`: ورودی که یک بردار از بیتها است با طول ۲۱ بیت(می توانیم هر عدد دیگری نیز بذاریم).
  - و خروجی های زیر را تولید می کند:
  - `start index`: برداری ۵ بیتی که مشخص میکند شروع محدودهی یک.
    - `end index`: برداری ۵ بیتی که مشخص میکند پایان محدوده ی یک.
  - `last start index`: برداری ۵ بیتی که مشخص میکند شروع محدودهی دو.
    - `last end index`: برداری ۵ بیتی که مشخص میکند پایان محدودهی دو.

کد اصلی، شامل ماشین حالت و منطق مربوط به تغییر حالتها و محاسبه خروجیها است. در هر حالت، ورودی بررسی میشود و با توجه به آن و وضعیت فعلی، حالت بعدی مشخص میشود. در نهایت، خروجیهای محاسبه شده در حالتهای مورد نظر قرار میگیرند.

## توضيح كد تست:

کد تست نیز برای تست و اعتبارسنجی ماشین حالت استفاده می شود. در این کد، سیگنال های ورودی و خروجی تعریف شده و ماشین حالت در قالب یک کامپوننت مورد استفاده قرار میگیرد. سپس با تغییر سیگنال های ورودی، عملکرد ماشین حالت و خروجی های آن بررسی می شود.

پس از اجرای کد تست، سیگنالهای ورودی و خروجی طی زمان مشخص شده تغییر میکنند. این تغییرات موجب تغییر حالتها و محاسبه خروجیهای متناظر با آنها میشود. در نهایت، از محیط شبیهسازی برای بررسی صحت عملکرد ماشین حالت استفاده میشود.



آلرماشن اول در حالت عده فه بود خروجی را معلوسی کشم. در غیراین صررت آلرماشن دوم در حالت عدم و خروجی را با یک جدمی کشم. مدر غیراین صورت خروجی را تغییر ننی دهیم.

#### توضيح كد سوال:

کد بال یک ماشین حالت (Finite State Machine) با نام 'q2\_fsm' را در زبان VHDL پیادهسازی کردم. این ماشین حالت ورودی هایی را دریافت میکند و بر اساس آنها به یک توالی از حالت ها پیروی میکند تا خروجی های مورد نظر را تولید کند.

در موارد زیر، کدهای مهم و توضیحات مربوط به آنها آمده است:

- ۱. `generic (n: positive := 17) یک پارامتر ژنریک به نام `n` با مقدار پیشفرض ۱۷ تعریف شده است.
- ۲. `port`: ورودیها و خروجیهای ماشین حالت در این قسمت تعریف شده است. این ورودیها و خروجیها عبارتند از:
  - `clk`: سیگنال ساعت برای مدیریت روند زمانی.
  - `reset`: سيگنال بازنشاني براي ريست كردن ماشين حالت.
  - 'input': ورودی که یک بردار از بیتها است با طول 'n-1'.
  - `output`: خروجي كه يك بردار از بيتها است با طول `n-1`.
- ۳. `type state\_type is (start, s1, s2, s3, s4, s5, s6, done) نعریف شده است که `state\_type ` تعریف شده است که حالت های ماشین حالت را نشان می دهد.
- ۴. `type state\_type\_2 is (start\_2, s1\_2, s2\_2, s3\_2, s4\_2, done\_2)` یک نوع داده به نام `state\_type\_2` تعریف شده است که حالتهای دوماشین حالت را نشان می دهد.
  - ۵. `signal state: state\_type;` و `signal state\_2: state\_type;`: سیگنالهای `state` و `state` برای نگهداری حالتهای فعلی ماشین حالت و دوماشین حالت تعریف شدهاند.
  - ۶. `signal index\_2: unsigned(4 downto 0); ` و `(signal index index\_2: unsigned(4 downto 0); ` سیگنالهای `index `index\_2 برای نگهداری مق

ادیر فهرستها و دومقدارهای فعلی تعریف شدهاند.

. 'signal temp\_output: std\_logic\_vector(n-1 downto 0) (real temp\_output: std\_logic\_vector(n-1 downto 0) (real temp\_output) (real tem

۸. در بلوک 'process (clk, reset)، فعالیتهای ماشین حالت و دوماشین حالت در هر لبه صعودی ساعت و در صورتی که سیگنال بازنشانی روشن باشد انجام میشود.

9. در بلوک 'if reset = '1' then'، وضعیت ماشین حالت و دوماشین حالت در حالت بازنشانی قرار میگیرند.

۱۰. در بلوک 'elsif rising\_edge(clk) then'، وضعیت ماشین حالت و دوماشین حالت در صورتی که ماشین حالت در حالت کاری باشد بهروزرسانی می شود.

output <= (not input) when state = done else std\_logic\_vector(unsigned(input) + 1) when ` در بلوک 'done (input) = ، 'state\_2 = done\_2 else input; '، خروجی ماشین حالت و دوماشین حالت تعیین می شود. اگر ماشین حالت در حالت 'done\_2 (input) باشد، خروجی آن برابر با 'not input است. در غیر این صورت، اگر دوماشین حالت در حالت 'adone\_2 باشد، خروجی آن برابر با 'std\_logic\_vector(unsigned(input) + 1) است. در غیر این صورت، خروجی برابر با ورودی است.

این کد به طور خاص برای دو ماشین حالت مجزا طراحی شده است که هر کدام به صورت جداگانه ورودیها را بررسی کرده و خروجیهای مربوطه را تولید میکنند.

#### توضيح كد تست:

کد نست q2\_fsm\_tb برای نست و اعتبار سنجی واحد طراحی شده با نام q2\_fsm بدر این کد، واحد طراحی q2\_fsm کد نست عنوان یک کامپوننت تعریف شده است و از آن استفاده می شود.


در بخشهای زیر توضیحات مربوط به کد تست آمده است:

- 1. :component q2\_fsmتعریف کامپوننت A2\_fsmکه بر اساس آن واحد طراحی q2\_fsmتست می شود. این کامپوننت دارای ورودی ها و خروجی های کامپوننت مورد تست مطابقت داشته باشد.
  - ۲. signal clk, reset, input, output: تعریف سیگنال های مورد استفاده در کد تست، که به ورودی ها و خروجی های کامیوننت متصل می شوند.
- ۳. "UUT: q2\_fsmنام ونه ای از کامپوننت q2\_fsmبا نام UUTتعریف شده است. این نمونه برای تست واحد طراحی استفاده می شود.
  - ۴. :(UUT: q2\_fsm generic map (n => n) تعیین مقادیر ژنریک برای نمونه کامپوننت UUT، به طوری که مقدار ژنریک nبا مقدار nتعریف شده در کد تست برابر باشد.
  - اتصال: Q2\_fsm port map (clk => clk, reset => reset, input => input, output => output): .۵ سیگنالهای تست به پورتهای کامپوننت .UUT
- ۶. :processیک فرایند برای تولید سیگنال ساعت ۱clk با فرکانس مشخص شده است. سیگنال ساعت ابتدا به ۰ تنظیم می شود و سپس بعد از ۵ نانو ثانیه دیگر، دوباره به ۰ تغییر میکند. این فرایند برای ایجاد ساعت مناسب برای تست استفاده می شود.

- ۷. :processیک فرایند تست که ورودی ها و ریست را تنظیم میکند و سپس صبر میکند تا خروجی ها تولید شوند. در این فرایند، تست های مختلف با استفاده از تنظیمات متفاوت برای ورودی ها انجام می شود و نتایج تولید شده بررسی می شود. این فرایند شامل چند بلاک wait برای ایجاد دوره های ساعت و تنظیم ورودی ها و ریست است.
  - ۸. :configurationتظیمات کد تست برای استفاده از واحد طراحی q2\_fsmتعریف شده است.

کد تست q2\_fsm\_tbبرای اجرا و اعتبارسنجی واحد طراحی q2\_fsmاستفاده میشود. در این کد، سیگنالهای ورودی مورد نیاز برای تست تنظیم شده و نتایج تولید شده بررسی میشوند. این کد میتواند به عنوان یک مثال از نحوه استفاده از واحد طراحی g2\_fsm و تست عملکرد آن استفاده شود.

### سوال سوم



الف)

توضيح كد سوال:

این کدیک ماشین حالت Mealy با عملکردی مشخص بر اساس ورودی ها و ساعت را نشان میدهد. در این ماشین حالت، وضعیت در حالتهای S1 ، S2 و S3 تغییر میکند و خروجی متناسب با هر وضعیت و ورودی مشخص می شود.

نکتههای مهم در کد عبارتند از:

ا. :(state\_type is (s0, s1, s2, s3)تعریف یک نوع با نام state\_type استفاده می ده استفاده این نوع برای نگهداری وضعیت ماشین حالت استفاده می شود.

- ۲. :signal state : state\_type;تعریف یک سیگنال به نام stateاز نوع state\_typeبرای نگهداری وضعیت فعلی ماشین حالت.
  - ۳. :process (clk, reset)یک فرایند که به تغییرات ساعت و ورودی را واکنش نشان میدهد.
- ۴. :if reset = '1' then بررسی وضعیت ریست. اگر ریست برابر با ۱ باشد، ماشین حالت به وضعیت اولیه so برمی گردد.
  - 2. :elsif rising\_edge(clk) then ببه صعودی ساعت. اگر لبه صعودی ساعت رخ دهد، فرایند حالت جاری را بررسی میکند.
    - ۶. switch-case برای بررسی حالت فعلی ماشین.
  - ۷. هر حالت در بلاک case مشخص شده است و با توجه به وضعیت فعلی و ورودی، وضعیت بعدی تعیین می شود. برای مثال، اگر حالت 50 باشد و ورودی ۱ باشد، وضعیت به 51 تغییر می کند.
  - اً. :;'output = '1' when (state = s3 AND input = '0') ELSE '0';: اگر حالت فعلی 33 است. اگر حالت فعلی 33 است. الله و ورودی ۰ باشد، خروجی ۱ است، در غیر این صورت خروجی ۰ است.

این کد یک ماشین حالت Mealy است که ورودی را در نظر میگیرد و وضعیت و خروجی را بر اساس ورودی و تغییرات ساعت تعیین میکند.

#### توضيح كد تست:

کد تست ماشین حالت Mealy را توضیح میدهد. در این تست بنچ، ماشین حالت Mealy که قبلاً تعریف شده است، تست می شود. ورودی ها و ساعت با استفاده از سیگنال های reset 'clkو resetتعیین می شوند و خروجی ماشین نیز با سیگنال outputمشاهده می شود.

#### نکته های مهم در کد عبارتند از:

- ۱. تعریف سیگنالهای reset ،clk، و inputبرای تست ماشین حالت.Mealy
- ۲. mealy\_fsm port map: به سیگنالهای تعریف شده در تست بنچ.
  - ۳. :processیک فرایند برای تنظیم ساعت.
  - ۴. تنظیم سیگنال clk '۱' و '۱' با فاصله زمانی م ns، منظور ایجاد ساعت.
  - دومین فرایند برای تنظیم سیگنالهای reset و inputبه منظور ارسال ورودیهای تستی به ماشین حالت.
  - ۴. تنظیم سیگنال resetبه '۱' برای ریست ماشین، سیس تنظیم ورودیهای تستی با تاخیرهای زمانی ۱۰.۱۰
    - ۷. پس از تنظیم ورودی های تستی، فرایند منتظر میماند و تست بنچ پایان می پابد.

توجه داشته باشید که در کد تست، سیگنال outputبرای مشاهده خروجی ماشین تنظیم نشده است. بنابراین، خروجی ماشین در این کد تست قابل مشاهده نیست و تنها ورودیها ارسال میشوند.

#### توضيح كد سوال:

کد ماشین حالت Moore را توضیح می دهد. در این کد، ماشین حالت Moore با پورتهای input ،reset ،clk، و output و output تعریف شده است. ماشین حالت به وسیله سیگنال stateمدل سازی می شود.

#### نکتههای مهم در این کد عبارتند از:

- ا. تعریف متغیر state بنوع state typeکه شامل وضعیتهای s3 ،s2 ،s1 ،s0 وضعیتهای s3 ،s2 ،s1 ،s0
- ۲. فرایندی که با تغییرات سیگنالهای clk فاعده و اواده ایندی که reset برابر با ۱۱ باشد، ماشین به وضعیت اولیه soly ایندی که بازمی کردد.
  - ۳. با فعال شدن لبه صعودی سیگنال case، یک caseبرای وضعیتهای ماشین تعریف شده است. در هر وضعیت، براساس ورودی input، ماشین به وضعیت بعدی منتقل می شود.
  - ۴. در وضعیت s3، اگر ورودی inputبرابر با '۰' باشد، ماشین به وضعیت نهایی s4منتقل می شود که در آن خروجی output براد دارد. در غیر این صورت، ماشین در وضعیت s3باقی می ماند تا تاخیری با ورودی '۰' رخ دهد.
  - ۵. در وضعیت ۶4، ماشین براساس ورودی inputبه وضعیت جدید منتقل می شود. اگر inputبرابر با '۰' باشد، ماشین به وضعیت اولیه s0منتقل می شود. در غیر این صورت، ماشین در وضعیت اولیه s0منتد.
  - ۶. در نهایت، خروجی output بر اساس وضعیت کنونی ماشین تعیین میشود. در وضعیت ۶۹ خروجی outputبرابر با ۱۰ است.
    ۱۱ است و در سایر وضعیتها خروجی outputبرابر با ۱۰ است.

این کد ماشین حالت Moore را توصیف میکند که ورودی ها را بررسی کرده و خروجی را بر اساس وضعیت کنونی ماشین تعیین میکند.

#### توضيح كد تست:

کد نست برای ماشین حالت Moore را توضیح میدهد. در این کد، ماشین حالت Moore با پورتهای input ،reset ،clk، و output، و output، عریف شده است.

#### نکتههای مهم در این کد عبارتند از:

- تعریف کامیوننت moore fsmکه یورتهای ماشین حالت را شبیهسازی میکند.
- تعریف سیگنالهای ورودی و خروجی برای ماشین حالت، که به پورتهای ماشین حالت متصل می شوند.
- ۳. فرایند اصلی کد تست که دو فرآیند داخلی دارد. اولین فرآیند با تغییر سیگنال clkفعال میشود و مقادیر '۰' و '۱' را به تناوب سیگنال clkاعمال میکند.
- ۴. دومین فرآیند مربوط به تست ورودی ها و خروجی های ماشین حالت است. در این فرآیند، ابتدا پس از انقضای زمان میکند و به reset سیگنال resetرا به ۱۱' تنظیم میکند و به از ای هر مقدار ورودی، زمان های مشخصی را منتظر میماند. این فرآیند شامل چندین تغییر ورودی rinput است تا تست دنباله ورودی صورت بگیر د.
  - در نهایت، فرآیند تمام شده را با استفاده از waitبینهایت متوقف میکند.
- بنظیمات configurationنیز انجام می شود تا کامپوننت moore\_fsmبه عنوان واحد تست استفاده شود و تغییرات مورد نیاز را اعمال کند.

کد نست ابتدا سیگنال clkرا تنظیم کرده و سپس پس از گذشت زمانهای مشخص، ورودیها را تغییر میدهد و نتایج را بررسی میکند. با توجه به دنباله ورودیهای تست شده، خروجی ماشین حالت را بررسی کرده و نتایج را ثبت میکند.

# سوال چهارم

توضيح كد سوال:

این کد، طراحی یک مبدل binary به unary را نشان میدهد. در این کد، ما یک واحد BINARY\_TO\_UNARY با دو پورت ورودی و خروجی تعریف کردهایم. ورودی و خروجی تعریف کردهایم. ورودی و binary یک بردار از سه بیت است.

در معماری transform، یک فرآیند با ورودی binaryتعریف شده است. در این فرآیند، با استفاده از ساختار case، مقادیر ممکن برای binaryبررسی می شوند و خروجی unaryمتناسب با مقدار binaryتنظیم می شود.

مقادیر binaryاز "۰۰۰" تا "۱۱۱" بررسی میشوند و مقادیر متناظر آنها در unaryتنظیم میشوند. به عنوان مثال، وقتی binaryبرابر با "۰۰۰" است، خروجی unaryباید "۰۰۰۰۰۰۰" باشد.

در صورتی که مقدار binaryنامعتبر باشد، که به معنی هیچ یک از مقادیر ممکن نیست، خروجی unaryبه صورت "XXXXXXX")هفت عدد (X تنظیم می شود. این به معنی وضعیت نامعتبر یا نامشخص است.

به طور خلاصه، این کدیک مبدل سه بیتی به یک بیتی است که با استفاده از ساختار case، مقادیر ممکن برای binaryرا بررسی کرده و مقادیر متناظر در unaryرا تنظیم میکند.

#### توضيح كد تست:

کد تست سوال ۴، برای تست و اعتبارسنجی واحد `BINARY\_TO\_UNARY` طراحی شده است. این کد تست، ورودی های مختلف را به واحد `BINARY\_TO\_UNARY` ذخیره میکند. در ادامه، توضیحی از اجزای این کد تست آمده است:

- در قسمت تعریف 'binary to unary tb'، یک تست بنچ با نام 'binary to unary tb' تعریف شده است.
- در معماری `TB\_ARCHITECTURE'، یک کامپوننت با نام `binary\_to\_unary' تعریف شده است که پورتهای `binary' و `unary' را دارد. این کامپوننت تست شده را نمایش می دهد.
  - سيگنال 'binary' به عنوان ورودي و سيگنال 'unary' به عنوان خروجي تعريف شده است.
  - در بلوک 'UUT'، واحد تست شده 'binary\_to\_unary' با پورتهای متناظر به 'binary' و 'unary' مپ می شود.
- در فرآیند 'process'، مقادیر مختلف برای 'binary' تنظیم میشوند و پس از گذشت زمان مشخص (۱۰۰ ns)، مقدار 'binary' تغییر میکند. سپس منتظر میماند تا پردازش تمام شود.
  - در قسمت 'configuration'، تنظیمات برای تست بنج انجام می شود. این کد تست 'binary\_to\_unary\_tb' را برای واحد 'binary\_to\_unary' با استفاده از معماری 'transform' فراخوانی میکند.

به طور خلاصه، این کد تست برای تست واحد `BINARY\_TO\_UNARY طراحی شده است. با تغییر مقادیر `binary` و انتظار برای تکمیل فرآیند، خروجی متناظر در `unary بررسی می شود و صحت عملکرد واحد تست شده بررسی می شود.