به نام خدا

فرزان رحمانی ۹۹۵۲۱۲۷۱

گزارش تمرین سری دوم طراحی کامپیوتری سیستم های دیجیتال

سو ال او ل

توضيح كد سوال:

کد فوق یک ماژول به نام "sorter" را تعریف میکند که برای مرتبسازی یک آرایه از اعداد ۸ بیتی استفاده می شود. ماژول دارای پورت ورودی با نام "input" و نوع داده "array_of_8bit" و پورت خروجی با نام "output" و نوع داده "array_of_8bit" است.

در آرشیتکتور ماژول "sorter" یک بلاک فرآیند (process) وجود دارد که ورودی را دریافت میکند. در این بلاک فرآیند، دو متغیر محلی به نام "tmp" و "result" تعریف شدهاند. ابتدا مقدار ورودی به متغیر "result" انتساب داده میشود.

سپس با استفاده از حلقه های تودرتو، برای هر عضو j و j در بازه ۰ تا ۹، اعداد موجود در آرایه "result" مقایسه می شوند. اگر عضو i کوچکتر یا مساوی عضو j باشد، این دو عضو با یکدیگر جابجا می شوند. این عملیات به صورت متوالی انجام می شود تا زمانی که آرایه به صورت صعودی مرتب شود.

در نهایت، آرایه "result" به پورت خروجی "output" انتساب داده می شود تا آرایه مرتب شده به بیرون منتقل شود.

توضيح كد تست:

کد فوق برای تست و اعتبار سنجی ماژول sorter طراحی شده است. این کد شبیه سازی را برای ماژول sorter انجام میدهد تا مشخص شود آیا ماژول در ست عمل میکند یا خیر.

در ابتدا، کتابخانه HW2 و پکیج types.all از همان کتابخانه استفاده شده است. این کتابخانه و پکیجها میتوانند تعریفها و نوع دادههای خاصی را شامل شوند که در این کد به کار رفته است.

سپس، ماژول sorter_tb تعریف شده است که به عنوان ماژول تست استفاده می شود.

در بخش معمار یTB_ARCHITECTURE ، ابتدا کامپوننت sorter تعریف شده است که به عنوان واحدی که برای تست استفاده می شود. این کامپوننت دارای دو پورت ورودی به نام input و خروجی به نام output است.

سیگنالهای stimulus و output تعریف شدهاند که به ترتیب به پورت ورودی و خروجی ماژول sorter متصل میشوند.

در بلاکprocess ، سیگنال input با مقادیر تصادفی پر میشود و سپس منتظر میماند. سپس، مقادیر دیگری به سیگنال input انتساب داده میشود و دوباره منتظر میماند. در اینجا میتوانید مقادیر input را به عنوان الگوهای تست تغییر دهید.

در بخش انتهایی، ماژول sorter با استفاده از port map به سیگنالهای stimulus و output متصل شده است.

تنظیمات نهایی TESTBENCH_FOR_sorter نیز تعیین میکند که ماژول sorter_tb با استفاده از ماژول sorter تعریف شده در کارتابانک استفاده شود.

در کل، کد فوق برای تست و اعتبارسنجی ماژول sorter طراحی شده است و مقادیر stimulus به ماژول داده میشود تا خروجی را تولید کند و بررسی شود که آیا ماژول درست عمل میکند یا خیر .

سوال دوم

توضيح كد سوال:

کد فوق برای ماژول root_picker طراحی شده است. این ماژول یک عدد ۱۰ بیتی را به عنوان ورودی دریافت میکند و جذر مربع این عدد را محاسبه میکند. سپس خروجی محاسبه شده را برگردانده میکند.

در ابتدا، کتابخانه IEEE و پکیجهای مورد نیاز استفاده شده از آنها فراخوانی میشوند. همچنین پکیج types.all از کتابخانه work نیز فراخوانی شده است که میتواند تعریفها و نوع دادههای خاصی را شامل شود.

سپس، ماژول root picker تعریف شده است که علاوه بر پورتهای ورودی و خروجی، شامل یک فرآیند است.

در بخش معماریBehavioral ، فرآیندی تعریف شده است که وابسته به سیگنال ورودی input است. در این فرآیند، متغیرهای x و result بنیز یک result بدریف شده اند. متغیر result نیز یک result بنیز یک std logic vector بنیز یک std logic vector بنیز یک std logic vector بنیز یک از ابتدا به صفر مقداردهی شده است.

سپس، متغیر y نیز به صورت صحیح تعریف شده است. یک حلقه while تعریف شده است که تا زمانی که مقدار y به توان دوم کوچکتر از x باشد، به طور متوالی مقدار y را افزایش می دهد. در واقع، این حلقه به دنبال مقدار کوچکترین y است که y به توان دوم بزرگتر مساوی x باشد.

در نهایت، مقدار y به عنوان نتیجه محاسبه جذر مربع به صورت unsigned تبدیل می شود و سپس با استفاده از تابع output output با طول ته بیتی تبدیل می شود. این مقدار به عنوان خروجی به سیگنال std_logic_vector اختصاص داده می شود.

توضيح كد تست:

کد فوق یک تست بنج برای ماژول root_picker است. این تست بنج برای ارزیابی عملکرد ماژول root_picker طراحی شده است.

ابتدا، کتابخانه HW2 و پکیج types.all از آن کتابخانه فراخوانی میشوند. همچنین کتابخانه IEEE و پکیجهای مورد نیاز استفاده شده از آن فراخوانی میشوند.

سپس، ما ژول root_picker_tb تعریف شده است که شامل معماری TB_ARCHITECTURE است.

در بخش معماریTB_ARCHITECTURE ، ابتدا ماژول root_picker نعریف شده است که شامل پورتهای ورودی و خروجی است. سیگنالهای ورودی و خروجی نیز به شکل STD_LOGIC_VECTOR تعریف شدهاند.

سپس، ما ژول root_picker به عنوان (Unit Under Test) با استفاده از دستور port map به سیگنال های ورودی و خروجی متصل می شود.

در بخشprocess ، یک فرآیند تعریف شده است که به توالی مقادیر مختلفی را به سیگنال ورودی input اختصاص میدهد. بین هر اختصاص مقدار، با استفاده از دستور wait for ، مدت زمان ۱۰۰ ons احتصاص مقدار، با استفاده از دستور wait for

در نهایت، تنظیمات تست بنچ تعریف شده است. ما رول root_picker به عنوان UUT تعریف شده است و entity در نهایت، تنظیمات تست بنچ تعریف شده است. work.root_pickerبا معماری behavioral برای آن استفاده شده است.

با اجرای این تست بنچ، مقادیر مختلف به عنوان ورودی به ماژول root_picker اختصاص داده میشوند و خروجی محاسبه شده توسط ماژول را مشاهده میکنیم. این تست بنچ برای ارزیابی صحت و عملکرد ماژول root_picker مفید است.

سوال سوم

توضيح كد سوال:

کد فوق یک ماژول با نام one_by_one را پیادهسازی میکند. این ماژول ورودی یک بردار بیتی به نام input با طول ۱۶ دارد و خروجی یک بردار بیتی به نام output با طول ۲ را تولید میکند.

در معماریone_by_one ، یک فر آیند (process) تعریف شده است که و ابسته به تغییرات در ورودی input فعال می شود. این فر آیند شامل تعریف دو متغیر از نوع integer به نام های even_idx و odd_idx است.

سپس، یک حلقه (for loop) تعریف شده است که برای هر عضو در ورودی input اجرا می شود. در هر مرحله، بررسی می شود که آیا این عضو در جایگاه فردی یا زوجی قرار دارد. اگر جایگاه زوجی باشد، بررسی می شود که آیا مقدار آن برابر با ۱ است یا خیر، و در صورت برقراری شرط، مقدار متغیر even_idx یک واحد افزایش می یابد. اگر جایگاه فردی باشد، همین بررسی برای مقدار odd_idx

سپس، با استفاده از دو عبارتif-else ، بررسی میشود که آیا مقدار even_idx به از ای ورودی های زوجی بر ابر با $^{\circ}$ بخش پذیر است و آیا مقدار مناصلی به نتیجه بررسی، مقدار مناسب به خروجی است و آیا مقدار مناسب به خروجی odd_idx اختصاص داده می شود.

بنابراین، ماژول one_by_one بهازای ورودیهای ۱۶ بیتی، با تحلیل جایگاه فردی و زوجی بیتها، مقادیر دو بیت خروجی را تولید میکند که نشاندهنده بخشپذیری even_idx بر ۳ و odd_idx بر ۵ است.

توضيح كد تست:

کد فوق یک تست بنچ برای ماژول one_by_one را پیادهسازی میکند. این تست بنچ شامل ماژول تستی با نام one_by_one_tb کد فوق یک تست بنچ شامل ماژول تستی با نام one_by_one را معماری TB_ARCHITECTURE است که برای تست واحد one_by_one

در این تست بنچ، ابتدا یک ماژول one_by_one با استفاده از اتصالات port map به ماژول تستی UUT متصل می شود. سپس، سیگنالهای stimulus و observed که به ترتیب با ورودی ها و خروجی های ماژول one_by_one مرتبط هستند، تعریف می شوند.

سپس، یک فرآیند process تعریف شده است که شامل چندین دستور wait است. این دستورها با فاصله زمانی ۱۰۰ ns صبر میکنند و سپس ورودی input ماژول one_by_one را با مقادیر مشخص شده تغییر میدهند. هر یک از مقادیر ورودی برای مدت ۱۰۰ مدر ورودی قرار میگیرند.

در نهایت، این تست بنچ با استفاده از تنظیماتconfiguration ، ماژول تستی UUT را با ماژول one_by_one متصل میکند و تنظیمات لازم را برای اجرای تست تعیین میکند.

بنابراین، این تست بنچ با اعمال مقادیر مشخص برای ورودیهای ماژول one_by_one و ثبت خروجیهای متناظر، عملکرد و صحت عملیات ماژول one_by_one را بررسی میکند.

سوال چهارم

توضيح كد سوال:

کد فوق یک ماژول با نام "Alarm_Clock" را پیادهسازی میکند که یک ساعت هشدار دار را نمایش میدهد. این ماژول شامل ورودی های) "clock_set" سیگنال ساعت(،) "reset" ریست کردن ساعت(،) "clock_set" انتظیم زمان ساعت(،) "alarm_set" (توقف هشدار) و "input_time" (زمان ورودی) است. خروجی ماژول نیز "on_alarm" است که وضعیت هشدار را نمایش میدهد.

در معماری Behavioral این ماژول، یک فرآیند با ورودی "clk" تعریف شده است. در این فرآیند، متغیرهای محلی نظیر "current_time"(زمان فعلی) و "alarm_time" (زمان هشدار) تعریف شدهاند. همچنین، متغیر "second" برای نگهداری مقدار ثانیه فعلی تعریف شده است.

در هر لبه صعودی سیگنال "clk" ، مقدار متغیر "second" افزایش مییابد. اگر "second" برابر با ۵۹ شود، به صفر تنظیم میشود. سپس، در صورتی که "second" برابر با صفر باشد، زمان فعلی به درستی بروزرسانی میشود. ابتدا بررسی میشود که آیا مقدار آخرین چهار بیت زمان فعلی (مربوط به دقیقه) برابر با ۹ است یا نه. اگر برابر با ۹ باشد، این چهار بیت به صفر تنظیم میشوند و سپس بررسی میشود که آیا مقدار بیتهای بعدی (مربوط به ساعت) نیز باید بروزرسانی شوند یا خیر. در نهایت، مقدار بیتهای بعدی (مربوط به ساعت) نیز باید بروزرسانی شوند یا خیر. در نهایت، مقدار بیتهای به در ستی بروزرسانی میشوند.

همچنین، در صورتی که ورودی "reset" برابر با ۱ باشد، زمان فعلی و متغیر "second" صفر می شوند و ساعت به حالت اولیه برگردانده می شود.

همچنین، اگر ورودی "clock_set" برابر با ۱ باشد، زمان فعلی با مقدار ورودی "input_time" برابر قرار میگیرد و متغیر "second"صفر میشود. همچنین، اگر ورودی "alarm_set" برابر با ۱ باشد، زمان هشدار با مقدار ورودی "input_time" برابر قرار میگیرد.

در نهایت، بررسی می شود که آیا زمان فعلی با زمان هشدار برابر است یا نه. اگر برابر باشند، خروجی "on_alarm" به ۱ تنظیم می شود و پس از ۱ نانو ثانیه، هشدار فعال می شود. همچنین، اگر ورودی "alarm_stop" برابر با ۱ باشد، خروجی "on_alarm" به ۰ تنظیم می شود و پس از ۱ نانو ثانیه، هشدار غیرفعال می شود.

بنابراین، این ماژول یک ساعت هشدار دار را با استفاده از سیگنال ساعت و ورودیهای تنظیم زمان و هشدار پیادهسازی میکند و با بروزرسانی زمان فعلی و بررسی تطابق آن با زمان هشدار، وضعیت هشدار را نمایش میدهد.

توضيح كد تست:

کد فوق یک بنچنست برای واحد "alarm_clock_tb" را پیادهسازی میکند. این بنچنست شامل موجودیت های "alarm_clock_tb" (موجودیت نست شده) است. (موجودیت بنچنست) و "alarm_clock_tb" (موجودیت نست شده) است.

موجودیت "alarm_clock_tb" شامل اعضایی نظیر "reset"، "reset"، "dlarm_stop"، "alarm_clock_tb"، "alarm_clock_tb" ا "input_time"است که به ترتیب ورودی های سیستم ساعت هشدار دار هستند. همچنین، عضو "on_alarm" نیز خروجی موجودیت است که وضعیت هشدار را نمایش مهدهد.

در بنچتست، ابتدا موجودیت "alarm_clock" با استفاده از "port map" ورودیهای خود را به ورودیهای بنچتست متصل میکند. سپس، در یک فرآیند بنچتست، مقادیر مورد نیاز برای تنظیم سیگنالهای ورودی در طول زمان تعیین میشود. این مقادیر شامل تنظیمات مختلف ساعت هشدار دار برای تست صحت عملکرد آن است.

در این بنچتست، در دو دوره زمانی مختلف، دو ساعت هشدار دار تست میشود. ابتدا زمان را به ۱۳:۲۱ تنظیم میکنیم و سپس هشدار را در ۱۳:۲۵ تنظیم میکنیم. سپس، هشدار فعال میشود و پس از یک مدت زمان، توسط سیگنال "alarm_stop" هشدار متوقف میشود. سپس، زمان را به حالت اولیه بازگردانده و سپس زمان را به ۱۹:۰۰ و هشدار را به ۲۱:۰۱ تنظیم میکنیم. مجدداً هشدار فعال می شود و پس از یک مدت زمان، متوقف می شود. در نهایت، زمان را به ۱:۰۷ و هشدار را به ۱:۰۷ تنظیم می کنیم و مجدداً هشدار فعال می شود و پس از یک مدت زمان، متوقف می شود.

همچنین، در بخش دیگری از بنج تست، سیگنال "clk" با استفاده از یک فرآیند توالی سازی شده است. این فرآیند باعث تولید سیگنالی متقاطع با دوره های زمانی یکسان می شود.

به این ترتیب، با اجرای این بنچتست، عملکرد موجودیت "alarm_clock" در شرایط مختلف تست و صحت عملکرد آن بررسی میشود.

پایان