In the name of God

HOMEWORK #2

CAD

Dr.Khodadadi

Spring 1402

Designer:

Mohammad Hossein Mirzaei

Afshin Zangene

Deadline:

1402/02/29

Notes:

- 1. Do the homework's with your own information
- 2. Any similarity between solutions reduces 1 point from overall point of your assignments.
 - 3. 25 percent of your score will be decreased per day after the announced deadline.

سوالات زیر را با زبان VHDL پیاده سازی کنید. در پایان برای هر سوال تمامی فایل های vhdl تون رو اعم از کد و تست بنچ تو یک فایل مرج کنید(همه ی کد ها پشت سر هم باشند) و بفرستید(در صورت عدم تطابق با کد اصلیتون و یا در صورت عدم ارسال نمره اون سوال رو از دست میدید)

و در بخش همه ی پاسخ ها تمامی فولدر های پروژه هاتون رو با داک و عکس ویو فرم ها رو زیپ کنید و ارسال کنید.

> ۱ - <mark>مرتبگر</mark> (میرزایی) دنامه ای بنویسید که ۱۰

برنامه ای بنویسید که ۱۰ عدد ۸ بیتی را به عنوان <mark>ورودی</mark> بگیرد و <mark>اعداد</mark> را که به <mark>صورت صعودی مرتب شدهاند</mark> به عنوان خروجی بدهد.

۲- جذرگیر (میرزایی)

برنامهای بنویسید که <mark>یک عدد ۱۰ بیق std_logic_vector</mark> را به عنوان ورودی بگیرد و <mark>سقف جذر عدد گرفتهشده</mark> را به صورت عبارتی ۶ بیتی برگرداند .

نمونه ورودی : " ۰۰۰۱۱۱۰۰۰۰"

نمونه خروجی : عبارت بالا بیان گر عدد ۱۱۲ میباشد که اگر از آن جذر بگیریم عدد حدودی بهدست آمده ۱۰.۵۸ میباشد که سقف آن عدد ۱۱ میشود که به صورت "۱۰.۵۸ " قابل نمایش است.

۳- یکی در میون (میرزایی)

برنامهای بنویسید که <mark>عبارت ۱۶ بیتی</mark> را به عنوان <mark>ورودی</mark> بگیرد و عبارتی <mark>متشکل از ۲ بیت خروجی</mark> بدهد . این ۲ بیت متشکل هستند از:

اگر <mark>مجموع indexهای زوج عبارت ۱۶</mark> بیتی بر <mark>۳ بخشپذیر باشند</mark>، <mark>بیت پر ارزش خروجی ۱</mark> و در <mark>غیر این صورت ۰</mark> میشود. اگر <mark>مجموع indexهای فرد عبارت ۱۶</mark> بیتی ب<mark>ر ۵ بخشپذیر باشن</mark>د، بیت <mark>کمارزش خروجی ۱</mark> و در <mark>غیر این صورت ۰</mark> میشود. index * دهی از <mark>۱ شروع</mark> می شود.

نمونه ورودی:

"1100110000111111"

مجموع ایندکس های فرد:

5 = 1+0+1+0+0+1+1+1

مجموع ایندکس های زوج:

5 = 1+0+1+0+0+1+1+1

نمونه خروجی: "۱۰" (مجموع indexهای زوج بر ۳ بخشپذیر نیست و مجموع indexهای فرد بر ۵ بخشپذیر است.)

٤- ساعت زنگدار (زنگنه)

در این سوال باید شما باید <mark>مداری برای یک ساعت زنگدار طراحی</mark> کنید.

این مدار دارای یک سیگنال clk است که گذر ثانیه را مشخص می کند. برای نشان دادن ساعت توسط این مدار ۸ بیت برای دقیقه خواهیم داشت که ۴ بیت آن برای رقم کمارزش و ۴ بیت دیگر برای رقم پرارزش خواهد بود و برای ساعت نیز ۴ بیت برای رقم کمارزش و ۲ بیت برای رقم پرارزش آن نیاز خواهیم داشت. سیگنال reset تمام مقادیر دقیقه و ساعت را صفر خواهد کرد. اگر سیگنال clock_set برابر ۱ باشد میتوانیم ساعت دلخواه خود را ورودی داده و تنظیم کنیم. همچنین اگر alarm_set برابر ۱ باشد با ورودی دادن زمان دلخواه خود، زنگ ساعت را تنظیم می کنیم. هر زمان در طول کار ساعت اگر به زمان مشخصشده برسیم، سیگنال on_alarm برابر ۱ خواهد شد و تا زمانی که alarm_stop تنظیم نشود این هشدار همچنان روشن خواهد بود. مدار این سوال را با استفاده از زبان VHDL پیادهسازی کنید.