

درس: آزمایشگاه معماری کامپیوتر (جلسه چهارم)


مروری بر VHDL(ادامه)


• آزمایش سوم

نیمسال دوم ۱۴۰۰

### Ports in VHDL

· liels Port





- تعریف port از نظر type و دیگر جزیبات مشابه Signal است. تنها کافی است Mode به آن اضافه شود.
  - با تعریف Port دیگر نمی توان با همان نام Signal در داخل برنامه تعریف نمود.

# Port - مثال

```
entity test is
port
    (
    Data : inout Std_Logic_Vector(7 downto 0);
    Addr : in Std_Logic_Vector(9 downto 0);
    NotCS : in Std_Logic;
    RdNotWr : in Bit
    );
end test;
```

#### Generic

- می توان مقادیر ثابتی را در ابتدای برنامه (درون Entity) تعریف نمود و از راه های مختلف مقدار آن را تعیین نمود.
  - کاربرد آن به طور معمول تعیین تعداد بیت های Variable ،Constant ،Signal و غیره است.

```
entity my_design is
   generic (BusWidth : Integer := 16);
   port(DataBus : inout Std_Logic_Vector(BusWidth-1 downto 0));
   ...
end my_design
```

## Generic

- تعریف generic مشابه تعریف Signal است.
  - حتما باید مقداردهی اولیه شده باشد.

#### Testbench

- به منظور ارزیابی اولیه و درستی سنجی سیستم طراحی شده از Testbench استفاده می شود.
- مشابه آن است که واحد طراحی شده را در نظر گرفته و ورودیهای مختلف را به آن اعمال کنیم و در نهایت خروجی را بررسی کنیم.
- در عمل چیزی بجز همان کد VHDL نیست که به منظور بررسی صحت عملکرد مدار دیجیتال طراحی شده
   می باشد.

- بهتر است که کد اصلی را داخل implementation و test benchها را دربخش simulation تعریف کنیم .
  - ما فایل test bench را هیچ وقت سنتز نمی کنیم.
- در داخل test bench اسم سیگنال ها را مشابه و هم نام پورت های مداری که تست می کنید قرار دهید.(این موضوع با مطلبی که قبلا گفتیم در تناقض نمی باشد.)
- خود برنامه نام مدار مورد تست و پورت های آن را تحت عنوان component تعریف می کند و نیز خودش مقادیر اولیه ای برای ورودی ها در نظر می گیرد.
  - بخش اصلی همان port map است که قبلا با آن آشنا شده اید و باز هم نرم افزار انجام می دهد.
    - در مدارهای ترکیبی آن بخشی را که حاوی کلاک است حذف می کنیم.
- در tets bench می توانید به سادگی مقدار بدهید یا در یک process مقادیری را مثلا با دستورات سطح بالا شبیه مقدار مقداردهی کنید.
  - در اینجا از مقادیر تاخیر که قبلا اشاره نموده بودیم استفاده می کنیم تا بتوانیم نتایج را مشاهده کنیم در غیر این صورت تمام مقداردهی ها یکدفعه صورت می گیرند و نمی توانیم بررسی کنیم.
    - در واقع کار اصلی ما مقداردهی سیگنال هاست.

در port mapها به جای استفاده از فلش ها و مقداردهی از طرق port map میتوانیم به ترتیب نام سیگنال ها را فقط در name بنویسیم که براساس ترتیب و مکان قرارگیری نگاشت شوند.

```
ARCHITECTURE behavior OF tb Flip Flop IS
COMPONENT Flip Flop PORT(
                   d: IN std logic;
                   reset: IN std logic;
                   clk: IN std logic;
                   q: OUT std logic );
 END COMPONENT:
         signal d : std logic := '0';
         signal reset : std logic := '0';
         signal clk : std logic := '0';
          signal q : std_logic; -- Clock period definitions
constant clk period : time := 10 ns;
BEGIN
 uut: Flip Flop PORT MAP ( d, reset, clk, q
```

```
BEGIN
LIBRARY ieee;
                                                                                    -- Instantiate the Unit Under Test
USE ieee.std logic 1164.ALL;
                                                                         (UUT)
USE ieee.std logic unsigned.ALL;
                                                                           uut: full adder PORT MAP (
ENTITY tb fulladder IS
                                                                              a => a,
END tb fulladder;
                                                                              b \Rightarrow b,
ARCHITECTURE behavior OF tb_fulladder IS
                                                                              cin => cin,
  -- Component Declaration for the Unit Under Test (UUT)
                                                                              sum => sum,
  COMPONENT full adder
                                                                              cout => cout
  PORT(
                                                                           -- Stimulus process
     a: IN std logic;
                                                                           stim proc: process
     b: IN std logic;
                                                                                    variable count : std logic vector(2
     cin: IN std logic;
                                                                         downto 0) := "000";
     sum: OUT std logic;
                                                                           begin
     cout: OUT std logic
                                                                                              while (count < "111")
                                                                         loop
  END COMPONENT;
                                                                                              wait for 1 ns;
                                                                                              count := count + 1;
          --Inputs
                                                                                              a <= count(0);
 signal a : std_logic := '0';
                                                                                              b <= count(1);
 signal b : std logic := '0';
                                                                                              cin \le count(2);
 signal cin : std logic := '0';
                                                                                              end loop;
          --Outputs
                                                                                              wait;
 signal sum : std logic;
                                                                           end process;
 signal cout : std logic;
                                                                         END;
```

کلیه مدارهای دیجیتالی که در آزمایش های قبلی مورد بررسی قرار گرفته بودند از نوع مدارهای ترکیبی بودند.

در این مدارها خروجی ها همه به ورودی های دیجیتال وابسته اند. گرچه به نظر می رسد که هر سیستم دیجیتال دارای مدارهای ترکیبی است، بسیاری از سیستم هایی که در عمل با آن مواجه هستیم حاوی عناصر حافظه هم می باشند و بنابراین لازم است تا این سیستم ها بر حسب منطق ترتیبی مورد بررسی قرار گیرند.

همچنین لازم است در مواردی در فرایند طراحی گیت عمدا تاخیراتی اعمال گردد.

نمونه هایی را با هم بررسی می کنیم.

پالس های کلاک در سرتاسر سیستم توزیع می گردند به نحوی که عناصر حافظه تنها هنگام رسیدن هر پالس تحت تاثیر ورودی خود قرار می گیرند.

عناصر ذخیره سازی در مدارهای ترتیبی کلاک دار را فلیپ فلاپ می گویند.


فلیپ فلاپ یک وسیله ذخیره سازی دودویی بوده و قادر است یک بیت از اطلاعات را در خود ذخیره نماید.

در این آزمایش مباحث اصلی مربوط به مدارهای ترتیبی بالاخص مدارهای ترتیبی همزمان مورد بحث و بررسی قرار خواهند گرفت.

حالت فلیپ فلاپ ها تنها هنگام تغییر وضعیت یک پالس ساعت عوض می شود که ما حساسیت فلیپ فلاپها به لبه کلاک (پالس ساعت) را با مفهوم والت فلیپ فلاپها به لبه کلاک (پالس ساعت) را با مفهوم والت فلیپ فلاپها به لبه کلاک (پالس ساعت) را با مفهوم والت فلیپ فلاپها به لبه کلاک (پالس ساعت) را با مفهوم والت فلیپ فلاپها به لبه کلاک (پالس ساعت) را با مفهوم والت فلیپ فلاپها به لبه کلاک (پالس ساعت) را با مفهوم والت فلیپ فلاپها به لبه کلاک (پالس ساعت) را با مفهوم والت فلیپ فلاپها به لبه کلاک (پالس ساعت) را با مفهوم والت فلیپ فلاپها به لبه کلاک (پالس ساعت) را با مفهوم والت فلیپ فلاپها به لبه کلاک (پالس ساعت) را با مفهوم والت فلیپ فلاپها به لبه کلاک (پالس ساعت) را با مفهوم والت و نام و نا

فلیپ فلاپها در ۳ گروه JK-FF ،T-FF قرار می گیرند.

ساختار داخلی یک لچ (حساس به سطح پالس نوع ) D



فليپفلاپ D

CLK

به غیر از فلیپ فلاپ نوع Dفلیپ فلاپ های دیگری نیز وجود دارند .اقتصادی ترین و به غیر از فلیپ فلاپ قابل ساخت، نوع Dحساس به لبه می باشد که به تعداد کمتری گیت نیاز دارد .دیگر فلیپ فلاپ ها را می توان با فلیپ فلاپ Dو مقداری مدار بیرونی به وجود آورد .دو فلیپ فلاپ رایج در طراحی سیستم های دیجیتال عبارتند از : فلیپ فلاپ Dلو D0. فلاپ D1. فلیپ فلاپ متمم ساز است که در طراحی شمارنده های دودویی بسیار مورد توجه است.

فلیپ فلاپ <b>D</b>			${f J}{f K}$ فليپ فلاپ			فلیپ فلاپ T			
D	Q(t+1)		J	K	Q(T+1)		T	Q(t+1)	
0	0	بازنشاني	0	0	Q(t)	بلا تغيير	0	Q(t)	بلا تغيير
1	1	نشاندن	0	1	0	بازنشاني	1	Q'(t)	متمم
			1	0	1	نشاندن			
			1	1	Q'(t)	متمم			

### فرم کلی دستور case:

#### CASE expression IS

**END CASE**;

```
WHEN constant_value =>
  statement;
  statement;
WHEN constant_value =>
  statement;
  statement;
WHEN OTHERS =>
  statement;
  statement;
```

دستور case چون یک دستور sequential است یعنی عبارات داخلی آن به ترتیب و خط به خط اجرا می شوند لذا حتما می بایست داخل بدنه وشته شود.

Processها ماهیت ترتیبی دارند و باید در بدنه ی Architectureنوشته شوند.

این ساختارها به صورت ترتیبی اجرا می شوند لذا درون آنها می توان از دستورالعملهای If ... then ... else وقتی توان از دستورالعملهای Sensitivity listسیگنال هایی هستند که وقتی Eventروی آنها رخ میدهد Sensitivity listسیگنال هایی هستند که وقتی Eventروی آنها رخ میدهد استفاده کرد. هر Processرا تحریک می کند

برای طراحی ماشین های حالت از Processها استفاده می شود. همان طور که گفته شد اگر مقدار سیگنالی که در Sensitivity listوجود دارد تغییر کند Processاجرا می شود. اگر Processمدل کننده ی یک بلوک ترکیبی است، تمام ورودی های آن باید در Sensitivity listلحاظ شود.

ماشین های حالت در لبه های کلاک تغییر حالت میدهند، لذا کلاک باید در ورودی Sensitivity listوارد شود. علاوه بر این حالت درونی سیستم هم باید در یک متغیر داخلی نگهداری شود. برای نگهداری حالتها در خود VHDLمی توان Typeجدید تعریف کرد که در این جا مثلا دو مقدار Aو النشان دهنده دو حالت از سیستم هستند:

Type state is (A,B);

حال برای استفاده از Type تعریف شده می توان از آن Typeیک سیگنال یا متغیر تعریف کرد. سپس از دستورالعمل Caseروی سیگنال یا متغیر تعریف شده برای انشعاب به حالت های سیستم استفاده می شود. واضح است که این دستورالعمل Caseبسته به اینکه ماشین حالت به صورت Mealyیا Mooreباید طراحی شود، در داخل Processتعریف می شود. به عنوان مثال:

Signal st : state;

Process (...)

Case st is

When A => ....

When B => ....

برای طراحی مدارات با حافظه مدلی به نام مدل هافمن وجود دارد که قسمت ترکیبی مدار را از قسمتی ترتیبی آن جدا می کند. قسمت ترتیبی آن معمولا با Processی که نسبت به حالت های مدار با Processی که نسبت به حالت های مدار حساس است نوشته می شود.

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
-entity Flip_Flop is
   port (
      d, reset, clk: in std logic;
      q : out std logic
end Flip Flop;
-architecture Behavioral of Flip Flop is
-begin
   q <= '0' when reset='1' else
   d when clk'event and clk='1';
   --d when clk'event and clk='1' else UNAFFECTED;
end Behavioral;
```

```
process (clk, reset)
begin
        if (reset ='0') then
               0 <= '0';
       else if (clk'event and clk = '0') then
                Q \leq D;
               end if;
               end if;
end process ;
```

```
uut: Flip Flop PORT MAP (
       d \Rightarrow d
       reset => reset,
       clk => clk,
       q = > q
-- Clock process definitions
clk process :process
begin
             clk <= '0';
             wait for clk period/2;
             clk <= '1';
             wait for clk period/2;
end process;
     d <= '1', 'X' after 22 ns, '1' after 24 ns, 'U' after 35 ns, '1' after 40 ns;
     reset <= '1' after 50 ns, '0' after 60 ns;
```

گزارش کار: برای هر یک از فلیپ فلاپ های D,T,JK

- طراحی شماتیک طرح (محتوای توصیف) بر صورت فیزیکی
  - پیادهسازی مدارها با استفاده از زبانهای توصیف
- شبیه سازی مدارهای توصیف شده و تهیه Testbench برای آن و نشان دادن درستی عملکرد آنها.