

درس: آزمایشگاه معماری کامپیوتر(جلسه سوم)

- مروری بر VHDL(ادامه)
 - آزمایش دوم

نیمسال دوم ۱۴۰۰

مقداردهی به Signal در داخل برنامه

```
begin
   -- one bit <= 'Z'; --wrong, just 0 and 1
  one stdlogic <= '0';
  --vector of bits descending <= (others => 'X'); --wrong
  vector of bits ascending <= ('1','0','1', others => '0'); -- ("1011", others => '0') is wrong
  vector_of_stdlogic_descending <= ('Z','U','0',OTHERS => '1');
  vector_of_stdlogic_ascending <= "Z01U";</pre>
  -- two simultanious assignment is not valid
  int_signal_no_lenght <= 127;
  int signal pos <= 54;
```

مقداردهی به Signal درون برنامه

```
-- two simultanious assignment is not valid
int signal no lenght <= 127;
int signal pos <= 54;
int_signal_neg <= -16;
--boolean signal <= '1'; --wrong
time signal <= 5 hr;
string_signal <= "HelloWorld";
char signal <= 'H';
```

نکات مقداردهی به Signal درون برنامه

- تغییر مقدار Signal یا مقداردهی به یک Signal در بدنه اصلی Code درون Architecture و بعد از begin انجام می شود. از علامت => استفاده می شود.
 - چند سیگنال یا Constant از یک نوع را می توان به صورت یکجا تعریف کرد
 - امکان تغییر type یا تعداد بیت Signal در بدنه اصلی کد وجود ندارد و همواره ثابت میماند.

STD Resolution for multiple Drive Signals

Resolution table for std_logic

	resolved function										Signal A, B, C: std_logic_vector(2 downto 0)		
		U	х	0	1	z	w	L	н				
uninitialized	U	U	U	U	U	U	U	U	U	U	3.5.5		
unknown	X	U	x	x	x	x	X	x	x	x	A <= B after 2 ns;		
forcing low	0	U	X	0	x	0	0	0	0	X			
forcing high	1	U	x	x	1	1	1	1	1	x	$A \le C$ after 1 ns;		
high impedance	Z	U	x	0	1	Z	W	L	Н	X			
weak unknown	w	U	X	0	1	w	W	W	w	x	$A \le B \text{ or } C;$		
weak low	L	U	X	0	1	L	W	L	W	x	A		
weak high	н	U	X	0	1	H	W	w	Н	x	A <=		
Don't Care		U	X	X	X	х	X	X	X	x	***		

Slicing

 با استفاده از پرانتز به شکل زیر، می توان تعداد بیت مشخص یا بخشی از یک سیگنال (یا هر Variable) را انتخاب نمود.

Signal a : std_logic_vector(7 downto 0) := "10101100";

Signal b : std_logic_vector(3 downto 0);

...

$$B \le a(5 \text{ downto } 2); \rightarrow b="1011"$$

...

$$B \le a(2 \text{ to } 7); \rightarrow ILLEGAL$$

Concatenation

- به معنی چسباندن دو متغیر در کنار یکدیگر است.
- این مقدار جدید از سمت راست به متغیر سیگنال (یا assign (Variable می شود.
 - از علامت & و (...) بدین منظور استفاده میشود.
 - Type و تعداد بیت دو طرف => باید برابر باشد.

(ادامه) Concatenation

```
--signal declarations for concatenation

signal a,b,c : std_logic := '0';

signal aa : std_logic_vector(7 downto 0) := X"FF";

signal bb,d : std_logic_vector(3 downto 0) := "0001";


signal cc : std_logic_vector(15 downto 0);
```

```
bb <= a & b & '1' & c; → b="0010"

d <= aa(6 downto 4) & a; → d="1110"


cc <= bb & bb & d & d; → cc="001000100001
```

Multiplexer




Sel	In0	In1	outp
0	0	-	0
0	1	-	1
1	-	0	0
1	-	1	1

```
Library and Packages
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
          Interface or Entity -----
entity mux2tol lbit is
   --port
  -- in0, in1, sel : in std logic;
   -- outp : out std logic
end mux2tol lbit;
         Architecture or Body -----
architecture Behavioral of mux2tol 1bit is
   signal in0, in1, sel, outp : std logic;
begin
  outp <= (in0 AND NOT sel) OR (in1 AND sel);
   --outp <= (in0 AND NOT sel) OR (in1 AND sel) after 10 ns;
end Behavioral;
```




■ نوشتن ساختاری مالتی پلکسر ۲ به ۱ با نمونه سازی المان ها

■ نوشتن ساختازی mux4-1 با استفاده از mux2-1 •




Comparator



```
Library and Packages
library IEEE;
 -- use IEEE.STD LOGIC 1164.ALL;
           Interface or Entity
entity comparator is
   port (
      A, B : in bit;
      L, G, E : out bit
end comparator;
           Architecture or Body
architecture Behavioral of comparator is
   signal A not, B not : bit;
begin
   G <= A and (not B);
   L <= (not A) and B;
   E <= A xnor B;
 -- A not <= NOT A;
 -- B not <= NOT B;
 - G <= A AND B not;
   L <= A not AND B;
 - E <= A xnor B;
end Behavioral;
```

استفاده از when-else و with-select

مدار دیکدر



```
library ieee;
use ieee std logic 1164 all;
entity Decoder vec is
 port (
input: in std logic vector(2 downto 0);
 output: out std logic vector(7 downto 0)
) ;
end entity Decoder vec;
architecture behav of Decoder vec is
 begin
output(0) <= '1' when input="000" else '0';
output(1) <= '1' when input="001" else '0';
output(2) <= '1' when input="010" else '0';
output(3) <= '1' when input="011" else '0';
output(4) <= '1' when input="100" else '0';
output(5) <= '1' when input="101" else '0';
output(6) <= '1' when input="110" else '0';
output(7) <= '1' when input="111" else '0';
--output<="000000001" when input="000" else
-- "00000010" when input= "001" else
-- "00000100" when input= "010" else
-- "00001000" when input= "011" else
--"00010000" when input="100" else
--"001000000" when input="101" else
-- "010000000" when input= "110" else
--"100000000" when input="111";
end behav:
```

مدار دیکدر کد (vhdl)

انکدر درست برعکس این دیکدر

مبدل کد BCD به 7-SEGMENT

Α	В	C	D		a	b	c	d	e	f	g
٠	٠	٠	٠	0	١	١	١	١	١	١	•
٠	•	٠	١	1	•	١	١	•	•	٠	•
٠	٠	١	٠	2	١	١	٠	١	١	٠	١
•	•	١	١	3	١	١	١	١	•	•	١
٠	١	٠	٠	4	•	1	١	•	•	1	١
٠	١	•	١	5	١	•	١	١	•	1	١
•	١	١	•	6		•	١	١	١	١	١
٠	١	١	١	7	١	١	١	•		•	•
١	•	•	•	8	١	١	١	١	١	١	١
١	•	•	١	9	١	١	١	١	•	١	١

