Haribote MIPS CPU 设计报告

武汉大学1队 郑晖、原昊博、范文骞、陈子轩

一、设计简介

本实验实现了一个 Haribote MIPS CPU。该 MIPS CPU 可以执行 MIPS 指令之中 89 条指令,包括 {j, jal, beq, bne, blez, bgtz, addi, addiu, slti, sltiu, andi, ori, xori, lui, lb, lh, lwl, lw, lbu, lhu, lwr, sb, sh, swl, sw, swr, ll, pref, sc, mfc0, mtc0, bltz, bgez, tgei, tgeiu, tlti, tltiu, teqi, tnei, bltzal, bgezal, sll, srl, sra, sllv, srlv, srav, jr, jalr, movz, movn, syscall, break, sync, mfhi, mthi, mflo, mtlo, mult, multu, div, divu, add, addu, sub, subu, and, or, xor, nor, slt, sltu, tge, tgeu, tlt, tltu, teq, tne, tlbr, tlbwi, tlbp, eret, madd, maddu, mul, msub, msubu, clz, clo}。根据初赛要求,封装成了 AXI 接口,用 bram 实现了 2 路 LRU 共 16KB 的 ICache 和 2 路 LRU 共 8KB 的 DCache,并按照初赛要求写出了可容纳 32 个页表项的 TLB,同时根据 AXI3 协议,为 ICache、DCache 和 uncached 段 load/store 写出了状态机尽量利用 axi 的 burst 传输,提高访问 ram、外设的效率,并保证了准确性。

(一)设计变更说明

计划在决赛之前进一步增加 MIPS 指令,跑起来 Linux 内核,并向 SoC 中添加之前写的一些外设接口,构建一个比较完整的 SoC,然后利用实验板的 lcd 触摸屏做一个切水果的游戏。如果完成了这些,计划继续利用板上的自由引脚外接摄像头,用摄像头接收数据,用硬件实现一个数字识别的模块,将结果和摄像头接收数据显示在 lcd 屏幕上。

二、设计方案

(一) 总体设计思路

整个系统分为三个文件夹和一个 mycpu_top.v 顶层文件。其中,三个文件夹分别是 Cache、Bus、CPU,而 mycpu_top.v 文件则是对 CPU 文件夹下 Mips.v 的例化。所以,整个 SoC 只包含了 CPU 核心,没有自行添加外设之类的,而 Bus 也只是 CPU 内部用于 AXI 请求分配的总线,Cache 也只有一级,使用 bram 做 data,属于片内 cache。

1. Cache

该文件夹下包含了两个重要的文件 ICache.v 和 DCache.v 文件, 分别是 Instruction Cache

和 Data Cache 的项层文件,其中例化了 CachelineBlock,该模块使用 reg 记录着一个 CacheLine 的 tag、valid、dirty 属性,供 ICache、DCache 中的状态机使用。然后就是例化了 block_cacheblock_data_8KB(或者 block_cacheblock_data)用于存储整个 cache 的 data 段。

2, Bus

该文件夹下分为 AXI_Load_Bus 和 AXI_Store_Bus,分布负责 AXI read/write channel 信号的分配。每个 Bus 包括三个文件,例如 AXI_Load_Bus 包含 AXI_Cache_Load_Bus.v 这是该部分的项层文件,其内容是例化了 bus_arbiter.v 和 bus_master_mux.v。 bus_arbiter 主要是通过不同 master 发来的 req 请求,进行优先级判断,然后向选中的 req 请求方送回 grnt 信号表明给予其 bus 使用权,同时产生 busy 信号通知其他 master。在 Mips 中例化主要用于接管ICache、DCache 和 uncachedLoader 的 AXI 请求管理。

3、CPU

该文件夹下分为 3 个文件夹和一个顶层 Mips.v 文件,三个文件夹分别是 Datapath、Generatic、Define。其中,Define 主要包含了各个模块的一些宏定义,Generatic 包含了一些在 Datapath 使用的小组件,Datapath 则是包含了 IF、ID、EXE、MEM、WB 五个文件夹分别代表了五级流水,具体说明如下:

(1), IF

其下包含了两个文件夹 PC 和 IF_ID_REG, PC 主要是对 PC_reg、PC_plus4 和 PC 数值 异常检测的封装,IF_ID_REG 是流水线 reg 可以记录从 ICache 读来的数据、instruction 的 asid 等信息。

(2), ID

其下包含了 ID_EXE_REG 用于存储信号,Control_Unit 用于译码和有关 instruction 的异常检测(如 break、syscall、RI等),victimInstDector 用于获得发生异常时受影响 instruction 的信息(如 asid、is_delayslot等),Hazard_Detection_Unit 用于产生 lw、jmp 的阻塞(这里之所以要阻塞 jmp 是因为 jmp 在 ID 级判断是否跳转,需要阻塞一周期适应旁路单元),剩下的就是 Registers、hi_lo_reg、COP0,统一在 WB 阶段 posedge clk 写回,COP0 主要用于处理异常。

(3), EXE

其下主要是ALU和Divider,用于进行计算。Forwarding_Unit用于产生rf_rdata0、rf_rdata1、hi rdata等数据的旁路信号,EXE MEM REG 系流水线寄存器。

(4), MEM

其下有 MEM_WB_REG 为封装的流水线寄存器,modify_tlbr_result 是将读出的 tlbr 读出的数据根据 EXE 级的 rd 进行处理,获得相应的数据用于旁路,TLBExcDetector 主要是用于检测 TLB 的产生的异常 modified_store_data 本是用于根据 store_type 修改即将写入 mem或者外设的数据,但是在 DCache 自带使能端没有什么意义,可以忽略,uncachedLoader 和uncachedStorer 主要是对 uncached 段的访存,MMU 则包括了 TLB 和 memmap。

(5), WB

这一级包含 modified load data, 是用于根据 load type 修改写入 rf 的数据。

三、设计结果

(一)设计交付物说明

一cpu132 gettrace gs132 工程,测试用文件夹

—soc axi func axi func test 工程

—soc_axi_pref axi pref test 工程

—soc axi pref demo axi pref test demo 工程

一soft 测试用源代码,含 coe、mif 文件

一design.pdf 设计文档

—score.xls 分数

(二)设计演示结果

本实验实现了一个 Haribote MIPS CPU,是一个基本的五级流水线,直接用 soc_axi_func、 soc_axi_pref 中的 bit 文件下板,即可得到我们设计 MIPS CPU 的运行效果。

四、参考设计说明

本实验是我在自己大二下学期 SoC 实验课上写的 CPU 架构下 (https://github.com/Fassial/SoC-Lab),参考上一届武汉大学学长的代码 (git@bitbucket.org:IzzyTang/yxmips.git,他的仓库是privated的),写出了sram接口的 v1.0,跑通了 sram_func_test。然后参考清华大学第一届的参赛代码 (https://github.com/z4yx/NaiveMIPS-HDL)和比赛提供的A13TLB文档写出了带有TLB的MMU,我为了适应自己架构,又加入了一些旁路信号,并为了加入TLB的异常机制,大改了之前的COPO,新支

持了所有有关 TLB 的异常,并通过了比赛所发布的 TLB 检测。之后便是写改成 axi 接口和 Cache,Cache 的第一版写法是参考了清华大学第一年的参赛作品,但是关于 Cache Miss 时候的请求部分我是自己阅读 AXI3 协议,debug 两天写出来的,后来 sim 测试出了问题发现有些访问内存是 uncached,我就又花了一天时间加入了 uncachedLoader 和 uncachedStorer,并加入了内部 AXI 接口的 Bus,并修改了一些控制信号,使状态机运行稳定。在通过了 axi_func_test 之后,便开始 pref_test,这一部分我也是自己将 cacheline 中的 reg 改成用 distributed ram 实现,然后发现效果不好,检查了一下板上资源,又改成 block ram 实现,往上拉了一下频率,但由于内部流水线设计的问题,比如写回阶段布线跨越三个流水级使得布线 delay 很高,以及 divider 的 logic delay,拉到 38M 左右就拉不动了。

五、参考文献

- [1] David A. Patterson/John L. Hennessy. 《计算机组成与设计 硬件/软件接口(MIPS 版)》[M]. 中国: 机械工业出版社, 2013.
- [2] 水头一寿/米泽辽. 《CPU 自制入门》[M]. 中国: 人民邮电出版社, 2014.
- [3] Dominic Sweetman. 《See MIPS Run Linux》[M]. 中国: 机械工业出版社, 2008.
- [4] 胡振波. 《手把手教你设计 CPU——RISCV 处理器》[M]. 中国: 人民邮电出版社, 2018.
- [5] 吴厚航. 《勇敢的芯伴你玩转 Altera FPGA》[M]. 中国: 清华大学出版社, 2017.
- [6] 李亚民. 《计算机原理与设计》[M]. 中国: 清华大学出版社, 2011.
- [7] MD00086, MIPS Architecture for Programmers Volume 2-A: The MIPS32 Instruction Set Manual[S]. 美国: MIPS, 2016.
- [8] ARM IHI 002B, AMBA AXI Protocol v1.0[S]. 美国: ARM, 2003.
- [9] MD00090, MIPS32 Architecture For Programmers Volume 3: The MIPS32 Privileged Resource Architecture[S]. 美国: MIPS, 2001.