





## **Computer Organization & Design** 实验与课程设计

## 实验

#### 多路选择器与CPU辅助模块设计

--数字逻辑实验输出模块扩展一

施青松

Asso. Prof. Shi Qingsong College of Computer Science and Technology, Zhejiang University zjsqs@zju.edu.cn

### **Course Outline**



## 实验目的与实验环境

实验任务

实验原理

实验操作与实现

浙沙人学系统结构与系统软件实验室

## 实验目的



- 熟练掌握EDA开发工具和开发流程
- 复习数字逻辑设计实现方法
- 扩展优化逻辑实验基本模块
- 优化计算机系统实现的辅助模块
- 了解计算机硬件系统将中到的最基本模块

## 实验环境



#### □实验设备

- 1. 计算机(Intel Core i5以上,4GB内存以上)系统
- 2. Spartan-3 Starter Kit Board/Sword开发板
- 3. Xilinx ISE14.4及以上开发工具

#### □材料

无

### **Course Outline**



实验目的与实验环境

实验任务

实验原理

实验操作与实现

浙沙人学系统结构与系统软件实验室

## 实验任务



#### 1. 整理设计逻辑实验输出模块

多路选择器、基本算术逻辑运算模块、数据扩展模块

#### 2. 整理逻辑实验输出的辅助模块

■消除机械抖动模块、通用分频模块

#### 3. 设计存储器IP模块

■ 32位ROM、32位RAM

### 4. 设计CPU调试测试显示通道模块

■ 在逻辑实验Exp13基础上重建

### **Course Outline**



实验目的与实验环境

实验任务

实验原理

实验操作与实现

浙沙太学系统结构与系统软件实验室



# 逻辑实验输出模块优化


-组成实验的基本逻辑器件

## 逻辑实验输出模块优化: 多路器



#### □多数选择器

- 逻辑结构如下图所示,在数字逻辑实验课设计过多种
- ■在CPU等部件设计将用到的重要模块
- 本课程将用到的多数选择器有:
  - □ 2选1: 5位、32位、8位等
  - □ 4选1: 5位、32位
  - □ 8选1: 8位、32位




## 逻辑实验输出模块优化: 多路器



### □5位2选-

```
module MUX2T1_5(input [4:0] I0,
                      input [4:0] I1,
                      input sel,
                      output reg [4:0] o
                     );
```




#### endmodule

#### □32位2选-

```
module MUX2T1_32(input [31:0] I0,
                       input [31:0] I1,
                       input sel,
                       output reg[31:0] o
                       );
```

#### MUX2T1\_5.sym



endmodule

计算机学院 系统结构与系统软件实验室

**MUX2T1 32.sym** 

## 逻辑实验输出模块优化: 多路器




```
□5位4选
```

```
MUX4T1_5(input [1:0] s,
module
                      input [4:0] 10,
                      input [4:0] I1,
                      input [4:0] I2,
                      input [4:0] I3,
                      output reg[4:0] o
endmodule
```

#### □32位4选

```
module MUX4T1_32(input [1:0] s,
                       input [31:0] a,
                       input [31:0] b,
                       input [31:0] c,
                       input [31:0] d,
                       output reg [31:0] o
                       );
```



MUX4T1 5.sym

**MUX4T1 32.sym** 

endmodule


计算机学院 系统结构与系统软件实验室

## 逻辑实验输出模块优化:多路器三



#### □32位8选一

```
逻辑图形符号文件: MUX8T1_32.sym
module MUX8T1_32(input [31:0] I0,
                    input [31:0] I1,
                    input [31:0] I2,
                    input [31:0] I3,
                    input [31:0] I4,
                    input [31:0] I5,
                    input [31:0] I6,
                    input [31:0] I7,
                    input [2:0] s,
                    output reg [31:0] o
```




endmodule

## 逻辑实验输出模块优化: 算术函数



- □ 32位加法器模块-无进位:add\_32
  - 逻辑图形符号文件: add\_32.sym module add\_32(input [31:0] a, input [31:0] b,
    - **output** [31:0] c

**)**;



#### endmodule

- □ 32位加减器模块-带进位:ADC32
  - 逻辑图形符号文件: ADC32.sym

```
module ADC32(input [31:0] A,
```

**input** [31:0] B,


input CO,

//C0=1减法

**output** [32:0] S

//S[32]进位

);




浙江大学 计算机学院 系统结构与系统软件实验室

## 逻辑实验输出模块优化:逻辑函数



- □ 32位"与"运算模块: and32
  - 逻辑图形符号文件: and32.sym


```
module and32(input [31:0] A,
input [31:0] B,
output [31:0] res
);
```



#### endmodule

- 32位"或"运算模块: or32
  - 逻辑图形符号文件: and32.sym

```
module or32(input [31:0] A,
input [31:0] B,
output [31:0] res
```



#### endmodule


浙江大学 计算机学院 系统结构与系统软件实验室

## 逻辑实验输出模块优化:逻辑函数



- □ 32位"或非"运算模块: nor32
  - 逻辑图形符号文件: nor32.sym


```
module nor32(input [31:0] A,
input [31:0] B,
output [31:0] res
);
```



#### endmodule

- □ 32位"异或"运算模块: xor32
  - 逻辑图形符号文件: xor32.sym

```
module xor32(input [31:0] A,
input [31:0] B,
output [31:0] res
```



endmodule

计算机学院 系统结构与系统软件实验室

## 逻辑实验输出模块优化:逻辑函数



- □ 32位数逻辑右移: srl32
  - 逻辑图形符号文件: srl.sym
  - 移位量由B[10:6]决定
  - SP3开发板固定右移1位 module srl32(input [31:0] A, **input** [31:0] B, output [31:0] res );

```
A(31:0) Srl32
             res(31:0)
B(31:0)
```

or bit 32

endmodule

- □ 32位数自"或(全零判断)"运算模块: or\_bit\_32
  - 逻辑图形符号文件: or\_bit\_32.sym **module or\_bit\_32(input** [31:0] A, output o

endmodule




## 逻辑实验输出模块优化: 位扩展



- □ 16-32位数算术扩展: Ext\_32
  - 16位符号数扩展为32位符号数
  - 逻辑图形符号文件: Ext\_32.sym

```
module Ext_32(input [15:0] imm_16, output[31:0] Imm_32);
```



Ext 32.sym


#### endmodule

- □1位信号算术扩展成32位: SignalExt\_32
  - 逻辑图形符号文件: SignalExt\_32.sym

module SignalExt\_32 (input S,

output [31:0]S
);
assign  $So = \{32\{S\}\};$ 

endmodule



浙江大学

计算机学院 系统结构与系统软件实验室



# 逻辑实验输出模块优化

一组成实验使用的辅助逻辑部件

## 八数据通路模块: Multi\_8CH32



#### □多路选择器的简单应用

- 功能: 多路信号显示选择控制
  - □用于CPU等各类信号的调试和测试
  - □由1个或多个8选1选择器构成

#### □八路数据通路模块接口

- 与8位七段显示(32位数据)器连接
- I/O接口接口信号功能
  - □ clk: 同步时钟(后期扩展预留)
  - □ rst: 复位信号(后期扩展预留)
  - □ EN: 使能信号(仅控制通道0)
  - □ SW[7:5]: 通道选择控制
  - □ Point\_in(63:0): 小数点输入
    - 每个通道8位,共64位
  - □ LES(63:0): 使能LE(闪烁)控制输入
    - 每个通道8位,共64位
  - □ Data0-Data7[31:0]: 数据输入通道(Data0特殊)
  - □ LES\_out(7:0): 当前使能位输出
  - □ Point\_out(7:0): 当前小数点输出

```
clk
             Disp_num(31:0) -
  EN
              point_out(7:0)
 Test(2:0)
                LE_out(7:0)
point_in(63:0)
LES(63:0)
Data0(31:0)
data1(31:0)
data2(31:0)
data3(31:0)
data4(31:0)
data5(31:0)
data6(31:0)
data7(31:0)
```

Multi\_8CH32.sym

### 八路数据通道模块参考描述:端口描述



```
module
            Multi 8CH32 (input clk,
                        input rst,
                        input EN,
                                                         //Write EN
                        input [2:0] Test,
                                                         //ALU&Clock,SW[7:5]
                                                         //针对8位显示输入各8个小数点
                        input[63:0]point in,
                        input[63:0]blink in,
                                                         //针对8位显示输入各8个闪烁位
                                                         //disp cpudata
                        input[31:0] Data0,
                        input[31:0] Test data1,
                        input[31:0] Test data2,
                        input[31:0] Test data3,
                        input[31:0] Test data4,
                        input[31:0] Test data5,
                        input[31:0] Test data6,
                        input[31:0] Test data7,
                        output [7:0] point out,
                        output [7:0] blink out,
                        output [31:0] Disp num
                        );
reg[31:0] disp data = 32'hAA5555AA;
reg[7:0] cpu blink = 8'b111111111, cpu point = 4'b000000000;
```

#### ……调用三个MUX8T1\_32和通道0处理

endmodel



系统结构与系统软件实验室

## 32位数据八通道模块:调用MUX8T1\_32



### ◎数据通道:

不一样哦

```
MUX1 DispData(.IO disp_data)
  MUX8T1 32
                              .I1 (Test data1),
                              .I2(Test data2),
                              .I3 (Test data3),
                              .I4 (Test data4),
                              .I5(Test data5),
                              .I6 (Test data6),
                              .I7(Test data7),
                                              //显示信号选择, Test=SW[7:5]控制
                              .s(Test),
                              .o(Disp num)
                                             //七段码显示信息
◎使能通道:
                              );
    MUX8T1 8
                MUX2 Blink(.IO(cpu blink),
                           .I1(LES[15:8]),
                           .I2(LES[23:16]),
                           .I3(LES[31:24]),
                           .I4(LES[39:32]),
                           .I5(LES[47:40]),
                           .I6(LES[55:48]),
                           .I7(LES[63:56]),
                                                       //显示信号选择, Test=SW[7:5]控制
                           .s(Test),
                                                       //七段码小数点显示信息
                           .o(LE out)
                           );
```



#### ◎小数点通道:

有个小错误?

```
MUX8T1 8
                 MUX3 Point (. IO (cpu point),
                             .I1(point in[15:7]),
                             .I2(point in[23:16]),
                             .I3(point in[31:24]),
                             .I4(point in[39:32]),
                             .I5(point in[47:40]),
                             .I6(point in[55:48]),
                             .I7(point in[63:56]),
                             .s(Test),
                                                //显示信号选择, Test=SW[7:5]控制
通道"0"控制:
                             .o(point out)
                                                //七段码显示闪烁位指示
                            );
     always@(posedge clk )begin
           if(EN) begin
              disp data <= Data0;
                                                 //Data0
              cpu blink <= blink in[7:0];
              cpu point <= point in[7:0];
           end
           else begin
              disp data <= disp data;
              cpu blink <= cpu blink;
              cpu point <= cpu point;
           end
```

end



### Multi\_8CH32调用信号关系



```
U5(.clk(clk_io), .rst(rst),
    . EN(EN),
    . point_in(???????),
     .LES(???????),
    .Test(SW_OK[7:5]),
    .data0(?????????),
    .data1(?????????)
    .data2(?????????),
    .data3(?????????),
    .data4(?????????),
    .data5(?????????),
    .data6(?????????),
    .data7(?????????),
    .point_out(point_out),
    .blink_out(LE_out),
    .disp_num(disp_num)
```

```
//仅控制通道0
//外部输入
//外部输入
//来自开关去抖
//通道0输入
//通道1输入
//通道2输入
//通道3输入
//通道4输入
//通道5输入
//通道6输入
//通道7输入
//输出到显示模块
//输出到显示模块
//输出到显示模块
```

Multi\_8CH32

### 逻辑实验通用分频模块M1优化:clk\_div.v



#### □通用计数分频模块

- ■用于计算机组成实验辅助模块
- ■逻辑实验通用计数模块改造
- ■增加CPU单步时钟输出
- 器件编号改为**U8**

#### □基本功能

- 32位计数分频输出: clkdiv
- CPU时钟输出: Clk\_CPU
- SW[2]控制Clk\_CPU输出
  - □ SW[2]=0,全速频率(50MHz或25MHz)
  - □ SW2=[1], 单步频率(2<sup>24</sup>分频, clkdiv [24])
- 核模块符号文档: clk\_div.sym



clk\_div.sym

## 通用分频模块端口信号及描述参考



#### □通用分频器模块行为描述结构

```
module clk_div(input clk,
                                          //主板时钟
                                          //复位信号
               input rst,
                                          //CPU时钟切换
               input SW2,
                output reg [31:0]clkdiv,
                                         //32位计数分频输出
               output Clk_CPU
                                         //CPU时钟输出
                );
    always @ (posedge clk or posedge rst) begin
           if (???) clkdiv <= ?; else clkdiv <= ?????????; end
    assign Clk_CPU=(???) ? clkdiv[24] : clkdiv[2];
```

endmodule

### 开关去抖动模块M2优化: SAnti\_jitter.v



- □ 开关机械抖动消除模块(IP Core)
  - ■用于计算机组成实验辅助模块
  - 逻辑实验去抖动模块改造
  - 器件编号改为**U9**
  - Sword平台提供U9的IP核
- □基本功能
  - 输入机械开关量
  - 输出滤除机械抖动的逻辑值
    - □ 电平输出: button\_out、SW\_OK
    - □ 脉冲输出: button\_pluse(仅Button)
    - □ RSTN: 短按=CR, 长按=rst
    - □ 其余功能不作要求(阵列键盘属接口课内容)
  - 核模块符号文档: SAnti\_jitter.sym

### 开关去抖动模块端口信号



#### □去抖模块端口信号

■ 可作为IP核调用空文档:端口文档

module SAnti\_jitter(input clk, //主板时钟

```
input RSTN
                  //阵列式键盘读
input readn
                 //阵列式键盘列输入
input [3:0]Key_y,
output reg[4:0] Key_x, //阵列式键盘行输出
output reg[4:0] Key_out,//阵列式键盘扫描码
output reg Key_ready, //阵列式键盘有效
input [15:0] SW, //开关输入
output reg [3:0] ] BTN_OK,//列按键输出
output reg [3:0] pulse, //列按键脉冲输出
output reg [15:0] SW_OK, //开关输出
output reg CR, //RSTN短按输出
output reg rst //复位, RSTN长按输出
);
```

endmodule. 大学 计算机学院 系统结构与系统软件实验室

## 双32位数据输入IP核M4: SEnter\_2\_32



#### □ 32位数据输入模块(IP Core)


- ■逻辑实验的辅助模块
- ■本课程用于部件调试的初始值输入
- 器件编号改为**U10**
- Sword平台提供U10的IP核

#### □基本功能

- 输入32位二进制数据(SW[15]=0)
  - □ Inc单键输入: BTN(2)
  - □输出: Ai、Bi
  - □ 对应显示通道0(SW[7:5]=000)、通道1(SW[7:0]=001)
    - BTN(0)=左移、BTN(1)=右移、修改位由blink指示闪烁

#### □扩展功能

- □ 阵列式按键扫描码输入: 由SAnti\_jitter模块输出Key\_out
- □ Din=5位扫描码,D\_ready=1按键有效、readn=0读扫描码
- 核模块符号文档: SEnter\_2\_32.sym



## 双32位数据输入模块端口信号



#### □ 双32位数据输入端口信号

■ 可作为IP核调用空文档:端口文档:

```
module SEnter 2 32 (input clk,
                                       //对应SAnti jitter列按键
                  input[2:0] BTN,
                                         //{SW[7:5],SW[15],SW[0]}
                  input [4:0] Ctrl,
                                         //对应SAnti jitter扫描码有效
                  input D ready,
                  input [4:0]Din,
                  output reg readn, //=0读扫描码
                  output reg[31:0]Ai=32'h87654321, //输出32位数一: Ai
                  output reg[31:0]Bi=32'h12345678, //输出32位数二: Bi
                  output reg [7:0 ]blink //单键输入指示
                  );
endmodule
              D ready_
                           扫描码有效
                                              扫描码有效
             Din
             readn
```

计算机学院 系统结构与系统软件实验室

## 七段码显示器IP核M3: SSeg7\_Dev



#### □8位七段码显示器(IP Core)

- ■逻辑实验的输出显示模块
- ■本课程用于调试显示和CPU的简单外设
- 器件编号改为**U6**


#### □基本功能

- 输入32位二进制数据: Hexs
  - SW[0]=1,显示8位16进制数,SW[0]=0,显示七段码LED点阵 ■ SW[0]=1时:SW[1]=1高16位,SW[1]=0低16位,
  - □ flash七码闪烁频率,由通用分频器U8(Div[25])提供,Start串行扫描启动,point: 七段小数点,LES: 七段码使能,闪烁指示
- 串行输出: seg\_clk=时钟, seg\_out=串行七段显示数据, SEG\_PEN=使能, seg\_clrn=清零

#### □ 核模块符号文档: SSeg7\_Dev.sym

■ 由实验二优化扩展,本实验提供U6的IP核

浙江大学 计算机学院 系统结构与系统软件实验室




## 七段码显示器IP核端口信号



#### □七段码显示器IP核端口信号

■ 可作为IP核调用空文档:端口文档



## LED并行显示模块M6: SPIO



#### □ 15位LED指示灯控制(IP Core)


- ■逻辑实验的输出LED显示模块
  - □相当于通用输入输出接口: GPIO
  - □15位用于LED指示控制,其余用于扩展
- 器件编号改为U7
- ■本课程用于调试显示和CPU的简单外设

#### □基本功能

- 输入32位二进制数据: P\_Data
  - □ clk=时钟, EN: 输出使能, Start: 串行扫描启动, rst=复位
- 串行输出: led\_clk=时钟, led\_sout=串行输出数据, LED\_PEN= 使能, led\_clrn=清零
- 并行输出: LED\_out、counter\_set、GPIOf0
- □ 核模块符号文档: SPIO.sym
  - 本实验提供U7的IP核



2大学 计算机学院 系统结构与系统软件实验室



## LED并行显示模块IP核端口信号



#### □ PIO/LED-GPIO IP核端口信号

■ 可作为IP核调用空文档:端口文档

```
//时钟
module
          SPIO(input clk,
                                       //复位
              input rst,
                                       //串行扫描启动
              input Start,
                                       //PIO/LED显示刷新使能
              input EN,
              input [31:0] P Data, //并行输入,用于串行输出数据
              output reg[1:0] counter_set, //用于计数/定时模块控制,本实验不用
              output [15:0] LED_out, //并行输出数据
              output wire led_clk, //串行移位时钟
              output wire led sout,
                                      //串行输出
              output wire led clrn, //LED显示清零
              output wire LED PEN,
                                      //LED显示刷新使能
              output reg[13:0] GPIOf0
                                      //待用: GPIO
              );
```

endmodule

## 只读存储器IP核M14-1优化:

**ROM\_32\_32** 



#### □只读存储器


- ■用于CPU应用的代码存储器
- 逻辑实验M14-1模块优化
- 模块名改为ROM\_B
- 器件编号改为U2

#### □基本功能

- 容量: 1024×32bit
- ■用FPGA内部存储器实现
  - Block Memory Generator或Distributed Memory Generator
- 核模块符号文档: ROM\_B.sym
  - □ 自动生成符号不规则,需要修整
- ROM初始化文档暂时不变

#### □用ISE工具生成固核

- 用IP Core Generator向导生成
- 核调用模块ROM\_B.xco



用Distributed Memory 没有clk信号 需要编辑删除clka引脚

## ROM\_B调用端口信号



#### □ ROM调用接口信号

- □图形输入调用
  - ROM\_B.sym

# 随机存储器IP核M14-2优化: RAM\_32\_32

#### □随机存储器


- ■用于CPU应用的数据或代码存储器
- 逻辑实验U14-2模块优化
- 模块名改为RAM\_B
- 器件编号改为U3

#### □基本功能

- 容量: 1024×32bit
- 用FPGA内部存储器实现
  - □ Block Memory Generator
- 核模块符号文档: RAM\_B.sym
  - □ 自动生成符号不规则,需要修整
- RAM初始化文档无

#### □用ISE工具生成固核

- 用IP Core Generator向导生成
- 核调用模块RAM\_B.xco





大学 计算机学院 系统结构与系统软件实验室

## RAM\_B调用端口信号





#### □ RAM调用接口信号

- □图形输入调用
  - RAM\_B.sym

# Block Memory 时序







浙江大学 计算机学院 系统结构与系统软件实验室

### **Course Outline**



实验目的与实验环境

实验任务

实验原理

实验操作与实现

浙沙人学系统结构与系统软件实验室

### 设计工程一: OExp01-Element



#### 本工程仅做仿真,课外作业


s(2:0)

#### ◎设计、整理和优化逻辑课实验输出基本逻辑模块

€ 多路选择器:

• 输入: I<sub>i</sub>、 s

• 输出: 0




- € 多路选择器仿真验证
  - ⊙时序仿真激励要点:
    - ◆ 对输入通道作遍历,测试参数用A、5
  - ⊙仿真通过后封装, 名称: MUX?T1\_?, 如MUX2T1\_8=8位2选一





#### € 算术逻辑函数


- ⊙32位加法器: add32(无进位)
  - ◆ 后期用于有效地址计算
- ⊙32位加减器: ADC23
  - ◆ 用于ALU的加减运算



⊙32位"与"、"或"、"或非/非"运算








⊙32位"异或"、"位或"、"右移"







- € 算术逻辑函数仿真验证
  - ⊙时序仿真激励要点: 根据运算特征抽样
  - ⊙仿真通过后封装




系统结构与系统软件实验室



- € 数据和信号位扩展函数
  - ⊙ 符号数扩展: Ext\_32
    - ◆ 16位符号数扩展为32位
  - ⊙无符号数扩展: UExt 32
    - ◆ 16位无符号数扩展为32位
  - ⊙单信号扩展: SignalExt\_32
    - ◆ 一位信号扩展为32位
- € 位扩展函数仿真
  - ⊙时序仿真激励要点:选择正数、负数
  - 仿真通过后封装




€ 以32位2选一为例









浙江大学

多系统结构与系统软件实验室

# 设计要点



### 拷贝模块的Symbol文件到当前工程根目录:


MUX2T1\_5, MUX4T1\_5, MUX2T1\_32, MUX4T1\_32 MUX2T1\_8, MUX8T1\_8, MUX8T1\_32, MUX2T1\_64 add\_32, ADC32, and32, or32, nor32, srl32, xor32, Ext\_32.sym, SignalExt\_32.sym, or\_bit\_32.sym


模块逻辑符号可以自制

# 仿真参考:以4选一为例



#### 参考激励:





#### ◎学习RTL综合电路后描述

至 打开View RTL Schematic分析学习HDL代码综合后电路描述



### 设计工程二: OExp01-MUX



- ◎设计八数据通路模块: Multi\_8CH32
- ◎设计32位存储器
  - € ROM: 32×1024: **ROM\_D**
  - € RAM: 32×1024: **RAM\_B** 
    - $\odot$  B = Block Memory
    - **⊙ D** = **Distributed Memory**

#### ◎搭建物理验证输入输出平台


- € 调用核或已设计模块实现
  - ⊙开关去抖模块(IP核): U9
  - ⊙数据输入模块(IP核): M4
  - ⊙通用分频模块(clk\_div): U8
  - 八数据通路模块(Multi\_8CH32): U5
  - ⊙七段显示模块(SSeg7\_Dev 核): U6
  - ○LED显示模块(SPIO核模块): U7



# 设计要点



- ◎新建工程: OExp01-MUX
- ◎设计八数据通路模块: Multi\_8CH32
  - € 参考逻辑实验七
  - € 调用工程一设计的多路选择器
  - € 用HDL结构化调用和行为混合描述实现
  - € 仿真测试
    - ⊙激励要点:参考8选1:
      - ◆ 相当于3个8选1共享选择端控制信号
      - ◆ 复位测试
      - ◆ 使能控制
  - € 仿真通过后封装逻辑符号
    - ⊙Multi\_8CH32.sym
  - € 学习RTL综合电路后描述
    - ⊙ 打开View RTL Schematic分析学习HDL代码综合后电路描述





人必系统结构与系统软件实验室



#### ◎设计32位存储器:参考逻辑实验五、十四

€ Sword实验平台 ROM用Distributed Memory

RAM用Block Memory

€ ROM初始化数据: ROM.coe

memory\_initialization\_radix=16;
memory\_initialization\_vector=

00000000, 11111111, 22222222, 33333333, 44444444, 55555555,
66666666, 77777777, 88888888, 99999999, aaaaaaaa, bbbbbbbb,
cccccccc, dddddddd, eeeeeeee, ffffffff, 557EF7E0, D7BDFBD9,
D7DBFDB9, DFCFFCFB, DFCFBFFF, F7F3DFFF, FFFFDF3D, FFFF9DB9,
FFFFBCFB, DFCFFCFB, DFCFBFFF, D7DB9FFF, D7DBFDB9, D7BDFBD9,
FFFF07E0, 007E0FFF, 03bdf020, 03def820, 08002300;

Clka ROM\_B /P

○完成后修改工程ipcore\_dir目录中的模块符号,或音换成自己的





#### ◎搭建物理验证输入输出平台

#### 全 拷贝需要的模块Symbol文件到当前工程根目录

- ⊙SAnti\_jitter.sym(U9): 开关按钮预处理模块
- ⊙SEnter\_2\_32.sym(U10): 双32位输入模块
- ⊙Multi\_8CH32.sym(U5): 八通道选择模块(用于显示)
- ⊙clk\_div.sym(U8): 通用分频模块
- ⊙SSeg7\_Dev.sym(U6): 七段显示器
- ⊙SPIO.sym(U7): LED/并行输出模块
- ⊙ROM\_B.sym(U2): 程序存储器
  - ◆ 删除ipcore\_dir目录中的ROM\_B.sym文件
- ⊙RAM\_B(U3): 主存储器
  - ◆删除ipcore\_dir目录中的RAM\_B.sym文件

#### ◎新建顶层模块输入模板: OExp01\_MUX.sch

€ 参考附录输入顶层逻辑电路描述



### 阵列式按键预处理与输入模块连接




#### ◎阵列式按键

- € 列输入信号: BTN\_y→去抖处理输出BTN\_Ok, pulse\_out
- € 行输出信号: BTN\_x →扫描输出Key\_out →0000-1111
- ⑤ 阵列扫描码读取握手信号: Key\_ready、readn
- € RSTN去抖后: CR=短按RSTN, rst=长按RSTN
- € SW去抖后输出SW\_OK

#### ◎双32位数据输入模块

€ SW\_OK(15)=0: 读取BTN\_OK(2:0), 输出Ai、Bi

€ SW\_OK(15)=1: D\_ready=Key\_ready=1, Din读取Key\_out,



沙人学系统结构与系统软件实验室

## 显示信号与七段显示器连接




#### ○七段显示器连接

- € clk=系统时钟
- ₠ rst=长按RSTN
- € Start=Div(20)
- ⊕ Hexs=Disp\_num
- © point=point\_out
- € LES=LE\_out

#### ◎显示通道连接

- € clk=系统时钟
- ₠ rst=长按RSTN
- € EN=1: 本实验不用
- © Test=SW\_OK[7:5]
- € Data0~7: 连接待显示信号





人乡系统结构与系统软件实验室

# 存储器连接



#### ◎地址线

- € ROM、RAM地址线相同
- \(\Phi\) addre=\(\{5\)'b00000, \(SW[3]\), \(Div[27:24]\}
  - ○SW[3]=0输出0~F(SW[0]=1)
  - ○SW[3]=1输出点阵(SW[0]=0)

#### ◎数据线


€ ROM输出连接显示通道6, 同时输入RAM

€ RAM输出数据线连接显示通道7

#### ◎控制线

- € clka=~clk\_100MHz

○SW\_OK(4)=1,RAM有输出




N0, N0, N0, N0, N0, SW(3), Div(27:24)



人学系统结构与系统软件实验室

### 实验一顶层模块逻辑结构:SWORD平台






浙江大学

计算机学院 系统结构与系统软件实验室

# 物理验证-板级GPIO接口功能





浙江大学 计算机学院

系统结构与系统软件实验室

### 用户约束



#### □UCF引脚定义

```
#系统时钟
NET "clk 100mhz" LOC = AC18 | IOSTANDARD = LVCMOS18;
NET "RSTN"
         LOC = W13 | IOSTANDARD = LVCMOS18 ;
NET "clk_100mhz" TNM_NET = TM_CLK ;
TIMESPEC TS CLK 100M = PERIOD "TM CLK" 10 ns HIGH 50%;
#LED串行接口
NET "led_clk"
                LOC = N26 | IOSTANDARD = LVCMOS33 ;
               LOC = N24 | IOSTANDARD = LVCMOS33 ;
NET "led clrn"
NET "led sout"
                 LOC = M26 | IOSTANDARD = LVCMOS33 ;
NET "LED PEN"
                  LOC = P18 | IOSTANDARD = LVCMOS33 ;
#七段码串行接口
NET "seg clk"
               LOC = M24 | IOSTANDARD = LVCMOS33 ;
                LOC = M20 | IOSTANDARD = LVCMOS33 ;
NET "seg clrn"
                LOC = L24 | IOSTANDARD = LVCMOS33 ;
NET "seg sout"
NET "SEG PEN"
                  LOC = R18 | IOSTANDARD = LVCMOS33 ;
#三色信号灯: Tri LED
NET "RDY"
                 LOC = U21 | IOSTANDARD = LVCMOS33 ;#LED nR0
NET "readn"
                 LOC = U22 | IOSTANDARD = LVCMOS33 ;#LED nG0
                 LOC = V22 | IOSTANDARD = LVCMOS33 ;#LED nB0
NET "CR"
#NET "LED nR1"
                 LOC = U24 | IOSTANDARD = LVCMOS18 ;
                 LOC = U25 | IOSTANDARD = LVCMOS18;
#NET "LED nG1"
#NET "LED nB1"
                 LOC = V23 | IOSTANDARD = LVCMOS18;
```



```
#阵列式按键
NET "BTN x[0]"
                                  IOSTANDARD = LVCMOS18 ;#ROW0
                     LOC = V17
NET "BTN x[1]"
                     LOC = W18
                                   IOSTANDARD = LVCMOS18 :#ROW1
                     LOC = W19
                                   IOSTANDARD = LVCMOS18 :#ROW2
NET "BTN x[2]"
NET "BTN x[3]"
                     LOC = W15
                                   IOSTANDARD = LVCMOS18 :#ROW3
                                   IOSTANDARD = LVCMOS18 :#ROW4
NET "BTN x[4]"
                     LOC = W16
                     LOC = V18
                                   IOSTANDARD = LVCMOS18 ;#COL0
NET "BTN y[0]"
NET "BTN y[1]"
                     LOC = V19
                                  I IOSTANDARD = LVCMOS18 :#COL1
                                  | IOSTANDARD = LVCMOS18 :#COL2
NET "BTN y[2]"
                     LOC = V14
                                  | IOSTANDARD = LVCMOS18 ;#COL3
NET "BTN y[3]"
                     LOC = W14
#switch
NET "SW[0]"
                     LOC = AA10
                                 | IOSTANDARD = LVCMOS15 ;
NET "SW[1]"
                     LOC = AB10
                                 | IOSTANDARD = LVCMOS15 :
                                 | IOSTANDARD = LVCMOS15 ;
NET "SW[2]"
                     LOC = AA13
                     LOC = AA12
NET "SW[3]"
                                 | IOSTANDARD = LVCMOS15 ;
                     LOC = Y13
                                 | IOSTANDARD = LVCMOS15 :
NET "SW[4]"
NET "SW[5]"
                     LOC = Y12
                                 | IOSTANDARD = LVCMOS15 ;
NET "SW[6]"
                     LOC = AD11
                                 | IOSTANDARD = LVCMOS15 :
                     LOC = AD10
                                 | IOSTANDARD = LVCMOS15 ;
NET "SW[7]"
NET "SW[8]"
                     LOC = AE10
                                 | IOSTANDARD = LVCMOS15 ;
                     LOC = AE12
                                 I IOSTANDARD = LVCMOS15 :
NET "SW[9]"
NET "SW[10]"
                     LOC = AF12
                                 I IOSTANDARD = LVCMOS15 ;
NET "SW[11]"
                     LOC = AE8
                                   IOSTANDARD = LVCMOS15 :
NET "SW[12]"
                     LOC = AF8
                                   IOSTANDARD = LVCMOS15 ;
NET "SW[13]"
                     LOC = AE13
                                   IOSTANDARD = LVCMOS15 :
NET "SW[14]"
                     LOC = AF13
                                   IOSTANDARD = LVCMOS15 :
NET "SW[15]"
                     LOC = AF10
                                   IOSTANDARD = LVCMOS15 ;
```

浙江大学 计算机学院 系统结构与系统软件实验室



```
#ArDUNIO-Sword-002-Basic IO
NET "Buzzer" LOC = AF24 | IOSTANDARD = LVCMOS33 ;
NET "SEGMENT[0]"
                 LOC = AB22 | IOSTANDARD = LVCMOS33 ;#a
NET "SEGMENT[1]" LOC = AD24 | IOSTANDARD = LVCMOS33 :#b
                 LOC = AD23 | IOSTANDARD = LVCMOS33 ;
NET "SEGMENT[2]"
NET "SEGMENT[3]"
                   LOC = Y21 | IOSTANDARD = LVCMOS33;
NET "SEGMENT[4]"
                   LOC = W20 | IOSTANDARD = LVCMOS33 ;
NET "SEGMENT[5]"
                   LOC = AC24 | IOSTANDARD = LVCMOS33 ;
NET "SEGMENT[6]"
                  LOC = AC23 | IOSTANDARD = LVCMOS33 ;#g
                   LOC = AA22 | IOSTANDARD = LVCMOS33 ; #point
NET "SEGMENT[7]"
NET "AN[0]"
                   LOC = AD21 | IOSTANDARD = LVCMOS33 ;
NET "AN[1]"
                   LOC = AC21 | IOSTANDARD = LVCMOS33 ;
NET "AN[2]"
                   LOC = AB21 | IOSTANDARD = LVCMOS33 ;
                   LOC = AC22 | IOSTANDARD = LVCMOS33 :
NET "AN[3]"
                   LOC = AB26 | IOSTANDARD = LVCMOS33 ;
NET "LED[0]"
                   LOC = W24 | IOSTANDARD = LVCMOS33;
NET "LED[1]"
NET "LED[2]"
                   LOC = W23 | IOSTANDARD = LVCMOS33 :
NET "LED[3]"
                   LOC = AB25 | IOSTANDARD = LVCMOS33 ;
NET "LED[4]"
                   LOC = AA25
                              | IOSTANDARD = LVCMOS33 ;
NET "LED[5]"
                   LOC = W21
                              | IOSTANDARD = LVCMOS33 ;
NET "LED[6]"
                   LOC = V21 | IOSTANDARD = LVCMOS33 ;
NET "LED[7]"
                   LOC = W26 | IOSTANDARD = LVCMOS33 :
#NET "PS2 clk" LOC = N18 | IOSTANDARD = LVCMOS33 ;
#NET "PS2 data" LOC = M19 | IOSTANDARD = LVCMOS33 ;
```

浙江大学 计算机学院 系统结构与系统软件实验室

ZheJiang Universi

# 输入设备功能定义



开关定义	=0	=1	备注
SW[0]	图形(七段点阵)	文本(16进制)	
<del>\$W[1]</del>	32位二进制高16位	<del>32位二进制低16位</del>	Arduino-Sword 002
<del>SW[2]</del>	CPU全速时钟—	CPU单步钟	CPU时钟切换
SW[4]	存储器写禁止	存储器写使能	存储单元写控制
SW[7:5]	=000 =001 =010 =011 =100 =101 =110 =111	通道0 通道1 通道3 通道4 通道5 通道6 通道7	Ai Bi SUM(ALU_Out) Sign extension 1 bit Ext. to 32 bits 通用分频输出 ROM_D输出 RAM_B输出D(31:0)
按键定义	=0	=1	备注
BTN[0]		正脉冲左移	SW[15]=0,SW[7:5]<=001
BTN[1]		正脉冲右移	SW[15]=0,SW[7:5]<=001
BTN[2]		正脉冲输入修改	SW[15]=0,SW[7:5]<=001
RSTN			长按复位



# 实验一顶层模块输入

# 建立ISE开发工程





#### □用ISE新建实验一工程

- 双击桌面上"Xilinx ISE"图标,启动ISE软件(也可从开始菜单启动)
- 选择File New Project选项,在弹出的对话框中输入工程名称并指定工程路径。参考工程名: **OExp01-MUX**
- 点击Next按钮进入下一页,选择所使用的芯片及综合、仿真工具。

■ 再点击Next按钮进入下一页,这里显示了新建工程的信息,确认无误后,点击Finish就可以建立一个完整的工程了


#### □ 单周期CPU设计共享此工程





## 实验一工程模板





浙江大学 计算机学院 系统结构与系统软件实验室



### 拷贝模块的Symbol文件到当前工程根目录:

开关按钮预处理模块: SAnti\_jitter.sym(U9)

双32位输入模块: SEnter\_2\_32.sym(U10)

八通道选择模块: Multi\_8CH32.sym(U5)

通用分频模块: clk\_div.sym(U8)

七段显示器: SSeg7\_Dev.sym(U6)

LED/并行输出模块: SPIO.sym(U7)


程序存储器: ROM\_D.sym(U2)

主存储器: RAM\_B(U3)

# 建立实验一顶层模块(原理图输入模板)



- □ 建立顶层模块
  - 在Project弹出的菜单中选择New Source命令
  - 选择原理图输入法(Schematic)
  - 缺省目录是工程目录OExp01-???
  - 建议修改为..\ OExp01-??? \Code
- □ 注意: 为了方便管理,将每个实验的代码存放在独立目录中!
  - 同时注意同名.sch与.v文件的冲突
- □点击Next生成
  - -原理图输入模板
  - 根据顶层逻辑图输入






计算机学院 系统结构与系统软件实验室

# 原理图输入窗口与环境







# 逻辑图输入顶层逻辑

# 输入实验一顶层模块





### □在原理图输入窗口输入顶层模块

- 激活Symbo表单容器l
- 在Categories窗口中
  - ■选择Symbol目录
  - □在Symbol窗口中选择要输入的模块
  - □在菜单栏: 选择add→Symbol
    - 或光标移至图形编辑区
  - □在编辑区适当位置点鼠标左键

### □注意模块在窗口位置

- 模块连线后移动困难
- 必须合理安排空间








计算机学院




# 放置了U8、U9模块





### 在逻辑Label2中修改输入:连接若干信号






浙江大学 计算机学院 系

计算机学院 系统结构与系统软件实验室

# 完成输入后第二层模块层次关系





### 原理图检查




### □模块信号连接检测

- ■激活原理图编辑窗口
- 在菜单栏:

选择Tools→Check Schematic

- 编辑器自动检查原理图信号连接
  - □不会检查电路逻辑功能
  - □仅检查信号连接是否满足规则
  - □特别注意总线连接
    - 错位
    - ■别名



## 关联顶层调用模块



### □连接模块的接口信号

- 模块放置后根据顶层分解图连接各模块
- 信号连线时注意各信号之间的合理布线距离
  - □ 当连线较近时注意不要同时选中**多个信号节点**: NET

### □顶层调用模块关联

- 点击Add Source 添加调用模块
- 顶层窗口放置模块Symbol后会直接调用对应模块
- 综合器会根据端口模块连接信号
  - □被调用模块名必须与图形模块定义一致
  - □被调用.v文件中的端口信号必须与图形模块定义一致



# 设计编辑模块逻辑符号

-如果需要

# 设计新逻辑模块图形符号




### □在原理图输入编辑模式(窗口)

- 在菜单栏: 选择Tool→Symbol
  - □弹出Symbol设计向导窗口
  - ■根据Wizard指示设计Symbol参数

Sym	bol Wizard
ource Pag	e
elect the so Pin name so	urce for pin names and the symbol shape. urce
Specify	manually
O Using so	hematic Top_Scpu_IOBUS_Schematic V
O Vsing sy	mbol simple_opu_mux_more_int v
_ Impo	t symbol attributes
Shape Do not u	se reference symbol
Rect	angle
O Squa	re
O Use refe	rence symbol
	Browse








# 编辑修改逻辑图形符号



### □进行图形符号编辑窗口

- ■在原理图编辑窗口中
  - □选择要编辑的Symbol模块
    - ■点鼠标右键,选择Symbol中的edit Symbol
    - ■弹出Symbol编辑窗口
    - ■根据需要编辑






## 给图形符号增加调用属性



- ■编辑增加"VeriModel"属性项
  - □属性值必须与将调用的"模块名"相同
  - □此例中为 "simple\_cpu\_mux\_more\_int"







# 实现逻辑实验输出模块

-供后继组成实验使用

## 独立模块设计与仿真



- □独立模块设计
  - 用行为描述设计实现"PPT实验原理"部分介绍的模块
- □独立模块仿真
  - 设计仿真激励(输入)代码
  - 分别仿真独立模块
- □仿真通过后制作必要的逻辑符号
  - 设计独立模块的逻辑符号(.sym)




# 存储器IP核生成

### **ROM\_D IP Core-U2**



- □ 用IP核生成器建立1024×32bit的ROM核
  - 【第一步】在ISE集成菜单上从Project选择New Source,

将弹出如如下新模块源母板生成向导窗口。



浙江大学



- 【第二步】点击Next弹出IP核选择窗口
  - □选择核: Memories & Storage Elements → RAMs & ROMs
  - 选择Distributed Memory Generator 7.2 或Block Memory Generator (注意: 有时钟)
- □ Distributed Memory:
  符合异步访问要求
- Block Memory Generator: 是同步访问

New Source Wizard ←Select IP Create Coregen or Architecture Wizard IP Core. 点击 View by Function View by Name Version AXI4 AXI4-Stream Name AXI4-Lite in Memories & Storage Elements Memory Interface Generators RAMs & ROMs Block Memory Generator 🌹 Distributed Memory Generator 7.2 Search IP Catalog: Clear All IP versions Only IP compatible with chosen part More Info < Back Next > Cancel

选择






### 【第三步】 核参数设置

选择:

**ROM** 

□弹出窗口第1页

注意:无时钟





#### ⑤ 【第四步】关联初始化文件并生成ROMIP核


- □点击Next,跳过第2页弹出窗口第3页
- □点击 "Browse..."选择初始化关联文件(ROM.coe)
- □其余不用修改 istributed Memory Generator 点击Browse关联 Init File IP Symbol **Distributed Memory** 击点 Logn Generator 查验 xilinx.com:ip:dist\_mem\_gen:7.2 Load COE File t can be set by using a COE file. This will be passed to the core as a If desired the initial memory con ▶spo[31:0] Memory Initialisation File (MIF). d[31:0]-→ qspo[31:0] Coefficients File: I9 men.coe | Browse... Show... ⇒dpo[31:0] → qdpo[31:0] spra[4:0]-COE Options Radix: 16 ▼ Default Data: 0 Reset Options Reset OSPO ☐ Reset ODPO 最后 qdpo\_clk --☐ Synchronous Reset QSPO ☐ Synchronous Reset QDPO 点击 qdpo\_rst --C Sync Controls Overrides CE © CE Overrides Sync Controls 生成 qdpo\_srst --查看Datasheet Datasheet Page 3 of 3 Next > Generate Cancel Help



- € 【第五步】生成后调用
  - □ 核生成后在设计窗口出现ROM\_B.xco模块
  - □ 点击View HDL Instantiation Template 查看核调用结构:

```
ROM_B your_instance_name (
.a(a), // input [9:0] a
.spo(spo) // output [31:0] spo
);
```

- □在当前工程的ipcore\_dir目录下有核的 图形符号: ROM\_B.sym
  - ◆ 这个图形符号非常大,需要修改
- € 此ROM核在顶层直接调用





沙人曾系统结构与系统软件实验室

### ROM初始化文件: .coe



#### ◎ ROM.coe格式

- € 可以用ISE打开编辑,也可以用普通文本编辑工具 € 格式如下:
  - ⊙第一行:说明是初始化参数向量采用16进制(也可以2进制)
  - ⊙第二行:初始化向量名
  - ⊙第三行开始:初始化向量元素,用逗号","分隔,分号结束
  - ⊙文件头、尾部可以用"#"号加注释,中间不可以

```
memory_initialization_vector=

00000000, 1111111, 22222222, 3333333, 44444444, 55555555,
66666666, 7777777, 88888888, 99999999, aaaaaaaa, bbbbbbbb,
ccccccc, dddddddd, eeeeeeee, fffffff, 557EF7E0, D7BDFBD9,
D7DBFDB9, DFCFFCFB, DFCFBFFF, F7F3DFFF, FFFFDF3D, FFFF9DB9,
FFFFBCFB, DFCFFCFB, DFCFBFFF, D7DB9FFF, D7DBFDB9, D7BDFBD9,
FFFF07E0, 007E0FFF, 03bdf020, 03def820, 08002300;
```

◎此数据用于下板测试

红色数据是LED图形




沙人曾系统结构与系统软件实验室

### RAM\_B IP Core-U3




- □ 与ROM相同用ISE核生成器实现RAM
- □ 用IP核生成器建立1024×32bitRAM核
  - □【第一步】在ISE集成菜单上从Project选择New Source,将弹



浙江大学



- 【第二步】点击Next弹出IP核选择窗口
  - □ 选择核: Memories & Storage Elements → RAMs & ROMs
  - □ 选择BLOCK Memory Generator 7.3 注意: 与ROM选择不同
  - □点击Next,直接弹出参数设置窗口第2页




浙江大学



#### ■ **【第三步**】核参数设置


□点击Next,直接弹出窗口第2页注意:有时钟



浙沙大学 计算机学院 系统结构与系统软件实验室



- **【第三步**】核参数设置
  - □点击Next,弹出窗口第3页




浙江大学 计算机学院 系统结构与系统软件实验室

## 本实验RAM无初始化数据



- 〖第四步〗关联初始化文件并生成RAM IP核
  - □点击Next,弹出窗口第4页
  - □点击"Browse..."选择初始化关联文件(本实验无)
  - □其余不用修改






- **【第五步**】生成后调用
  - □核生成后在设计窗口出现RAM\_B.xco模块 ⑤ Org-Lab3
  - □ 点击View HDL Instantiation Template 查看核调用结构:

#### **RAM\_B U3** (

.clka(clk\_m), // input clka .wea(data\_ram\_we), // input [0:0] wea .addra(ram\_addr), // input [9:0] addra .dina(ram\_data\_in), // input [31:0] dina .douta(ram\_data\_out)// output [31:0] douta );

- □ 在当前工程的ipcore\_dir目录下有核的 图形符号: RAM\_32\_32.sym
  - 这个图形符号非常大,需要修改
- □ 此RAM核在顶层模块中调用

浙江大学 计算机学院 系统结构与系统软件实





# **END**