فاطمه نائينيان 810198479

يسنا رستم بيک 810198396

در ادامه توضیحاتی در مورد ساختار کد و طراحی خواهیم دید.

یک bus داریم که بعد از دیدن سیگنال start ورودی های 5 بیتی را در سه کلاک پیاپی برای برنامه به ارمغان می اورد. ورودی اول 5 بیت پر ارزش مقسوم است که در شیفت رجیستر A ذخیره می شود. ورودی دوم a بیت کم ارزش مقسوم است که در شیفت رجیستر a ذخیره می شود. ورودی سوم مقسوم علیه است که در رجیستر a ذخیره می شود.

یک bus به اسم dataOUT داریم که بعد از اتمام عملیات تقسیم ، بعد از فعال کردن سیگنال done دو خروجی از برنامه خارج میکند. که خروجی اول خارج قسمت خواهد بود و خروجی دوم باقی مانده را نشان می دهد.

یک سیگنال $\frac{OV}{OV}$ هم داریم که هروقت مقدار مقسوم علیه از $\frac{1}{2}$ بیت پر ارزش مقسوم کوچکتر یا مساوی ان باشد در یک کلاک مقدار $\frac{1}{2}$ به خودش میگیرد.

یک سیگنال به اسم DivByZero هم داریم که زمانی که مقسوم علیه صفر باشد مقدار 1 را در یک کلاک به خودش میگیرد.


اگر هرکدام از سیگنال های بالا 1 شوند ، برنامه از تقسیم خودداری میکند و تا رسیدن ورودی های بعدی ، صبر میکند.

ما از الگوریتم با بازیابی و performing استفاده کرده ایم.

در طرح این پروژه ورودی ها مثبت فرض شده بنابرین بیت پر ارزش A و D هم صفر فرض شده است.

در ادامه تصویری از مسیر داده و کنترولر خواهیم دید.

در شکل زیر مسیر داده (data path) را مشاهده میکنیم.



در تصویر زیر مسیر کنترولر (controller) را مشاهده میکنیم.

