به نام خدا دانشکده مهندسی برق و کامپیوتر

### گزارشکار پروژه سوم سیستم های دیجیتال1

دکتر نوابی

دانشجو: فاطمه نائينيان

شماره دانشجویی: 810198479

بهار 1400

# **سوال اول** حل دستى:

Nmos #(3,4,5)

Pmos #(5,6,7)

Not #(5,7)

Nand #(10,8)

Si

To0= ci=0, a=1, b=0 -> ci=0, a=1, b=1 ->>> 43ns

7ns not+ 2\*10ns nand +2\*8ns nand = 43ns

To1= ci=1, a=0, b=1 -> ci=1, a=1, b=1 ->>> 48ns

7ns not+5ns not+ 2\*10ns nand +2\*8ns nand = 48ns

Co

To0= ci=1, a=0,b=1 -> ci=1, a=0,b=0 ->>> 36ns


2\*10ns nand + 2\*8ns nand = 36ns

To1= ci=1, a=0, b=0 -> ci=1, a=0, b=1 ->>> 36ns

2\*10ns nand + 2\*8ns nand = 36ns

#### شماتیک مدار:

با توجه به اینکه سوال گفته از basic gate استفاده کنید xor ها را به شکل زیر جاگذاری کردم.




#### کد های سوال:

```
Ln#
        timescale lns/lns
     module fulladder (input ai,bi,ci,output co,si);
 3
       wire n,m,k,i,j,w,t,o,p,u,l;
       not #(5,7) Tl(m,ai);
       not #(5,7) T2(w,bi);
       nand #(10,8) T3(i,ai,w);
       nand #(10,8) T4(j,m,bi);
 8
       nand #(10,8) T5(k,i,j);
10
       not #(5,7) T6(n,ci);
11
       not #(5,7) T7(t,k);
12
       nand #(10,8) T8(1,t,ci);
13
       nand #(10,8) T9(u,n,k);
       nand #(10,8) T10(si,u,1);
14
15
       nand #(10,8) Tll(p,ai,bi);
16
17
       nand #(10,8) T12(o,k,ci);
       nand #(10,8) T13(co,p,o);
18
19
20
      endmodule
21
```

#### **Testbench**

```
Ln#
1
       'timescale lns/lns
 2
     module faddertt();
 3
       logic a=0,b=0,c=0;
 4
       fulladder UT(a,b,c,co,ww);
 5
     initial begin
       #100 a=1;
 6
 7
       #100 a=0;
 8
       #100 b=1;
9
      #100 a=1;
10
      #100 c=1;
11
      #100 a=0;
12
      #100 b=0;
13
      #100 a=1;
14
      #100 c=0;
15
      #100 $stop;
16
     - end
     endmodule
17
18
```

### شكل موج :



### سوال دوم

در این سوال نیاز داریم از پارامتر استفاده کنیم پس ساختار را به شکل زیر میکنیم. کد های سوال:

```
timescale lns/lns
module fadder # (parameter k) (a,b,ci,s,co);

input [k-1:0]a,b;
input ci;
output [k-1:0]s;
output co;
assign # (48+36*(k-1)) {co,s}=a+b+ci;
endmodule
```


# **سوال سوم** کد های سوال:

```
Ln#
       `timescale lns/lns
 1
 2
     module tbfa();
 3
       logic [3:0]aa=4'b00000;
 4
       logic [3:0]bb=4'b00000;
 5
       logic ci=0;
 6
      wire [3:0]si;
 7
      wire co;
 8
      fadder #4 U(aa,bb,ci,si,co);
 9
     initial begin
      #100 aa=4'b0001;
10
11
      #100 bb=4'b0001;
12
     prepeat(10) begin #100 aa=$random;
13
      bb=$random;
       ci=$random;
14
15
     - end
16
       #100 $stop;
17
      end
     endmodule
18
19
```

### شكل موج:



## سوال چهارم شماتیک مدار:



### کد های سوال:


```
Ln#
     module adder127taei(input [126:0]a,output[6:0]w);
       genvar i;
wire [63:0]addl;
     generate
                for(i=0;i<32;i=i+1) begin
                fadder #1 Y(a[3*i],a[3*i+1],a[3*i+2],addl[2*i],addl[2*i+1]);
                end
       endgenerate
10
11
12
       genvar j;
13
14
        wire [47:0]add2;
     generate
15
                for(j=0;j<16;j=j+1) begin
                fadder #2 Y({addl[4*j],addl[4*j+1]},{addl[4*j+2],addl[4*j+3]},a[j+96],{add2[3*j],add2[3*j+1]},add2[3*j+2]);
17
18
19
                end
       endgenerate
20
       genvar h;
21
        wire [31:0]add3;
22
23
24
     | generate
                for (h=0;h<8;h=h+1) begin
                fadder #3 Y({add2[6*h],add2[6*h+1],add2[6*h+2]},{add2[6*h+2]},add2[6*h+3],add2[6*h+4],add2[6*h+5]},a[h+112],{add3[4*h],add3[4*h+1],add3[4*h+2]},add3[4*h+3]);
                end
26
       endgenerate
```

☐ Transcript

### **سوال پنجم** کد های سوال:

```
Ln#
1
       `timescale lns/lns
     module ttl27one();
 3
       logic [126:0]aa=127'b0;
 4
       wire [6:0]w;
 5
      adder127taei u(aa,w);
 6
    initial begin
      #400 aa[0]=1;
 8
9
    peat(254) begin #400 aa={~aa[0],aa[126:1]};
10
     - end
11
       #400 $stop;
12
     - end
       endmodule
13
```

شكل موج : همانطور كه مشاهده مي شود بيشترين ديلي 828ns است.




# سوال ششم کد های سوال:

```
Ln#
       'timescale lns/lns
1
     module ones127(input [126:0]a, output [6:0]w);
 2
 3
       integer x=0;
 4
       integer i=0;
     🛱 always @(a) begin
 5
 6
               for (i=0; i<127; i=i+1) begin
 7
                        x=x+a[i];
8
               end
9
     - end
10
11
      assign #828 w=x;
12
     endmodule
13
```

#### testbench

```
Ln#
      timescale lns/lns
1
     module ttones127();
 2
 3
      logic [126:0]a=127'b0;
 4
      wire [6:0]w;
 5
      ones127 u(a,w);
 6
    initial begin
      repeat (10) #1000 a=$random();
 7
8
      #1000 $stop;
9
     - end
     endmodule
10
11
```

### شكل موج:



### سوال هفتم

توضیحات: تعداد سلولهای سوال 4 کمتر سلولهای سوال 6 است زیرا در سوال 6 از سوال procedural statement استفاده کردیم که همان always است که در این سوال استفاده کرده ایم واین باعث غیر بهینه شدن کد میشود و این باعث بیشتر شدن سلول ها نسبت به سوال 4 می شود.در سوال 4 رویکرد سخت افزاری داشتیم و در سوال 6 رویکرد نرم افزاری. همچنین در سوال 4 دیلی های کمتر از 828 هم داریم اما در سوال 6 به ازای همه تغییر ها 828 خواهیم داشت.

تعداد سلول هاى بخش 4: 552 سلول | | | تعداد سلول هاى بخش 6: 711 سلول

```
= ones127 ===
Number of wires:
Number of wire bits:
                                  870
Number of public wires:
                                  166
Number of public wire bits:
Number of memories:
                                    0
                                    0
Number of memory bits:
Number of processes:
                                    0
Number of cells:
                                  711
  $ AND
                                  11
  $ A0I3
                                   51
  $_NAND_
                                  254
  $ NOR
  $ NOT
                                   98
  $ OAI3
                                    8
  $ OR
                                    8
  $_XNOR
                                  243
  $_XOR_
                                   32
```

```
Number of wires:
                                 692
Number of wire bits:
                                1172
Number of public wires:
                                 323
Number of public wire bits:
                                 803
Number of memories:
                                   0
Number of memory bits:
                                   0
Number of processes:
                                   0
Number of cells:
                                 552
  $ AND
                                  46
  $ AOI3
                                  46
  $ NAND
  $ NOR
  $ NOT
                                  46
  $ OAI3
                                  82
  $ OR
                                   6
  $ XNOR
                                 128
  $ XOR
                                 112
```

تعداد خط هاى يوسيس بخش 4: 2208 خط | | تعداد خط هاى يوسيس بخش 6: 11200 خط

```
11194 assign 2415 = 2585;

11195 assign 2417 = 2586;

11196 assign 2419 = 2587;

11197 assign 2421 = 2588;

11198 assign 2423 = 2589;

11199 endmodule
```

```
2204 assign _049 = b[5];

2205 assign _051 = a[5];

2206 assign s[5] = _056_;

2207 assign co = _064_;

endmodule
```