
به نام خدا گزارش پروژه اول سیستم های دیجیتال 1 دانشجو: فاطمه نائینیان

شماره دانشجویی: 810198479



فرض کنید در حالت اولیه مقدار خروجی 0 و هردو ورودی یک است حال یکی از ورودی ها را صفر میکنیم در بدترین حالت بعد از 10 نانو ثانیه خروجی یک میشود . 5 ثانیه طول میکشد تا pmos یک بدهد و pmos دیگر بعد از 7 نانوثانیه z میدهد در صورتی که 10 نانوثانیه طول میکشد تا nmos خروجی z را بدهد بنابرین داریم

Worst case delay to 1 = 10 ns

حال فرض کنید یکی از ورودی ها صفر و دیگری یک است و خروجی یک داریم . هردو ورودی را یک میکنیم 7 نانوثانیه برای pmos ها که z بیاندازد و 8 نانوثانیه برای s میکنیم 4 نانوثانیه برای میس

Worst case delay to 0 = 8 ns

C


```
Ln#
       `timescale lns/lns
1
     module NAND GATE (input a,b,output w);
 2
      wire j;
 3
      supplyl Vdd;
 4
 5
      supply0 Gnd;
 6
      pmos # (5,6,7) Tl(w,Vdd,a);
      pmos #(5,6,7) T2(w,Vdd,b);
8
      nmos #(3,4,5) T3(j,Gnd,b);
      \frac{1}{2} nmos #(3,4,5) T4(w,j,a);
9
10
      endmodule
```


تست بنچ

D

```
Ln#
      timescale lns/lns
1
     module NAND GATE TESTBENCH();
 2
        logic aa=1;
 3
 4
        logic bb=1;
 5
        wire ww;
        NAND GATE UUT (aa, bb, ww);
 6
       initial begin
 7
 8
        #20 aa=0;
        #20 aa=1;
9
10
        #20 bb=0;
11
        #20 bb=1;
12
        #20 aa=0 ;bb=0;
        #20 aa=1 ;bb=0;
13
        #20 Sstop;
14
15
        end
16
      endmodule
```







В

برای بدترین حالت to 1 ابتدا a=0,b=0 داریم سپس b=1 میکنیم delay در این حالت 12 نانوثانیه می شود :

Worst case delay to 1 = 12 ns

برای بدترین حالت to 0 ابتدا a=0,b=1 داریم سپس a=1 میکنیم delay در این حالت 14 نانوثانیه می شود :

Worst case delay to 0 = 14 ns

برای بدترین حالت to z ابتدا a=0,b=1 داریم سپس b=0 میکنیم delay در این حالت 12 نانو ثانیه می شود :


Worst case delay to z = 12 ns


```
Ln#
1
       'timescale lns/lns
     module tristate (input a,b,output w);
 2
 3
       wire j,i,y;
 4
      supplyl Vdd;
 5
      supply0 Gnd;
 6
      pmos #(5,6,7) Tl(i,Vdd,a);
      pmos # (5,6,7) T2(w,i,y);
 7
      nmos # (3,4,5) T3(j,Gnd,a);
 8
      nmos # (3,4,5) T4(w,j,b);
 9
      pmos # (5,6,7) T5(y,Vdd,b);
10
      nmos # (3,4,5) T6(y,Gnd,b);
11
     endmodule
12
13
```

تست بنچ

D

```
Ln#
 1
       timescale lns/lns
 2
     module tristate testbench();
         logic aa=1;
 3
 4
         logic bb=1;
 5
         tristate UUT (aa, bb, ww);
 6
 7
         initial begin
         #20 aa=0;
 8
         #20 aa=1;
 9
         #20 bb=1;
10
11
         #20 aa=1;
12
        #20 aa=0;
13
         #20 bb=1;
14
         #20 bb=0;
        #20 bb=1;
15
16
         #40 $stop;
17
         end
      endmodule
18
19
```





Worst case delay:


To 1: a=0 b=0 c=0 d=0 s0=1 s1=0 ==>> a=1 b=1 c=1 d=1 s0=0 s1=1 35 ns

To 0: a=1 b=0 c=1 d=1 s0=0 s1=0 ==>> a=1 b=0 c=1 d=0 s0=1 s1=1 38 ns


```
Ln#
       timescale lns/lns
1
     module mux (input a,b,c,d,s0,s1,output w);
 2
 3
       wire j,i,k,o,r,e,q,t,u,y;
       NAND_GATE N1 (.a(s0),.b(s0),.w(i));
 4
       NAND GATE N2 (.a(s1),.b(s1),.w(k));
 5
 6
       NAND GATE N3(.a(a),.b(i),.w(j));
 7
       NAND GATE N4 (.a(b),.b(s0),.w(o));
 8
       NAND GATE N5 (.a(c),.b(i),.w(r));
9
       NAND GATE N6(.a(d),.b(s0),.w(e));
10
       NAND GATE N7(.a(j),.b(o),.w(q));
11
       NAND GATE N8 (.a(r),.b(e),.w(t));
12
       NAND GATE N9 (.a(q),.b(k),.w(u));
       NAND GATE N10 (.a(t),.b(s1),.w(y));
13
14
       NAND GATE N11 (.a(u),.b(y),.w(w));
      endmodule
15
16
```

تست بنچ

```
Ln#
 1
        'timescale lns/lns
     module mux testbench();
 2
 3
         logic aa=0;
         logic bb=0;
 4
 5
         logic cc=0;
         logic dd=0;
 6
 7
         logic slsl=0;
 8
         logic s0s0=0;
 9
         wire ww;
         mux UUT (aa, bb, cc, dd, s0s0, s1s1, ww);
10
11
         initial begin
         #100 aa=1;bb=0;cc=0;dd=1;s0s0=0;s1s1=1;
12
13
         #100 aa=0;bb=0;cc=0;dd=0;s0s0=1;s1s1=0;
         #100 aa=1;bb=1;cc=1;dd=1;s0s0=0;s1s1=1;
14
         #100 aa=0;bb=0;cc=1;dd=0;s0s0=1;s1s1=1;
15
16
         #100 aa=0;bb=0;cc=1;dd=0;s0s0=0;s1s1=1;
17
         #100 aa=1;bb=0;cc=1;dd=1;s0s0=0;s1s1=0;
18
         #100 aa=1;bb=0;cc=1;dd=0;s0s0=1;s1s1=1;
         #100 aa=1;bb=1;cc=0;dd=0;s0s0=0;s1s1=0;
19
20
         #100
                Sstop;
21
         end
22
       endmodule
23
```



Α



В

Worst case delay:


To 1: a=0 b=1 c=1 d=0 s0=0 s1=0 ==>> a= 1 b=0 c=0 d=1 s0=1 s1=01 36 ns

To 0: a=1 b=1 c=1 d=1 s0=1 s1=1 ==>> a= 0 b=0 c=0 d=0 s0=1 s1=0 36 ns

```
Ln#
 1
       `timescale lns/lns
     module muxtristate (input a,b,c,d,s0,s1,output w);
 3
       wire h, q, k, o;
 4
       supplyl Vdd;
 5
       tristate T1 (.a(s0), .b(Vdd), .w(q));
 6
       tristate T2(.a(a),.b(q),.w(h));
 7
      tristate T3(.a(b),.b(s0),.w(h));
 8
       tristate T4(.a(c),.b(l),.w(k));
9
       tristate T5(.a(d),.b(s0),.w(k));
      tristate T6(.a(s1),.b(Vdd),.w(o));
10
      tristate T7(.a(h),.b(o),.w(w));
11
12
      tristate T8(.a(k),.b(s1),.w(w));
      tristate T9(.a(s0),.b(Vdd),.w(1));
13
14
     endmodule
15
```

```
`timescale lns/lns
module muxtristate testbench();
    logic aa=0;
    logic bb=0;
    logic cc=0;
    logic dd=0;
    logic slsl=0;
    logic s0s0=0;
    wire ww;
    muxtristate UUT (aa,bb,cc,dd,s0s0,sls1,ww);
    initial begin
    #100 aa=1;bb=1;cc=1;dd=1;s0s0=1;s1s1=1;
    #100 aa=0;bb=0;cc=0;dd=0;s0s0=0;s1s1=1;
    #100 aa=1;bb=1;cc=0;dd=0;s0s0=0;s1s1=0;
    #100 aa=0;bb=1;cc=0;dd=0;s0s0=0;s1s1=0;
    #100 aa=1;bb=0;cc=1;dd=1;s0s0=1;s1s1=1;
    #100 aa=0:bb=0:cc=1:dd=0:s0s0=0:s1s1=1:
    #100 aa=0;bb=1;cc=1;dd=0;s0s0=0;s1s1=0;
    #100 aa=1:bb=0:cc=0:dd=1:s0s0=1:s1s1=1:
    #100 aa=1;bb=1;cc=0;dd=0;s0s0=0;s1s1=0;
    #100 $stop;
    end
  endmodule
```

Ε



(5

Number of Transistors

Tri state buffer 4-1 mux = 9 * Tri state = <math>9 * 6 = 54

Nand gate 4-1 mux = 11*Nand= 11*4 = 44

به نظر من چون Tri state buffer 4-1 mux تعداد ترانزیستور بیشتری دارد consumption بیشتری خواهد داشت.

به نظر می اید که delay های Nand gate 4-1 mux به طور کلی بیشتر از Nand gate 4-1 mux می باشد چون تعداد ترانزیستور های آن بیشتر است .

