به نام خدا

دانشکده برق و کامپیوتر دانشگاه تهران

# گزارشکار پروژه 4 سیستم های دیجیتال 1


استاد: دكتر نوابي


دانشجو: فاطمه نائينيان


شماره دانشجویی: 810198479

بهار 1400

### سوال اول







to 1: Mare ( to 1 pmos o 1 to 2 nmos) = 1 ns


to 0: Muse ( Y to Onmos , to 2pmos) = 1 ns

دیلی های یک nand برای to1,to0 انوثانیه به دست می اید. و worst case delay در این سوال 32 نانوثانیه خواهد بود.

```
1   | timescale lns/lns
2   | module srlatch(input s,r,clk,output q);
3   | wire s0,r0,clk0,i,j,q0;
4   | nand #8 T1(s0,s,s);
5   | nand #8 T2(r0,r,r);
6   | nand #8 T3(clk0,clk,clk);
7   | nand #8 T4(j,s0,clk0);
8   | nand #8 T5(i,r0,clk0);
9   | nand #8 T6(q0,i,q);
10   | nand #8 T7(q,j,q0);
11   | endmodule
```


# سوال دوم

```
timescale lns/lns
 2
    module srltt();
 3
       logic rr=0;
 4
       logic ss=0;
 5
       logic clk=0;
 6
      wire qq;
 7
       srlatch T(ss,rr,clk,qq);
 8
       always #50 clk <= ~clk;
 9
     initial begin
10
       #100 ss=1;
11
      #100 rr=1;
12
      #100 ss=0;
13
      #100 ss=1;
14
      #100 rr=0;
15
      #100 ss=0;
16
      #100 rr=1;
17
      #100 ss=1;
18
       #100 ss=0;
19
       #100 rr=0;
20
      #100 Sstop;
21
     - end
     endmodule
```




# سوال سوم

اگر دو ورودی srlatch سوال قبل را با یک گیت نات بهم متصل کنیم dlatch به دست می اید.




# تست بنچ

```
Ln#
       `timescale lns/lns
 1
     module dltt();
 3
       logic dd=0;
 4
       logic clk=0;
 5
       wire qq;
       dlatch T(dd,clk,qq);
 6
 7
      always #50 clk <= ~clk;
 8
     initial begin
       #100 dd=1;
 9
      #100 dd=1;
10
11
      #100 dd=0;
12
      #100 dd=1;
13
      #100 dd=0;
14
       #100 $stop;
15
      - end
16
      endmodule
```



# سوال چهارم




reset

```
Ln#
       `timescale lns/lns
 1
     module shr(input si,clk,output [7:0]so);
 2
 3
       wire [8:0]y;
 4
       assign y[8]=si;
 5
 6
       genvar b;
 7
     generate
 8
               for (b=8;b>0;b=b-1) begin
 9
                       dlatch U(y[b],clk,y[b-1]);
10
               end
11
     endgenerate
       assign so[7:0]=y[7:0];
12
13
     endmodule
```

### سوال پنجم


همانطور که در کلاس مطرح شد در این حالت تا زمانی که کلاک 1 شود خروجی میتواند تغییر کند و مثل همان مثال در سر کلاس تا وقتی در باز باشد نمونه ها عبور میکنند پس تا زمانی که کلاک صفر است میتواند میتوان چندین تغییر را عبور دهد که مطلوب نیست.

```
Ln#
      timescale lns/lns
    module shrtt();
      logic si=0;
 4
      logic clk=0;
 5
     wire [7:0]qq;
     shr T(si,clk,qq);
 6
7
     always #100 clk <= ~clk;
    initial begin
8
9
     repeat (30) #200 si=$random();
10
     #200 $stop;
11
     end
     endmodule
12
```



# سوال ششم

با کمک دو dlatch میتوان شکل زیر را ساخت.



# سوال هفتم


#### سوال هشتم

در این بخش چون از master slave استفاده کردیم با هر کلاک یک تغییر را عبور میدهد. ولی در سوال 4 هر تغییری که در زمان ان کلاک اتفاق بیوفتد را عبور میدهد.

```
Ln#
       `timescale lns/lns
      module shrrmsd(input si,clk,r,output [7:0]so);
  3
       wire [8:0]y;
  4
       assign y[8]=si;
  5
  6
       genvar b;
  7
      p generate
  8
                for (b=8;b>0;b=b-1) begin
 9
                       rmsd U(y[b],r,clk,y[b-1]);
 10
               end
 11
     endgenerate
 12
       assign so[7:0]=y[7:0];
 13
     - endmodule
```

# تست بنچ

```
`timescale lns/lns
    module shrrmsdtt();
 2
 3
      logic si=0;
 4
      logic r=0;
 5
      logic clk=0;
 6
     | wire [7:0]qq;
      shrrmsd T(si,clk,r,qq);
8
     always #100 clk <= ~clk;
9 🛱 initial begin
10
     repeat(30) #200 si=$random();
11
      #200 r=1;
12
     #500 $stop;
13
     - end
      endmodule
14
```




# سوال نهم

```
Ln#
      `timescale lns/lns
     module shralways (input si,clk,r,output logic [7:0]so);
 2
 3
     always @(posedge clk ) begin
 4
 5
               if (r) so <= 8'd0;
               else so<={si,so[7:1]};
 6
 7
     - end
 8
 9
     endmodule
```

#### سوال دهم

دوره تناوب ان 63 کلاک است و بعد 63 کلاک دوباره هشت تا صفر روی خروجی می افتد. مطابق اطلاعات بدست امده از اینترنت برای یک LFSR هشت بیت دوه تناوب حداکثر 255 می شود که با در نظر گرفتن فیدبک های مختلف این تناوب کمتر می شود. با توجه به فیدبک های این سوال تناوب 63 خواهیم داشت.



### تست بنچ

```
Ln#
       timescale lns/lns
     □ module lfsrtt();
 2
 3
       logic r=1;
       logic clk=0;
 5
       wire [7:0]qq;
 6
       lfsr T(r,clk,qq);
 7
      always #100 clk <= ~clk;
 8
     initial begin
9
      #200 r=0;
10
      #5000 $stop;
11
12
     endmodule
13
```

