Universidad del Istmo

Arquitectura de Computadoras y Microcontroladores



PARCIAL 3

HDL + ALU + ADDRS

Autor:

Fátima Ramazzini

Carné: 16789

Catedrático:

Ing. Victor Vargas

Guatemala 19 de octubre de 2026

ÍNDICE

PARCIAL 3 **3**
Introducción y Parámetros de Diseño 3
Parte 1: Diseño Lógico (HDL) y Arquitectura de la ALU+ 3
Tabla 1: Mapa de Operaciones Extendidas (ALUControl) 3
Evidencia de la Arquitectura RTL 4
Simulación Funcional (Testbench) 5
Tabla 2: Análisis y Decodificación de Etiquetas (Banderas NZCV) 5
Parte 2: Diseño Físico (Implementación y Timing) 8
Inciso 7.1: Resultados de Síntesis Lógica 8
1. Área total y celdas 8
Inciso 7.2: Implementación Física (Placement & Routing) 10

Universidad del Istmo

Arquitectura de Computadoras y Microcontroladores

PARCIAL 3

Introducción y Parámetros de Diseño

El presente informe documenta el desarrollo físico y lógico de una Unidad Aritmético Lógica extendida (ALU+). Según las reglas establecidas en las instrucciones del proyecto:

- **Sumador implementado:** Prefix Adder (terminación impar del carné).
- **Extensión agregada:** Multiplicador de hardware (terminación en vocal del primer nombre).

Parte 1: Diseño Lógico (HDL) y Arquitectura de la ALU+

En esta fase se utilizó SystemVerilog para "levantar" el hardware de la ALU+, cumpliendo con los siguientes requerimientos:

1. **Parametrización y Estructura Básica:** Se diseñó el módulo utilizando la directiva #(parameter width = 16) para permitir la instanciación de buses flexibles sin modificar la arquitectura interna. Se envolvió en un sistema síncrono (Wrapper) con registros (Flip-Flops) a la entrada y salida.
2. **Multiplexor Principal:** Se implementó como un RTL nativo utilizando el operador ternario (? :), lo que permitió a la herramienta de síntesis inferir correctamente una red de multiplexores en cascada.
3. **Buses Tri-estado:** Para optimizar la energía, las compuertas lógicas (AND, OR) se aislaron mediante estados de alta impedancia ('bz). Solo cuando se invoca su operación específica, el bus se conecta físicamente al resultado.
4. **Banderas (NZCV):** Se agregó soporte total para banderas: Negativo (bit MSB), Cero (compuerta NOR), Acarreo y Desbordamiento (Overflow).

Tabla 1: Mapa de Operaciones Extendidas (ALUControl)

El bus de control se extendió a 3 bits para soportar las nuevas funciones.


Código ALUControl	Operación	Descripción del Hardware
000	AND Lógico	Operación a través de bus tri-estado.

001	OR Lógico	Operación a través de bus tri-estado.
010	Suma	Utiliza el **Prefix Adder (Kogge-Stone)**.
011	Resta	Invierte B y suma 1 mediante el Prefix Adder.
100	Multiplicación	**Extensión:** Infiere un bloque DSP dedicado.
111	Forzar a Cero	**Extensión:** Limpia el bus asignando 0 a todos los bits.
Otros	Default	Retorna 0 de forma segura.

Evidencia de la Arquitectura RTL

Para cumplir con el diseño del *Prefix Adder*, se programó una topología **Kogge-Stone**. A diferencia de los sumadores lineales, este calcula todos los acarreos en paralelo en solo 4 niveles lógicos, lo que explica su forma rectangular y densa de interconexiones.

Figura 1: Esquemático RTL del Prefix Adder (Kogge-Stone) generado por Vivado, mostrando el paralelismo masivo de generación y propagación de acarreos.



Simulación Funcional (Testbench)


Se ejecutó una simulación síncrona ("Post-Implementation Timing Simulation") donde se demostró el éxito de la ALU+ y la correcta activación de las etiquetas de estado.

En la arquitectura diseñada, el bus de salida de banderas (flags_out[3:0]) se compone de 4 bits concatenados en el siguiente orden estricto: {N, Z, C, V}. Durante la simulación, la herramienta agrupa estos bits y los muestra como un valor decimal unificado. La siguiente tabla decodifica los valores obtenidos en las pruebas, validando el comportamiento aritmético del procesador:


Tabla 2: Análisis y Decodificación de Etiquetas (Banderas NZCV)


Valor Decimal	**Valor Binario ([3:0])**	**Banderas Activas {N, Z, C, V}**	**Análisis de la Operación en Simulación**
0	0000	Ninguna	**Suma Estándar:** Ocurrió al sumar 0005 + 000a = 000f (15 positivo). El resultado no es cero, no es negativo, no generó acarreo y no hubo desbordamiento.
4	0100	**Z=1** (Zero)	**Operación Nula:** Ocurrió en la compuerta lógica (f0f0 AND 0f0f). Al no haber bits en común, el resultado es exactamente cero, activando únicamente la bandera Z.
6	0110	**Z=1**, **C=1** (Zero, Carry)	**Resta Igualitaria:** Ocurrió al restar 0014 - 0014. El resultado es cero (Z=1). Por la naturaleza de la resta en hardware (complemento a 2), restar un número mayor o igual siempre expulsa un acarreo sobrante (C=1).

8	1000	**N=1** (Negative)	**Resta Negativa:** Ocurrió al restar 0005 - 000a. El resultado matemático es fffb (-5 en complemento a 2). El bit más significativo es 1, activando la bandera N.
9	1001	**N=1**, **V=1** (Negative, Overflow)	**Desbordamiento:** Ocurrió al sumar el máximo positivo (7fff / 32767) + 0001. El sumador colapsó la capacidad de 16 bits y el resultado saltó a 8000 (-32768). Esto activa el Overflow (V) y por ende, el bit de signo Negativo (N).



Simulación de tiempos completa. Se observa la ejecución correcta de las banderas (0, 4, 9, 6 y 8) reaccionando a los estímulos de suma, resta y desbordamiento después de la inicialización de los registros.


Default Layout
Synthesized Design - xc7a35tcpg236-1
Sources
Netlist
alu_wrapper
Nets (171)
Leaf Cells (116)
my_alu (alu)
Properties
Select an object to see properties
Project Summary
Device
alu.sv
prefix_adder.sv
alu_wrapper.sv
restricciones.xdc
X0Y2
X1Y2
X0Y1
X1Y1
X0Y0
X1Y0
Tcl Console
Messages
Log
Reports
Design Runs
Timing
Utilization
Design Timing Summary
General Information
Timer Settings
Design Timing Summary
Clock Summary (1)
Methodology Summary
Check Timing (56)
Intra-Clock Paths
Inter-Clock Paths
Setup
Worst Negative Slack (WNS) 0.084 ns
Total Negative Slack (TNS) 0.000 ns
Number of Failing Endpoints 0
Total Number of Endpoints 19
Hold
Worst Hold Slack (WHS) 0.167 ns
Total Hold Slack (THS) 0.000 ns
Number of Failing Endpoints 0
Total Number of Endpoints 19
Pulse Width
Worst Pulse Width Slack (WPWS) 4.500 ns
Total Pulse Width Negative Slack (TPWS) 0.000 ns
Number of Failing Endpoints 0
Total Number of Endpoints 55
All user specified timing constraints are met.



Default Layout
Synthesized Design - xc7a35tcpg236-1
Sources
Netlist
alu_wrapper
Nets (171)
Leaf Cells (116)
my_alu (alu)
Properties
Select an object to see properties
Project Summary
Device
alu.sv
prefix_adder.sv
alu_wrapper.sv
restricciones.xdc
X0Y2
X1Y2
X0Y1
X1Y1
X0Y0
X1Y0
Tcl Console
Messages
Log
Reports
Design Runs
Timing
Utilization
Design Timing Summary
General Information
Timer Settings
Design Timing Summary
Clock Summary (1)
Methodology Summary
Check Timing (56)
Intra-Clock Paths
Inter-Clock Paths
Setup
Worst Negative Slack (WNS) 0.084 ns
Total Negative Slack (TNS) 0.000 ns
Number of Failing Endpoints 0
Total Number of Endpoints 19
Hold
Worst Hold Slack (WHS) 0.167 ns
Total Hold Slack (THS) 0.000 ns
Number of Failing Endpoints 0
Total Number of Endpoints 19
Pulse Width
Worst Pulse Width Slack (WPWS) 4.500 ns
Total Pulse Width Negative Slack (TPWS) 0.000 ns
Number of Failing Endpoints 0
Total Number of Endpoints 55
All user specified timing constraints are met.

Parte 2: Diseño Físico (Implementación y Timing)

Se replicó el flujo equivalente a Synopsys (Design Compiler e ICC2) dentro del entorno de diseño físico de Vivado. Se estableció una restricción de reloj (SDC/XDC) a 100 MHz (10.000 ns).

Inciso 7.1: Resultados de Síntesis Lógica

En esta etapa, el código HDL se tradujo a celdas primitivas de hardware sin asignarles aún una posición física definitiva.




1. Área total y celdas

El diseño ocupa **103 Slice LUTs** (lógica), **54 Slice Registers** (flip-flops del wrapper) y **1 bloque DSP** (instanciado por el multiplicador).


Pregunta de Discusión	**Respuesta Técnica Extraída de Reportes**
1. Área total y celdas	El diseño ocupa 103 Slice LUTs (lógica), 54 Slice Registers (flip-flops del wrapper) y 1 bloque DSP (instanciado por el multiplicador)[cite: 7].
2. Reloj y Frecuencia	El período es de 10.000 ns, representando una frecuencia objetivo de 100 MHz.

3. Timing (WNS y TNS)	Sí cumple. El WNS (Worst Negative Slack) es de 0.084 ns y el TNS es de 0.000 ns, asegurando estabilidad.
4. Critical Path	Pertenece al grupo clk_sys. Inicia en el registro de entrada a_reg_reg[15]/C y termina en el registro de la bandera de cero flags_out_reg[2]/D.
5. Celdas de mayor retraso	El mayor retraso ocurre al atravesar el bloque DSP48E1 (Multiplicador), el cual toma 4.016 ns de los 4.968 ns totales del retraso lógico.
6. Optimizaciones	Para mejorar, se podría implementar "Pipelining" (segmentación) dentro del multiplicador para dividir su gran retraso lógico en dos ciclos de reloj.

Figura 3: Consumo de área y celdas lógicas tras la etapa de síntesis



Desglose de la ruta crítica (Path 1), demostrando el cuello de botella lógico provocado por el multiplicador de hardware.



Name	Slack	Levels	Routes	High Fanout	From	To	Total Delay	Logic Delay	Net Delay	Requirement	Source Clock	Destination Clock	Exception	Clock U
Path 1	1.405	5	5	8	a_reg_reg[9]/C	flags_out_reg[2]/D	8.615	4.928	3.687	10.0	clk_sys	clk_sys		
Path 2	2.573	3	4	8	a_reg_reg[9]/C	result_out_reg[13]/D	7.325	4.680	2.645	10.0	clk_sys	clk_sys		
Path 3	2.723	3	4	8	a_reg_reg[9]/C	result_out_reg[5]/D	7.180	4.680	2.500	10.0	clk_sys	clk_sys		
Path 4	2.884	3	4	8	a_reg_reg[9]/C	result_out_reg[11]/D	7.017	4.680	2.337	10.0	clk_sys	clk_sys		
Path 5	2.903	3	4	8	a_reg_reg[9]/C	result_out_reg[15]_lopt_replica/D	6.946	4.680	2.266	10.0	clk_sys	clk_sys		
Path 6	2.917	3	4	8	a_reg_reg[9]/C	result_out_reg[15]/D	6.946	4.680	2.266	10.0	clk_sys	clk_sys		
Path 7	2.930	3	4	8	a_reg_reg[9]/C	result_out_reg[9]/D	6.918	4.680	2.238	10.0	clk_sys	clk_sys		
Path 8	2.954	3	4	8	a_reg_reg[9]/C	result_out_reg[2]/D	6.964	4.680	2.284	10.0	clk_sys	clk_sys		
Path 9	3.010	3	4	8	a_reg_reg[9]/C	result_out_reg[14]/D	6.875	4.680	2.195	10.0	clk_sys	clk_sys		
Path 10	3.036	3	4	8	a_reg_reg[9]/C	result_out_reg[7]/D	6.867	4.680	2.187	10.0	clk_sys	clk_sys		

Inciso 7.2: Implementación Física (Placement & Routing)

Esta etapa equivale a la ubicación de componentes (Place) y ruteo de cables (Route) en el silicio.

Pregunta de Discusión	**Respuesta Técnica Extraída de Reportes**
1. Cambio en el WNS	El WNS mejoró significativamente, subiendo de 0.084 ns a **1.405 ns**. La herramienta acortó físicamente los cables, reduciendo el "Net Delay" a 3.687 ns.
2. Clock Skew	El sesgo del reloj ("clock pessimism") afectó ligeramente la llegada de la señal en 0.178 ns, pero el margen de tiempo holgado absorbió este efecto sin provocar fallos.

3. Variación de Área	El área de utilización se mantuvo altamente empaquetada debido a la necesidad de mantener el *Prefix Adder* y el bloque DSP muy unidos para evitar retrasos por distancia.
4. Violaciones	No existen violaciones de Setup (0.000 ns TNS) ni Hold (WHS 0.167 ns). Solo se reportaron advertencias de retardos de entrada/salida (I/O) hacia pines externos del chip por la falta de un retardo explícito en el archivo de restricciones.
5. Floorplan y Legalidad	El empaquetamiento fue un éxito legal. La vista del dispositivo muestra las celdas densamente concentradas en los sectores **X0Y0 y X0Y1**, validando el flujo de alimentación y ruteo.

Figura 5: Resumen de Timing posterior al enrutamiento, confirmando la mejora del WNS a 1.405 ns




Figura 6: Base de datos física final. Se observa el "Placement" densamente concentrado en la parte inferior izquierda del chip para minimizar la longitud de los cables y cumplir con los tiempos.

