


# HARTHUMER

Final Project - Perancangan Sistem Digital








## INTRODUCTION PROGRAM

Gaya hidup modern yang sibuk dan kurang aktif telah mendorong pentingnya memantau aktivitas fisik untuk menjaga kesehatan dan kebugaran tubuh. Pengukuran manual sering kali tidak memadai, sehingga perangkat teknologi menjadi solusi yang relevan untuk mengelola durasi, intensitas, dan hasil aktivitas fisik. Seiring perkembangan teknologi, perangkat elektronik kini mampu mengatur waktu, memantau detak jantung, dan menghitung kalori yang terbakar. Namun, banyak perangkat yang ada masih memerlukan pengembangan lebih lanjut agar lebih sederhana, mudah digunakan, dan dapat diintegrasikan ke berbagai sistem. Proyek ini bertujuan untuk mengembangkan sistem berbasis VHDL yang mampu mengukur durasi aktivitas, mendeteksi tingkat aktivitas dari detak jantung, dan menghitung kalori yang terbakar. Sistem ini dirancang untuk menjadi solusi praktis yang mendukung gaya hidup sehat dengan teknologi sederhana dan terjangkau.



# PROJECT DESCRIPTION

Proyek HeartFit Timer dirancang menggunakan VHDL untuk mengukur durasi aktivitas fisik, mendeteksi tingkat aktivitas berdasarkan detak jantung, dan menghitung kalori yang terbakar. Sistem ini terdiri dari tiga modul utama: Clock Divider untuk menghasilkan sinyal clock 1 Hz, TimerCore untuk mengelola waktu dan mode aktivitas (Mode Jalan, Lari, Menanjak), serta Calorie Burn untuk menghitung kalori berdasarkan laju pembakaran tiap mode. Implementasi sistem ini ditujukan pada perangkat berbasis FPGA atau teknologi digital lainnya, memberikan informasi akurat tentang durasi latihan dan kalori yang terbakar guna membantu pengguna mencapai tujuan kebugaran.



### PROJECT OBJECTIVES

01

Membuat clock divider untuk menghasilkan sinyal clock 1 Hz dari input clock yang lebih cepat.

02

Membuat sistem timer untuk mengelola level dan mode aktivitas fisik berdasarkan waktu

03

Menghitung kalori yang terbakar selama latihan dengan mempertimbangkan level dan mode aktivitas

04

Menggabungkan modul-modul menjadi sistem yang berjalan secara utuh dan terintegrasi.

05

Melakukan simulasi untuk memastikan seluruh fungsi berjalan sesuai yang diinginkan.

06

Menyesuaikan desain agar efisien untuk implementasi pada perangkat keras berbasis FPGA atau digital lainnya.


#### PROJECT IMPLEMENTATION

Modul timer menggunakan counter 16-bit yang diaktifkan oleh clock untuk mencatat durasi aktivitas. VHDL digunakan untuk mendeskripsikan counter dan register, serta logika untuk memulai atau menghentikan penghitungan berdasarkan input tombol atau saklar. Modul level aktivitas mengandalkan data dari sensor detak jantung untuk menilai intensitas aktivitas (rendah, sedang, atau tinggi) melalui logika komparasi di VHDL, yang mengubah status aktivitas dan memberi sinyal untuk penghitungan kalori. Modul kalori menghitung estimasi kalori terbakar dengan mengalikan durasi dengan faktor kalori per menit yang bergantung pada intensitas aktivitas. VHDL digunakan untuk mendeskripsikan proses perhitungan ini. Pengujian dilakukan untuk memastikan ketepatan waktu, deteksi level aktivitas, dan perhitungan kalori.





#### PROJECT TESTING



**Next Page** 

Hasil pengujian HeartFit Timer System menunjukkan bahwa sistem berfungsi sesuai dengan spesifikasi yang ditetapkan. Detak jantung terdeteksi dengan baik melalui HeartRateMonitor, yang memberikan peringatan saat nilai di luar batas normal, dan kalori dihitung secara akurat berdasarkan level serta mode olahraga melalui CalorieBurn. Stopwatch mencatat durasi dan lap time saat terjadi transisi level atau mode, yang ditampilkan melalui DisplayController pada 7-segment display. Seluruh komponen terintegrasi dengan baik menggunakan pendekatan Dataflow, Behavioral, Looping Construct, dan Finite State Machine (FSM), membuktikan keberhasilan implementasi sistem secara menyeluruh.

## CONCLUSION

Proyek HeartFit Timer berhasil mengintegrasikan berbagai fitur seperti timer olahraga, pemantauan detak jantung, kalkulasi kalori, kontrol buzzer, dan tampilan 7-segment untuk mendukung kegiatan kardio. Dalam pengembangan sistem ini, digunakan berbagai pendekatan VHDL, seperti Dataflow Style untuk pemrosesan detak jantung, Behavioral Style untuk penghitungan waktu, dan Structural Style untuk modularitas tampilan. Selain itu, looping construct mengatur perhitungan kalori, sementara Function dan Procedure mengontrol buzzer, dan FSM memastikan pengelolaan state yang optimal. Hasil pengujian menunjukkan bahwa seluruh modul berfungsi sesuai spesifikasi, membentuk simulasi perangkat kebugaran yang akurat dan efektif. Proyek ini menggarisbawahi penerapan konsep-konsep dalam Perancangan Sistem Digital, serta pentingnya kolaborasi tim dan pemahaman mendalam tentang VHDL dalam merancang, mengimplementasikan, dan menguji sistem digital yang kompleks.





## REFERENS

- C. H. Roth Jr., L. L. Kinney, and C. H. Roth, "Fundamentals of Digital Logic with VHDL Design," 4th ed., McGraw-Hill Education, 2019.
- S. A. Zwolinski, "Digital System Design with VHDL," 3rd ed., Pearson, 2021.
- D. R. Smith and P. Franzon, "Digital VLSI Systems Design: A Design Manual for Implementation of Projects on FPGAs and ASICs Using Verilog," 2nd ed., Springer, 2020.
- M. J. Flynn and K. W. Hoe, "Computer System Design: System-on-Chip," 2nd ed., Wiley, 2020.
- R. D. Sudhakar, "VHDL for Engineers: A Comprehensive Guide," 1st ed., CRC Press, 2022.

