
## به نام خدا



پروژه: پیاده سازی رم و کش

اعضای گروه: کیانمهر رعنایی سپیده سام خانیان محمدفاضل عبدحقیقی هدف از این پروژه پیاده سازی رم و کش و نمایش عملکرد بین انها است.



همان طور که در شکل بالا میبینید زمانی که cpu به داده ای در حافظه اصلی نیاز داشته باشد ابتدا در کش چک می کند اگر در ان قرار داشت با سرعت خوبی ان را دریافت می کند ، اما اگر در کش وجود نداشت در ان صورت به حافظه اصلی می رود و از ان میخواند و در کش می نویسید که اگر در اینده لازم شد، با سرعت بهتری به ان دسترسی داشته باشد و این گونه به داده مورد نظرش می رسد.

## روش نگاشت مستقیم




Figure 13 Direct mapping cache organization.

ما در کدمان index , tag را با هم در یک متغییر ادرس نگهداری کردیم و در هر سطر از رم و کش ما کل ادرس و داده را کنار هم قرار دادیم و بعد با جداسازی بیت های این ادرس به index ,tag می رسیدیم.

در گام نخست سه کامپوننت به نام های ram ،cache ،system\_top تعریف می کنیم که system\_top ارتباط بین دو کامپوننت دیگر است.

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
                 enterio (
DATA_WIDTH: positive:=8; -- Width of data in bits
ADDR_WIDTH: positive:=10; -- Width of address in bits
INDEX_WIDTH: positive:=4;
CACHE_SIZE: positive:=16 -- Number of eache lines
                  address: in STD_LOGIC_VECTOR(ADDR_WIDTH-1 downto 0);
data in: in STD_LOGIC_VECTOR(DATA_WIDTH-1 downto 0);
                  hit: out std_logic;
data_out: out STD_LOGIC_VECTOR(DATA_WIDTH-1 downto 0)
        signal cache memory : CacheMemory;
                  elsif rising_edge(elk) then -- 14 - 8
if cache_memory(conv_integer(address(ADDR_WIDTH-1 downto ADDR_WIDTH-1NDEX_WIDTH)))(ADDR_WIDTH-1DATA_WIDTH-1NDEX_WIDTH-1 downto DATA_WIDTH) = address(ADDR_WIDTH-1NDEX_WIDTH-1 downto DATA_WIDTH-1 downto DATA_WIDTH-1NDEX_WIDTH-1 downto DATA_WIDTH-1NDEX_WIDTH-1 downto DATA_WIDTH-1 downto DAT
                         -- Cache operation logic
if is_hit = 'I' then
                                   cache_memory(conv_integer(address(ADDR_WIDTH-I downto ADDR_WIDTH-INDEX_WIDTH))) <= address & data_in;
data_out <= cache_memory(conv_integer(address(ADDR_WIDTH-I downto ADDR_WIDTH-INDEX_WIDTH)))(DATA_WIDTH-I downto 0);
```

Cache component

در این کامپوننت ابتدا کتابخانه هایی که لازم داریم را تعریف می کنیم تا بتوانیم از انها استفاده کنیم.

سپس در entity مقادیری که میخواهیم جنریک باشند مانند طول ادرس ، طول داده و طول ایندکس را تعریف می کنیم و به انها مقدار اولیه ای می دهیم و بعد از ان ورودی ها و خروجی های خود را تعریف می کنیم.

تک بیتی

یک بیتی

قابلیت خواندن از کش، تک بیتی


قابلیت نوشتن در کش، یک بیتی وشتن در کش، یک بیتی

ادرسی که میخواهیم در ان بخوانیم یا بنویسیم، چند بیتی (در جنریک مشخص می شود)

داده ای که به عنوان ورودی می گیریم

اگر داده مورد نظر در کش وجود داشته باشد این ، این مقدار ۱ می شود

خروجی این کامپوننت خروجی این کامپوننت



ما یک ارایه دو بعدی به نام cache\_memory با اندازه ۱۸\*۱۶ تعریف می کنیم چون هر سطر ۱۸ بیت است و کش ما ۱۶ سطر دارد.

در ادامه ما یک process حساس به clk ,rst تعریف می کنیم که در ان variable های مورد نیازمان را تعریف کردیم موفق بودن یا نبودن(۱ بیت) Target (۱۸ بیتی) Target

و سپس شروع می کنیم.

اگر rst فعال باشد، تمام سطر های ارایه cache\_memory را صفر می کنیم در غیر این صورت در لبه بالا رنده کلاک چک می کنیم اگر tag ادرس خواسته شده با tag ان ادرس در کش(ارایه دو بعدی ما) برابر بود ، یعنی ان داده در کش وجود داشته و hit را برابر یک قرار می دهیم چون در کش وجود داشت و بعد کل سطری که ادرس موجود بود را در bit با برابر یک قرار می دهیم. گر آن شرط بر قرار نبود hit را برابر صفر می گذاریم.

در ادامه چک می کند اگر is\_hit برابر یک بود target را در data\_out می ریزد ، اگر خواندن کش فعال بود از کش میخواند و در data\_out می ریزد و اگر نوشتن در کش فعال بود از کش میخواند و در data\_out می نویسد و بعد ان را در data\_out میریزد.

```
use IEEE.STD_LOGIC_1164.ALL;
    DATA_WIDTH : positive := 8; -- Width of data in bits
    ADDR_WIDTH : positive := 10; -- Width of address in bits
    RAM_SIZE : positive := 16 -- Number of words in RAM
    address: in STD LOGIC VECTOR(ADDR WIDTH-1 downto 0);
   data_in: in STD_LOGIC_VECTOR(DATA_WIDTH-1 downto 0);
   data_out: out STD_LOGIC_VECTOR(DATA_WIDTH-1 downto 0)
 type RAMType is array (0 to RAM_SIZE-1) of STD_LOGIC_VECTOR(DATA_WIDTH-1 downto 0);
 process (clk, rst)
  if rst = '1' then
     for i in RAM_MEMORY'range loop
   elsif rising_edge(clk) then
     if read = '1' then
     data out <= ram memory(conv integer(address));
        ram_memory(conv_integer(address)) <= data_in;</pre>
```

### Ram component

در این کامپوننت نیز تقریبا ورودی و خروجی های مشابه کامپوننت کش تعریف شده است. این کامپوننت هم چک می کند اگر rst فعال بود همه سطر های کش (ارایه دو بعدی) را صفر می کند در غیر این صورت با لبه بالا رونده کلاک چک می کند اگر خواندن رم فعال بود ان سطر مخصوص ان ادرس را از ارایه می گیرد و در خروجی میریزد و اگر نوشتن در رم فعال بود ، ان داده ورودی را در ان ادرس مشخص شده می نویسد.

```
library IEEE;
use IEEE.STD LOGIC ARITH.ALL;
    ADDR_WIDTH : positive := 10; -- Width of address in bits
   BLOCK_SIZE : positive := 4; -- Number of words in a cache line
   RAM SIZE : positive := 32 -- Number of words in RAM
   clk : in STD_LOGIC;
rst : in STD_LOGIC;
   cpu_address: in STD_LOGIC_VECTOR(ADDR_WIDTH-1 downto 0);
   cpu_data_in:in STD_LOGIC_VECTOR(ADDR_WIDTH+DATA_WIDTH-1 downto 0);
   cpu_data_out: out STD_LOGIC_VECTOR(DATA_WIDTH-1 downto 0)
 signal cache_data_in: STD_LOGIC_VECTOR(DATA_WIDTH-1 downto 0);
      ADDR_WIDTH : positive := 10;
     CACHE_SIZE : positive := 8
     address: in STD_LOGIC_VECTOR(ADDR_WIDTH-1 downto 0);
     data_out: out STD_LOGIC_VECTOR(DATA_WIDTH-1 downto 0)
      ADDR_WIDTH : positive := 10;
      address: in STD_LOGIC_VECTOR(ADDR_WIDTH-1 downto 0);
      data_out: out STD_LOGIC_VECTOR(DATA_WIDTH-1 downto 0)
```

System\_top component

```
ram_read <= not cache hit;
   ADDR_WIDTH => ADDR_WIDTH,
   CACHE_SIZE => CACHE_SIZE
   address => cpu_address,
   DATA_WIDTH => DATA_WIDTH,
   ADDR_WIDTH => ADDR_WIDTH,
   RAM_SIZE => RAM_SIZE
  data_in => cpu_data_in(DATA_WIDTH-1 downto 0),
 elsif rising_edge(clk) then
    cache read <= '0';
     cache_write <= '1';
```

System\_top component Cont.

در این کامپوننت ما از دو کامپوننت قبلی استفاده خواهیم کرد و انها را تعریف میکنیم و از انها یک instanst می سازیم.

ورودی های این کامپوننت عبارتند از :

Clk

Rst

برای این است که ابتدا ما در رم اطلاعاتی بنویسیم. Ram\_write \_direct

ادرسی که سی پی یو می خواهد از ان بخواند یا بنویسد Cpu\_address

بعد از تعریف ورودی ها و تعریف کامپوننت ها و ساختن یک نمونه از انها، ارتباط بین این فرایند هارا شکل می دهیم.

ابتدا یک process حساس به rst ،clk تعریف می کنیم و در ان چک می کنیم که در لبه بالارونده کلاک، اگر cache\_hit (همان hit در کامپوننت cache است) برابر یک بود، در کش بنویسیم و خروجی کش cache\_write را برابر صفر می کنیم یعنی نمی خواهیم در کش بنویسیم و خروجی کش را به عنوان خروجی نهایی cpu می فرستیم .

در غیر این صورت (یعنی hit برابر یک نبود) ، خواندن در کش را برابر صفر میکینم چون وقتی ان داده در کش وجود ندارد ، دیگر خواندن از کش لازم نیست و وقتی در کش وجود نداشته باشد به ram می رود و ان اطلاعات را پیدا می کند و خروجی رم را به خروجی دو دودی دود و نوشتن در کش را فعال می کند و خروجی رم را به عنوان ورودی کش میگیریم و در کش می نویسیم.

در صفحه بعد test bench را مشاهده میکنیم.

```
1 library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
      signal cpu_address: STD_LOGIC_VECTOR(9 downto 0);
     signal cpu_data_in: STD_LOGIC_VECTOR(17 downto 0);
          ram_write_direct => ram_write_direct,
          cpu_address => cpu_address,
          cpu_data_in => cpu_data_in,
          cpu_data_out => cpu_data_out
      clk_process : process
      stimulus_process : process
        cpu_data in <= (others => '0');
        cpu_address <= (others => '0'); -- An address that is cached
        cpu_data_in <= (others => '0');
        cpu address <= "00000000000000001"; -- An address that is not cached
```



#### Simulation

در قسمت اول

000000000 = cpu\_address

00000000000000000 = cpu\_data\_in

که چون در cache موجود نیست سیگنالهای ram\_read و cache\_write فعال شده در کلاک بعدی cache\_hit یک cache\_hit منتقل میشود، در کلاک بعدی cache\_hit یک میشود و دیتا به cpu\_data\_out منتقل میشود.

دفعه بعدی که همان ادرس داده میشود، cache\_hit یک باقی میماند، دیتا به cache\_bit منتقل میشود و بعد به cpu\_data\_out.

اما اگر باز ادرس دیگری بخواهیم همانطور که در تصویر مشاهده میشود، دوباره ram رache منتقل میشود و ram\_read منتقل میشود و cache\_write صورت میگیرد.

# و در اخر کد ما قابل سنتز است:

## Synthesize

