

به نام خدا



پروژه:

پیاده سازی رم و کش

اعضای گروه:


کیانمهر رعنائی

سپیده سام خانیان

محمدفاضل عبدحقیقی

هدف از این پروژه پیاده سازی رم و کش و نمایش عملکرد بین آنها است.

Cache Memory



The fastest memory in computer

همان طور که در شکل بالا میبینید زمانی که cpu به داده ای در حافظه اصلی نیاز داشته باشد ابتدا در کش چک می کند اگر در آن قرار داشت با سرعت خوبی آن را دریافت می کند ، اما اگر در کش وجود نداشت در آن صورت به حافظه اصلی می رود و از آن میخواند و در کش می نویسد که اگر در آینده لازم شد، با سرعت بهتری به آن دسترسی داشته باشد و این گونه به داده مورد نظرش می رسد.

روش نگاشت مستقیم




Figure 13 Direct mapping cache organization.

ما در کدمان tag , index را با هم در یک متغیر ادرس نگهداری کردیم و در هر سطر از رم و کش ما کل ادرس و داده را کنار هم قرار دادیم و بعد با جداسازی بیت های این ادرس به tag , index می رسیدیم.

در گام نخست سه کامپوننت به نام های system_top , cache , ram تعریف می کنیم که system_top ارتباط بین دو کامپوننت دیگر است.

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  use IEEE.STD_LOGIC_ARITH.ALL;
4  use IEEE.STD_LOGIC_UNSIGNED.ALL;
5
6  entity Cache is
7  generic (
8      DATA_WIDTH : positive := 8; -- Width of data in bits
9      ADDR_WIDTH : positive := 10; -- Width of address in bits
10     INDEX_WIDTH : positive := 4;
11     CACHE_SIZE : positive := 16 -- Number of cache lines
12 );
13 port (
14     clk : in STD_LOGIC;
15     rst : in STD_LOGIC;
16     cache_read : in STD_LOGIC;
17     cache_write : in STD_LOGIC;
18     address : in STD_LOGIC_VECTOR(ADDR_WIDTH-1 downto 0);
19     data_in : in STD_LOGIC_VECTOR(DATA_WIDTH-1 downto 0);
20     hit : out std_logic;
21     data_out : out STD_LOGIC_VECTOR(DATA_WIDTH-1 downto 0)
22 );
23 end Cache;
24
25 architecture Behavioral of Cache is
26     type CacheMemory is array (CACHE_SIZE-1 downto 0) of STD_LOGIC_VECTOR(ADDR_WIDTH+DATA_WIDTH-1 downto 0);
27
28     signal cache_memory : CacheMemory;
29
30 begin
31     process (clk, rst)
32         variable is_hit : std_logic;
33         variable target : std_logic_vector(ADDR_WIDTH+DATA_WIDTH-1 downto 0);
34     begin
35         if rst = '1' then
36             -- Reset logic
37             -- Initialize the cache memory
38             for i in CacheMemory'range loop
39                 cache_memory(i) <= (others => '0');
40             end loop;
41         elsif rising_edge(clk) then -- 14 - 8
42             if cache_memory(conv_integer(address(ADDR_WIDTH-1 downto ADDR_WIDTH-INDEX_WIDTH)))(ADDR_WIDTH+DATA_WIDTH-INDEX_WIDTH-1 downto DATA_WIDTH) = address(ADDR_WIDTH-INDEX_WIDTH-1 do
wnto 0) then
43                 hit <= '1';
44                 is_hit <= '1';
45                 target <= cache_memory(conv_integer(address(ADDR_WIDTH-1 downto ADDR_WIDTH-INDEX_WIDTH)));
46             else
47                 hit <= '0';
48             end if;
49             -- Cache operation logic
50             if is_hit = '1' then
51                 data_out <= target;
52             end if;
53             if cache_read = '1' then
54                 -- Read operation -- 19 -> 4 : 16 bit
55                 data_out <= cache_memory(conv_integer(address(ADDR_WIDTH-1 downto ADDR_WIDTH-INDEX_WIDTH)))(DATA_WIDTH-1 downto 0);
56             end if;
57             if cache_write = '1' then
58                 -- Write operation
59                 cache_memory(conv_integer(address(ADDR_WIDTH-1 downto ADDR_WIDTH-INDEX_WIDTH))) <= address & data_in;
60                 data_out <= cache_memory(conv_integer(address(ADDR_WIDTH-1 downto ADDR_WIDTH-INDEX_WIDTH)))(DATA_WIDTH-1 downto 0);
61             end if;
62         end if;
63     end process;
64 end Behavioral;
65


```

Cache component

در این کامپوننت ابتدا کتابخانه هایی که لازم داریم را تعریف می کنیم تا بتوانیم از انها استفاده کنیم.

سپس در entity مقادیری که میخواهیم جنریک باشند مانند طول ادرس ، طول داده و طول ایندکس را تعریف می کنیم و به انها مقدار اولیه ای می دهیم و بعد از ان ورودی ها و خروجی های خود را تعریف می کنیم.

Clk	تک بیتی
rst	یک بیتی
cache_read	قابلیت خواندن از کش، تک بیتی
cache_write	قابلیت نوشتن در کش، یک بیتی
address	ادرسی که می‌خواهیم در آن بخوانیم یا بنویسیم، چند بیتی (در جنریک مشخص می‌شود)
data_in	داده ای که به عنوان ورودی می‌گیریم
Hit	اگر داده مورد نظر در کش وجود داشته باشد این ، این مقدار ۱ می‌شود
data_out	خروجی این کامپوننت



هر سطر در کش

۱۸ بیت

که کش ما ۱۶ سطر دارد

Address
۱۰ بیت

ما یک آرایه دو بعدی به نام cache_memory با اندازه ۱۸*۱۶ تعریف می‌کنیم چون هر سطر ۱۸ بیت است و کش ما ۱۶ سطر دارد.

در ادامه ما یک process حساس به clk, rst تعریف می‌کنیم که در آن variable های مورد نیازمان را تعریف کردیم

Is_hit

موفق بودن یا نبودن (۱ بیت)

Target

برای نگهداری یک سطر از کش (۱۸ بیتی)

و سپس شروع می کنیم.

اگر rst فعال باشد، تمام سطر های ارایه cache_memory را صفر می کنیم در غیر این صورت در لبه بالا رنده کلاک چک می کنیم اگر tag ادرس خواسته شده با tag ان ادرس در کش (ارایه دو بعدی ما) برابر بود ، یعنی ان داده در کش وجود داشته و hit را برابر یک قرار می دهیم چون در کش وجود داشت و بعد کل سطری که ادرس موجود بود را در target میریزیم و is_hit را برابر یک قرار می دهیم. گر آن شرط بر قرار نبود hit را برابر صفر می گذاریم.

در ادامه چک می کند اگر is_hit برابر یک بود target را در data_out می ریزد ، اگر خواندن کش فعال بود از کش میخواند و در data_out می ریزد و اگر نوشتن در کش فعال بود ادرس به اضافه داده را در ان ادرس می نویسد و بعد ان را در data_out میریزد.

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  use IEEE.STD_LOGIC_ARITH.ALL;
4  use IEEE.STD_LOGIC_UNSIGNED.ALL;
5
6  entity RAM is
7      generic (
8          DATA_WIDTH : positive := 8; -- Width of data in bits
9          ADDR_WIDTH  : positive := 10; -- Width of address in bits
10         RAM_SIZE    : positive := 16 -- Number of words in RAM
11     );
12     port (
13         clk   : in STD_LOGIC;
14         rst   : in STD_LOGIC;
15         read  : in STD_LOGIC;
16         write : in STD_LOGIC;
17         address : in STD_LOGIC_VECTOR(ADDR_WIDTH-1 downto 0);
18         data_in : in STD_LOGIC_VECTOR(DATA_WIDTH-1 downto 0);
19         data_out : out STD_LOGIC_VECTOR(DATA_WIDTH-1 downto 0)
20     );
21 end RAM;
22
23 architecture Behavioral of RAM is
24     type RAMType is array (0 to RAM_SIZE-1) of STD_LOGIC_VECTOR(DATA_WIDTH-1 downto 0);
25     signal ram_memory : RAMType;
26
27 begin
28
29     process (clk, rst)
30     begin
31         if rst = '1' then
32             -- Reset logic
33             -- Initialize the RAM memory
34             for i in RAM_MEMORY'range loop
35                 ram_memory(i) <= (others => '0');
36             end loop;
37         elsif rising_edge(clk) then
38             -- RAM operation logic
39             if read = '1' then
40                 -- Read operation
41                 data_out <= ram_memory(conv_integer(address));
42             elsif write = '1' then
43                 -- Write operation
44                 ram_memory(conv_integer(address)) <= data_in;
45             end if;
46         end if;
47     end process;
48 end Behavioral;
49

```

Ram component

در این کامپوننت نیز تقریباً ورودی و خروجی های مشابه کامپوننت کش تعریف شده است. این کامپوننت هم چک می کند اگر rst فعال بود همه سطر های کش (ارایه دو بعدی) را صفر می کند در غیر این صورت با لبه بالا رونده کلاک چک می کند اگر خواندن رم فعال بود آن سطر مخصوص آن ادرس را از ارایه می گیرد و در خروجی میریزد و اگر نوشتن در رم فعال بود ، آن داده ورودی را در آن ادرس مشخص شده می نویسد.

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  use IEEE.STD_LOGIC_ARITH.ALL;
4  use IEEE.STD_LOGIC_UNSIGNED.ALL;
5
6  entity SystemTop is
7      generic (
8          DATA_WIDTH  : positive := 8; -- Width of data in bits
9          ADDR_WIDTH   : positive := 10; -- Width of address in bits
10         CACHE_SIZE   : positive := 8; -- Number of cache lines
11         BLOCK_SIZE    : positive := 4; -- Number of words in a cache line
12         RAM_SIZE      : positive := 32 -- Number of words in RAM
13     );
14     port (
15         clk   : in  STD_LOGIC;
16         rst   : in  STD_LOGIC;
17         ram_write_direct : in std_logic;
18         cpu_address : in STD_LOGIC_VECTOR(ADDR_WIDTH-1 downto 0);
19         cpu_data_in : in STD_LOGIC_VECTOR(ADDR_WIDTH+DATA_WIDTH-1 downto 0);
20         cpu_data_out : out STD_LOGIC_VECTOR(DATA_WIDTH-1 downto 0)
21     );
22 end SystemTop;
23
24 architecture Behavioral of SystemTop is
25     signal cache_read, ram_read: STD_LOGIC;
26     signal cache_write, ram_write, cache_hit: STD_LOGIC;
27     signal cache_data_out, ram_data_out: STD_LOGIC_VECTOR(DATA_WIDTH-1 downto 0);
28     signal cache_data_in: STD_LOGIC_VECTOR(DATA_WIDTH-1 downto 0);
29
30     -- Instantiate Cache and RAM modules
31     component Cache
32     generic (
33         DATA_WIDTH  : positive := 8;
34         ADDR_WIDTH   : positive := 10;
35         CACHE_SIZE   : positive := 8
36     );
37     port (
38         clk   : in  STD_LOGIC;
39         rst   : in  STD_LOGIC;
40         cache_read  : in STD_LOGIC;
41         cache_write : in STD_LOGIC;
42         address : in  STD_LOGIC_VECTOR(ADDR_WIDTH-1 downto 0);
43         data_in  : in  STD_LOGIC_VECTOR(DATA_WIDTH-1 downto 0);
44         hit      : out std_logic;
45         data_out : out STD_LOGIC_VECTOR(DATA_WIDTH-1 downto 0)
46     );
47 end component;
48
49     component RAM
50     generic (
51         DATA_WIDTH  : positive := 8;
52         ADDR_WIDTH   : positive := 10;
53         RAM_SIZE     : positive := 32
54     );
55     port (
56         clk   : in  STD_LOGIC;
57         rst   : in  STD_LOGIC;
58         read  : in  STD_LOGIC;
59         write : in  STD_LOGIC;
60         address : in  STD_LOGIC_VECTOR(ADDR_WIDTH-1 downto 0);
61         data_in : in  STD_LOGIC_VECTOR(DATA_WIDTH-1 downto 0);
62         data_out : out STD_LOGIC_VECTOR(DATA_WIDTH-1 downto 0)
63     );
64 end component;
65

```

System_top component


```

67 begin
68     ram_read <= not cache_hit;
69     -- Instantiate Cache and RAM modules
70
71     cache_inst: Cache
72         generic map (
73             DATA_WIDTH => DATA_WIDTH,
74             ADDR_WIDTH => ADDR_WIDTH,
75             CACHE_SIZE => CACHE_SIZE
76         )
77         port map (
78             clk => clk,
79             rst => rst,
80             cache_read => cache_read,
81             cache_write => cache_write,
82             address => cpu_address,
83             data_in => cache_data_in,
84             hit => cache_hit,
85             data_out => cache_data_out
86         );
87
88     ram_inst: RAM
89         generic map (
90             DATA_WIDTH => DATA_WIDTH,
91             ADDR_WIDTH => ADDR_WIDTH,
92             RAM_SIZE => RAM_SIZE
93         )
94         port map (
95             clk => clk ,
96             rst => rst,
97             read => ram_read,
98             write => ram_write_direct,
99             address => cpu_address,
100            data_in => cpu_data_in(DATA_WIDTH-1 downto 0),
101            data_out => ram_data_out
102        );
103
104     -- CPU Interaction Logic
105     process (clk, rst)
106     begin
107         if rst = '1' then
108             -- Reset logic
109             -- Additional initialization logic if needed
110         elsif rising_edge(clk) then
111             -- CPU Interaction Logic
112             if cache_hit = '1' then
113                 cache_write <= '0';
114                 cpu_data_out <= cache_data_out;
115             else
116                 cache_read <= '0';
117                 cpu_data_out <= ram_data_out;
118                 cache_write <= '1';
119                 cache_data_in <= ram_data_out;
120             end if;
121         end if;
122     end process;
123 end Behavioral;
124

```

System_top component Cont.

در این کامپوننت ما از دو کامپوننت قبلی استفاده خواهیم کرد و آنها را تعریف میکنیم و از آنها یک instanst می سازیم.

ورودی های این کامپوننت عبارتند از :

Clk

Rst

Ram_write_direct برای این است که ابتدا ما در رم اطلاعاتی بنویسیم.

Cpu_address ادرسی که سی پی یو می خواهد از آن بخواند یا بنویسد

Cpu_data_in ورودی سی پی یو

Cpu_data_out خروجی سی پی یو

بعد از تعریف ورودی ها و تعریف کامپوننت ها و ساختن یک نمونه از انها، ارتباط بین این فرایندها را شکل می دهیم.

ابتدا یک process حساس به clk، rst تعریف می کنیم و در آن چک می کنیم که در لبه بالارونده کلاک، اگر cache_hit (همان hit در کامپوننت cache است) برابر یک بود، cache_write را برابر صفر می کنیم یعنی نمی خواهیم در کش بنویسیم و خروجی کش را به عنوان خروجی نهایی cpu می فرستیم .


در غیر این صورت (یعنی hit برابر یک نبود) ، خواندن در کش را برابر صفر می کنیم چون وقتی ان داده در کش وجود ندارد ، دیگر خواندن از کش لازم نیست و وقتی در کش وجود نداشته باشد به ram می رود و ان اطلاعات را پیدا می کند و خروجی رم را به خروجی cpu می دهد و نوشتن در کش را فعال می کند و خروجی رم را به عنوان ورودی کش میگیریم و در کش می نویسیم.

در صفحه بعد test bench را مشاهده میکنیم.

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  use IEEE.NUMERIC_STD.ALL;
4
5  entity SystemTop_tb is
6  end SystemTop_tb;
7
8  architecture Behavioral of SystemTop_tb is
9      -- Signals to connect to SystemTop
10     signal clk : STD_LOGIC := '0';
11     signal rst : STD_LOGIC;
12     signal cpu_address: STD_LOGIC_VECTOR(9 downto 0);
13     signal cpu_data_in: STD_LOGIC_VECTOR(17 downto 0);
14     signal cpu_data_out: STD_LOGIC_VECTOR(7 downto 0);
15     signal ram_read: STD_LOGIC;
16     signal cache_write, cache_hit: STD_LOGIC;
17     signal cache_data_out, ram_data_out: STD_LOGIC_VECTOR(7 downto 0);
18     signal cache_data_in: STD_LOGIC_VECTOR(7 downto 0);
19 begin
20     -- Instantiate the SystemTop component
21     uut: entity work.SystemTop
22         port map (
23             clk => clk,
24             rst => rst,
25             ram_write_direct => ram_write_direct,
26             cpu_address => cpu_address,
27             cpu_data_in => cpu_data_in,
28             cpu_data_out => cpu_data_out
29         );
30     -- Clock process
31     clk_process : process
32     begin
33         clk <= '0';
34         wait for 10 ns;
35         clk <= '1';
36         wait for 10 ns;
37     end process;
38     -- Stimulus process
39     stimulus_process : process
40     begin
41
42         -- Scenario: Cache Hit
43         cpu_address <= (others => '0');
44         cpu_data_in <= (others => '0');
45         wait for 20 ns; -- Wait for a response
46         -- Check for RAM read and data_out
47
48         -- Scenario: Cache Hit
49         cpu_address <= (others => '0'); -- An address that is cached
50         cpu_data_in <= (others => '0');
51         wait for 20 ns; -- Wait for a response
52         -- Check for cache_hit signal and data_out
53
54         -- Scenario: Cache Miss
55         cpu_address <= "0000000001"; -- An address that is not cached
56         cpu_data_in <= "000000000000000001"; -- An address that is not cached
57         wait for 20 ns; -- Wait for a response
58         -- Check for RAM read and data_out
59
60         wait;
61     end process;
62 end Behavioral;
63
64

```



Simulation

در قسمت اول

0000000000 = cpu_address

00000000000000000000 = cpu_data_in


که چون در cache موجود نیست سیگنال‌های ram_read و cache_write فعال شده در کلاک بعدی دیتا به ram_data_out منتقل می‌شود، در کلاک بعدی cache_hit می‌شود و دیتا به cpu_data_out منتقل می‌شود.

دفعه بعدی که همان ادرس داده می‌شود، cache_hit یک باقی می‌ماند، دیتا به cache_data_out منتقل می‌شود و بعد به cpu_data_out.

اما اگر باز ادرس دیگری بخواهیم همان‌طور که در تصویر مشاهده می‌شود، دوباره ram_read و cache_write فعال شده و دیتا از ram به cache منتقل می‌شود و cache_hit صورت می‌گیرد.

و در آخر کد ما قابل سنتز است:

Synthesize



پایان