

## Schema di principio delle archietture pipeline



## COMPLETERÒ L'ESECUZIONE DELL'ISTRUZIONE IN UN SOLO COLPO DI CLOCK.



TIAD FUORI UN ISTAUZIONE COMPLETATO, VIRTUALMENTE AGNIT CAPO di CLOCK!

CIASCUNO STADIO OPERA IN MANIERA INDIPENDENTE MUND DALL'AUTRO.

ORA, SE 10 ho differenti circum corbinatori/STADI, che OPERANO SU ISTRUZIONI d'ILLERENTI,

Comme faccio a renderli indipendenti? REGISTRI TARPONE.

Ossia Deus Realizzare dei circum combinatori in cui L'INPUT DI CIASCUMS STADIO.
RIMANGA STABILE DURANTE TUTTA L'ESECUZIONE DI QUELLO SPECIFICO STADIO.
QUINDI TRA UNO STADIO E L'ALTRO DEUS INSERIRE DEI REGISTRI TAMPONE CHE MONTLAGAME
STABILE L'INPUT A QUELLO SPECIFICO STADIO, CHE È IL REQUISTO STANDARD PER TUTTE LE RETI
combinatorie.


IL RISULTATO DELL'ESECUZIONE OLI UNA SPECIFICO STADIO VIENE MEMORIZZATO NEL RESISTAD TAMBNE CHE LO DINIDE DALLO STADIO SOCCESSIVO, QUINDI IL RISULTATO DI QUELLA COMPUTAZIONE PARZIALE VERRA PASSATO COMPUTAZIONE PARZIALE SUCCESSIVA.

QUESTI REGISTRI TAMPORE, NELLA PIPELINE, SI CHIAMAND REGISTRI DI PIPELINE.

POSSO REPLICARE PLU COMPONENTI HARDWARE (ESEMPIO SOMMATORE) IN STADI DIFFERENTI, IN FINDEI CONTI OGNI STADIO È INClipendente e in Ogni stadio esegno in parallelo pezzi clinersi chi ISTRUZIONE.

Se ho una ALU che sta esequendo una somma neua Fase di execute, la Fase di Fetch Aura Bisagno di an sommatione differente, quindi ento di prenduce la ALU.

Qualdo chardware dello stadio associato aux fase di fetch è libero, posso eseguire il retch dell'istruzione successiva per parallecizzare.



## ELEMENTI FONDAMENTALI:

PROGRAM COUNTER: LO METTIAND NELLA FASE di FETCH, ESSO CI PERMETTE di SAPERE QUAL'È LA PROSSIMA ISTRUZIONE CHE VOGLIAMO ANDORE OD ESEQUIRE.

DA DOVE LA PRENdiamo LA NOSTRA ISTAUZIONO? DALLA METTORIA, PERO ABBIATTO DE TO CHE IL PROCESSORE NON PARLA DIRETTAMENTE CON LA HEHORIA;

IL PROCESSORE PARIA CON LA CACHE, LA CACHE DI PRIMO LIVEUD E DIVISA IN CACHE ISTRUZIONI E CACHE DATI.

IMPLEMENTARE L'ARCHITETTURA HARVARD NEL PRIMO LIVELLO DI CACHE, È UNO STEP FONDAMENTALE PER POTER REALIZZARE UN'ADEQUATA OVICHITETTURA « PIPELINO.

PERCHÈ NELLO STADIO DI FETCH IL MILO PROGRAMM QUATER MI PERMETTERA di INDITRIZZONA
L'ISTRUZIONE SUCCESSIVA DIALL' INSTRUCTION CACHE.

I DATI PROVERRANNO/VERRANO SCRITTI d'ALLO /SULla dalla cache.

Poiche siamo in due stadi differenti non possionno condiviolere u hardware, quiedi en necessità di differenziare i instruction cache del dolla cache, nasce del fotto che in un'architettura pipeline io non posso force il fetch in parcellello ad una scrittura dalli, dividundo in due la cache ho due componenti hardware de possono operare in parauero, perche altrimenti il sus sovelbe uno, il controllore della cache sovelbe uno solo.

quindi effettivamente riesco a farce u ferch mentre leggo / scrivo dalla memprir.

NEUA FASE di decode lagiamo il contenuto dei Registri, questo la gacajamo per comadità perche in queta lase posso inserire il banco elli registri, identica all'organizzazione che ABB'Amo visto Nell'Architettura a multicicio, che mi serviranno per supportano quell'isrvzione.

NEUA FASE DI EXECUTE devo SUPPORTARE L'ESECUZIONE DUPLA MILA ISTRUZIONE, NON PLO MANICARE LA ALU E NON PUE MONCORO IL REGISTRO GOOGS

NEUA FASE di memory nu cui scriviamo/leggiamo valeri della memoria, appiemo ditto che inseriamo La DATA cache, Possiamo leggiae e strivere dati de e verso la memoria;

NELLO STADIO DI WATTE BACK NON ABBIANTO NECESSITÀ di HAROWARE PARTIGLARE, PERCHÈ VEDREMO POI COSO DOBBIANTO ANDONCI OL AGGIUNGUO.