sabato 25 febbraio 2023 17:30

PIPELINE

L'ORGANIZZAZIONE MULTICICIO, SIN ORA ADOTTATA, E TUTTA SEQUENZIALE. QUESTO È L'UNICO PROBLEMA. ABBIAMO AL PIÙ MAR SINGORO OPERAZIONE IN ESECUZIONE SUL PROCESSORE, PER VOLTA.


Motivazioni per una nuova architettura

- L'organizzazione a multiciclo è efficace perché permette il riuso dell'hardware per svolgere compiti differenti
- Tuttavia è un'organizzazione completamente sequenziale
 - In un istante di tempo, c'è una sola istruzione (meglio: microoperazione) in esecuzione nella CPU (in-flight operation)

· IL PIPELINING

A differenza delle Kicrooperazioni, in cui una singoloc istruzione veniva spezzetata in più passi elekentari, ORGANIZZO L'HARDWARE DEL HID PROCESSORE IN PASSI dIFFERENTI D'ESECUZIONE OSSIR IN STADI DELLA PIPELINE

- - È una tecnica per progettare un'architettura hardware che:
 consenta il miglioramento delle prestazioni del processore
 si basa sulla sovrapposizione dell'esecuzione di più istruzioni
 appartenenti ad un flusso di esecuzione sequenziale
- Il lavoro svolto dal processore è suddiviso in passi (stadi della pipeline) che richiedono una frazione del tempo d'esecuzione di un'inter
- Gli stadi sono connessi sequenzialmente per formare la pipeline
- Le istruzioni vengono elaborate nei vari stadi secondo l'ordine



CEACHIAMO di MIGLIORARE LE PRESTAZIONI DEL PROCESSORE CERCOMDO DI AVERE PIÙ IN-FLIGHT INSTRUCTION PLO STESSO TEMPO.


ALLO STESSO ISTANTE DI TEMPO, IL NIO PROCESSORE PERHETTE DI AVERE PIÙ ISTRUZIONI IN ESECUZIONE INSTADI DIFFERENTI.

Ho UN'ISTRUZIONE che eNTRA e questa viene prazialmente esequita nello STADIO 1, poi questa istruzione tarzialmente esequita viene passata nello STADIO 2, ma intravio lo stadio 1 È libero quindi posso TIPARMI dunibro L'ISTRUZIENE SUCCESSIVA. E COSÌ VIA ...

Mi TIRO duntra alla stadio precedente. L'opERAZIONE successiva:

ESEMPIO BUCATO

- Attività elementari per fare il bucato:
 - Lavaggio
 - Asciugatura
 - Stiratura 🕋
 - Riordino



PER PROBUSHI DI TEMPO NON VEDRENO TUTTO (O Z64 IN PIPCLINE, NA QUEULO CHE SI FARA SARA PASNDERS UN SOTTOINSIEME DI ISTRUZIONI PER VEDERE COME POSSIANO ORGANIZZARE IL NOSTRO PROCESSORE PER CONSENTIRE L'ESECUZIONE DI QUESTE ISTRUZIONI IN MODALITÀ PIPELINE.

LE ISTRUZIONI CHE ANDREHO A CONSIDERARE SONO:

NOP

IST. LOGICO MATTHETICHE

IST. LOAD/STORE

TUMP CONDITIONATO

Class	Instruction	Syntax	Semantics
HW	Non-operational	nop	No operation (beyond the fetch phase)
L/A	Sum Subtraction Logic product Logic sum Logic negation	addq %regsorg, %regdest subq %regsorg, %regdest andq %regsorg, %regdest orq %regsorg, %regdest notq %register	regdest = regsorg + regdest regdest = regdest - regsorg regdest = regsorg and regdest regdest = regsorg or regdest register = not register
L/S	Loading of word Storage of word	<pre>movq offset(%regbase), %regdest movq %regsorg, offset(%regbase)</pre>	regdest = memory[offset+regbase] memory[offset+regbase] = regsorg
J	jump if flag X == 1	jX displacement	if flag X == 1 then RIP = RIP + displacemen