GERARCHIE DI NEHORIA


PER RISOLVERE IL GAP SI INTRODUCE IL CONCETTO DI GERARCHIE DI MEMORIA!

TRA CPU C NENORIA

IL PROCESSORE NON DIALOGA PIÙ DIRETTAMENTE CON LA MEMORIA PRINCIPALE, KATRA CPU E MEMORIA, INSERIAMO DEI COMPONENTI CHE CERCANO DI ESSERE UN RU PIÙ VEUOCI.

l Registri sono degli elementi di mumpria che nammor alla stessa velocità del precessore e Da capacità non è mossimo: il registro è composto da tanti flip flop che a sua nolta sono transistor e non ho un costo contento.

SI ANDRA A REALIZZARE UNA HERORUT TAMPONE!



Queste cache sono altre memorie che mantemaprio copie dei doti e quete corie dei doti possolo essere utilizzote per servire della richieste di memoria, sin in lattura che in scrittar; Andando verso su ci avviciniamo ai processore, e nan mano che saliamo insiamo tecnologie ni costose ci permettare di avera latenze di accesso rivore; Andando verso sui, tempi di accesso e le dimensioni cumentaro!

CERCHEREHO DI FARTROVARE AL MOCESSORE TUTT, QUANTI I DATI CHE GLI SERVOID, PIÙ INAUTO POSSIBILE NELLA GERARCHIM DI MEHORIA;

E l'Temp saramud ridonti perché viaggereno alla velocità del l'urllo di cache no cui operianno.

IL processore diredure di nacedure al disti soltanto alla CACHE Di PRIMO LIVELLO. SE IL DATO NON È Disponible LA CALLE di primo livello andera di prelevado dalla cache di socaule livello... e casì via giua ad avocivare alla memoria principale!

CERCHIAND DI BUFFERIZZARE I DATI RENDENDOLI PIÙ VICINI AL NOSTRO PROCESSORE;

Intel Core i9-10900K (10th gen), Q2 2020 Tempi e frequenze *indicativi* per accedere ad un blocco di dati in Reg. 32 kB 32 kB 256 kB 20 MB Dimension 1K 128GB TB 10^{7} 4 4 12 57 Latenza (cicli) 1 253 0,45ms -Latenza (sec) 0,2ns 0,8ns 0,8ns 2,4ns 11,4ns 50,5ns 2ms Hz / IOPS 3,70G 1,25G 1,25G 416M 87M 19M 100000

L1 EL1d

Ho due cache

di primo levello;

L'ARCHITETTURA HARVARD CERCAVA DI RISCLUERE IL COllo Oli BOTTIGLIA CARNOLO UNA MEHORIA PER I DATI E PER LE ISTRUZIONI !

MA È UN'ARCHITETTURA CHE È STATA ABBANDONATO PERCHÈ NON POSSO SOURA CONCENCE la MEMORIA DATI! PERÒ È UNA SOLUZIONE PER ABBATTERÈ IL COUD di BOTTIQUE;

Esistono que cache di primo Livello: una per le istruzioni e una per i dati;

RIDUCO L'ARCHITETTURA HARVARD SOLO AL Livello di CALLE!

TORNERÀ UTILE NEL HODELLO PIPELINE!

SE RIUSCIAMO OLD ONERE I dOTE CHE CI SERVOID PIÙ IN OLTO LE JUITTO PIÙ PICCOLA DELLA RAH, SIGNIFICA CHE LE ISTRUZIONI E I DATI CHE POSSO METTERE SONO KINORI RISPETTO ALLE ISTRUZIONI CHE POSSONO ESSERE MESSÈ NEUA RAH!

LE cashe, cost come i registri, imantengous um sorrollusteme dei dati!

IL DATO IN CACHE È UNA COPIA DEI DATI IN MEMORIA PRINCIPALE, NON VIENE SOLO TRASSERITO.

(ON l'umies abiettivo quello di massimizzone la relocité!

I DATI E LE ISTRUZIONI, CHE ANDI AND AD UTUZZARE IN UNA CERTA GINCETRA DI TENDO, IN UN PROGRAMMA SONO QUELLI: PRINCIPIO DI LOCALITÀ!

Immoraniones le istruzioni Assembly che implementante un ciclo, continuono o ginera sempre sulle stesse istruzioni. Ci sorca sictromente un momento in cui quete istruzioni una ce l'ho nella mira approacheme di memoria perche chicamente es inizo le istruzion le bo sels in RAM, quinti ci sorca un momento in cui dono prelivora quete istruzioni edessituare una copa nella cate di primo livello istruzioni, poi deva MANTENERE quete istruzioni nella cache di primo livello asi se sto amora merando riesso ad accedere fuilmente alla istruzioni.

hella marmale vita di un programma, noi esequianno il programma e la lase di gillo fa passora all'isnazione sucessiva.

Quindi ce quela sequenzialità nell'accesso di istrizioni!

ACCEDO ALLE ISTRUZIONI IN FORMA SEQUENZIALEO RIPETO LE ISTRUZIONI !

QUESTO FUNZIONA ANCHE PER I DATT, REACHE SE HO UN VETTORE IO ACCEDO IN MANIERA

ACCERD ALLE ISTRUZIONI IN FORMA SEQUENZIALEO RIPETO LE ISTRUZIONI !

QUESTO FUNZIONA ANCHE PER I DATT, NEACHE SE HO UN VETTORE 10 ACCERD IN MANIERA

SEQUENZIALE AI SUCI DATI

- **Località temporale** se si è effettuato un accesso ad un elemento, è *probabile* che nel breve tempo si effettuerà un altro accesso allo stesso elemento (esempio: le istruzioni in un ciclo)
- **Località spaziale**: se si è effettuato un accesso ad un elemento, è *probabile* che nel breve tempo si effettuerà un accesso ad un elemento vicino (esempio: accesso sequenziale ad un vettore)

DOBBIAHO ORGANIZZARE LE NOSTRE ARCHITETIURE IN BASE AI NOSTR: ARNCIPI !
COST MIGLIORIAMO LE PRESTAZIONI DELLE NOSTRE APPLICAZIONI!