



Schema di principio delle architetture pipeline

- Gli stadi devono essere macchine indipendenti



COMPLETERÒ L'ESECUZIONE DELL'ISTRUZIONE IN UN SOLO COLPO DI CLOCK.



TIRO FUORI UN'ISTRUZIONE completata, virtualmente ogni colpo di clock!

CIASCUNO STADIO OPERA IN MANIERA INDIPENDENTE LUNO DALL'ALTRO.

ORA, SE IO HO DIFFERENTI CIRCUITI COMBINATORI/STADI, CHE OPERANO SU ISTRUZIONI diverse, Come faccio a renderli indipendenti? **REGISTRI TAMPONE.**

OSSIA DEVO REALIZZARE dei circuiti combinatori in cui L'INPUT DI CIASCUNO STADIO **RAIMANGA STABILE** DURANTE TUTTA L'ESECUZIONE DI QUELLO SPECIFICO STADIO.

QUINDI TRA UNO STADIO E L'ALTRO DEVO INSERIRE dei REGISTRI TAMPONE che mantengono STABILE L'INPUT A QUELLO SPECIFICO STADIO, CHE È IL REQUISITO STANDARD PER TUTTE LE RETI COMBINATORIE.

IL RISULTATO DELL'ESECUZIONE di UNA SPECIFICO STADIO VIENE MEMORIZZATO NEL REGISTRO TAMPONE CHE LO DISTRIBUISCE DALLO STADIO SUCCESSIVO, QUINDI IL RISULTATO di QUESTA COMPUTAZIONE PARZIALE VERRÀ PASSATO COME INPUT ALLA COMPUTAZIONE PARZIALE SUCCESSIVA.


QUESTI REGISTRI TAMPONE, NELLA PIPELINE, SI CHIAMANO REGISTRI DI PIPELINE.

POSSO REPLICARE PIÙ COMPONENTI HARDWARE (ESEMPIO SOMMATTORE) IN STADI DIFFERENTI.

IN FINE DEI CONTI OGNI STADIO È INDIPENDENTE E IN OGNI STADIO ESEGUO IN PARALLELO PEZZI DIVERSI di ISTRUZIONE.

Se ho una ALU che sta eseguendo una somma NELLA FASE di EXECUTE, LA FASE di FETCH AVRA' Bisogno di un sommatore differente, quindi esito di produrre LA ALU.

Quando L'HARDWARE dello STADIO ASSOCIATO ALLA FASE di FETCH È LIBERO, POSSO ESEGUIRE IL Fetch dell'ISTRUZIONE SUCCESSIVA PER PARALLELIZZARE.



ELEMENTI FONDAMENTALI:

- **Program Counter**: Lo mettiamo nella fase di fetch, esso ci permette di sapere qual'è la prossima istruzione che vogliamo andare ad eseguire.

Da dove la prendiamo la nostra istruzione? Dalla **memoria**, però abbiamo detto che il processore non parla direttamente con la memoria;

IL PROCESSORE PARLA CON LA CACHE. LA CACHE DI PRIMO LIVELLO È DIVISA IN CACHE ISTRUZIONI E CACHE DATI.

Implementare l'architettura Harvard nel primo livello di cache, è uno step fondamentale per poter realizzare **un'adeguata architettura a pipeline**.

Perché nello stadio di fetch il mio program counter mi permetterà di indirizzare l'istruzione successiva dall'INSTRUCTION cache.

I DATI PROVERRANNO/VERRANO SCRITTI DALLA/SULLA DATA cache.

Poiché siamo in due stadi differenti non possiamo condividere l'hardware, quindi la necessità di differenziare l'INSTRUCTION cache dal data cache, nasce dal fatto che in un'architettura pipeline io non posso fare il fetch in parallelo ad una scrittura dati, dividendo in due la cache ho due componenti hardware che possono operare in parallelo, perché altrimenti il bus sarebbe uno, il controllore della cache sarebbe uno solo.

Quindi effettivamente riesco a fare il fetch mentre leggo/scrivo dalla memoria.

Nella fase di decode leggo il contenuto dei registri, questo lo facciamo per comodità perché in questa fase posso inserire il banco di registri, identico all'organizzazione che abbiamo visto nell'architettura a multiciclo, che mi serviranno per supportare quell'istruzione.

Nella fase di execute devo supportare l'esecuzione della mia istruzione, non può mancare la ALU e non può mancare il registro flags.

Nella fase di memory in cui scriviamo/leggiamo valori della memoria, abbiamo detto che inseriamo la DATA cache, possiamo leggere e scrivere dati da e verso la memoria.

Nello stadio di Write Back non abbiamo necessità di hardware particolare, perché vedremo poi cosa dobbiamo andare ad aggiungere.