# CoreMIPS i11 CPU 项目设计报告

### 西北工业大学2队

冯宜湑 yixu-nwpu @mail.nwpu.edu.cn

陈世杰 csj314159@mail.nwpu.edu.cn

蒋晓天 timba@mail.nwpu.edu.cn

李旭辉 lixuhui123@mail.nwpu.edu.cn

# 目录

第一部分 概述	3
1.1 项目简介	3
第二部分 CPU	3
2.1 流水线设计	3
2.1.1 总体架构	3
2.1.2 预取指(pre_IF)级 & 取指(IF)级	4
2.1.4 译码(ID)级	4
2.1.5 执行(EXE)级 & 预访存(MEMO)级	5
2.1.6 访存(MEM)级	5
2.1.7 写回(WR)级	5
2.2 指令集	
2.3 协处理器 CPO, 中断与异常	5
2.4 内存管理(TLB&MMU)	6
2.5 缓存设计	7
2.6 分支预测设计	8
2.7 性能优化	9
第三部分 测试与系统	9
3.1 功能测试与性能测试	9
3.2 系统与外设	10
3.2.1 系统测试	10
3.2.2 Pmon	11
3.2.3 Ucore	
3.2.4 Linux	
3.2.5 外设支持	17
第四部分 开发支持工具	17
4.1 Verilator+NEMU	
第五部分 附录	
4.1 参考资料	
4.2 参考仓库	
4.2.1 17 年参赛作品	
4.2.2 19 年参赛作品	
4.2.3 21 年参赛作品	
4.2.4 其他	
4.3 参考文献	
第五部分 致谢	21

# 第一部分 概述

# 1.1 项目简介

CoreMIPSi11 CPU 是一个实现在龙芯教学实验平台(Artix-7 XC7A200T)的基于 MIPS 32 Rev 1 指令集架构的处理器。其包含指令和数据缓存,其频率达到约 90MHz,可正常运行系统测试。

### 1.1.1 设计参数

CoreMIPSi11 CPU 目前采用单发射七级流水线架构,可正确运行 MIPS32 Rev 1 中的 98 条指令,19 个 CPO 寄存器,支持两个软件中断(SW0~SW1),六个硬件中断(HW0~HW5),一个计时器中断,计时器中断复用 HW5 硬件中断。CPU 对外通过 2 个接口进行通信,分别是 Cache 的指令和数据接口(AXI4 协议)。

#### 1.1.2 系统支持

CoreMIPSi11 CPU 可正确运行系统测试,同时启动龙芯发布包内的 Pmon 系统和 Ucore 系统。

#### 1.1.3 外设支持

CoreMIPSi11 CPU 修改了官方 SOC 中的部分设计,目前成功支持 SPI Flash 板载引导芯片, MAC 网络控制器, DDR3 内存控制器, NAND Flash 板载储存, Uart 串口通信(16550),共 5种外设。

# 第二部分 CPU

# 2.1 流水线设计

### 2.1.1 总体架构

CoreMIPS i11 目前采用七级流水顺序单发射结构,七级流水线分别为: 预取指(\_IF),取指(\_IF),译码(ID),执行(EXE),预访存(MEM0),访存(MEM),写回(WB).具体结构见图 2.1.1.1 = 2.1.1.2。




图 2.1.1.1: 流水线结构示意图




图 2.1.1.2: 流水级的具体功能

# 2.1.2 预取指(pre\_IF)级 & 取指(IF)级

进行地址转换,访问 Icache 或者存储器取得指令; 即读取 PC 中存储的指令地址; 拆分为 Tag, Index, Offset 段; TLB\_bridge 虚实地址转换。如果命中,锁存所有的访存信息,如果缺失,则向 AXI 总线发起访存请求,重填后提供相应的数据。

### 2.1.4 译码(ID)级

主要工作为:使用 decoder 对指令进行译码;读取寄存器堆;检测数据冒险,并用前递和阻塞来解决。静态分支预测,进行跳转。

### 2.1.5 执行(EXE)级 & 预访存(MEMO)级

主要包括 ALU 计算;三周期华莱士树,多周期除法器。

#### 2.1.6 访存(MEM)级

DCache 模块, 访问命中,则在 MEM 级获得访问的数据。未命中, 则阻塞流水线, 向 AXI 总线发起访存请求。同时将乘除法计算结果存入 hi\_lo 寄存器。

#### 2.1.7 写回(WR)级

WR: 异常处理,与 CPO 交互,同时写回寄存器堆。

### 2.2 指令集

CoreMIPSi11 CPU 实现了与计算,分支,访存,异常等指令共98条,具体如下:

计算指令: ADD, ADDI, ADDU, ADDIU, SUB, SLT, SUBU, AND, ANDI, OR, ORI, XOR, NOR, XORI, SLTI, SLTIU, SLTU, MUL MULT, MULTU, DIV, DIVU, SLL, SLLV, SRA, SRAV, SRL, SRLV, (28)

分支指令: BEQ, BNE, BGEZ, BGTZ, BLEZ, BLTZ, BLTZAL, BGEZAL, J, JAL, JL, JALR, JR (12)

访存指令: LB, LW, LH, SB, SW, SH, LBU, LHU, (8)

特权指令: ERET, SYSCALL, BREAK, SYNC, PREF, WAIT, MOVFT, CACHE (8)

无条件移动指令: LUI, MTCO, MFCO, MFHI, MFLO, MTLO, MTHI (6)

TLB 指令: TBLWI, TLBP, TLBR, TLBWR (4)

TRAP 指令:TGE, TGEI, TGEU, TGEIU, TLT, TLTI, TLTU, TLTIU, TEQ, TEQI, TNE, TNEI (12)

系统指令: CLO, CLZ, MOVN, MOVZ, LWR, LWL, SWL, SWR, COP1, LWC1, LDC1, SWC1, SDC1, BEQ1, BNE1 (15)

HILO 寄存器: MADD, MADDU, MSUB, MSUBU (4)

# 2.3 协处理器 CP0, 中断与异常

为了实现精确异常,我们将异常处理模块放在 WR 级,在 WR 级检测到异常并刷新流水线,将 CPU 权限交给操作系统。根据 MIPS 文档中的异常的优先级处理检测到的异常。可支持的异常有:

- 1. TLB refill exception
- 2. TLB invalid exception
- 3. TLB modified exception
- 4. overflow exception

- 5. Systemcall exception
- 6. Breakpoint exception
- 7. Reserved Instruction exception
- 8. Trap exception
- 9. Address Error exception
- 10.ADEL\_if exception
- 11.ADEL\_mem exception
- 12.ADES exception
- 13. interrupt exception
- 14.CpU exception

6个硬件中断: HW0~HW5 2个软件中断: SW0~SW1

相关寄存器有:

Index (CP0 Register 0, Select 0) Random (CP0 Register 1, Select 0) EntryLo0 (CP0 Register 2, Select 0) EntryLo1 (CP0 Register 3, Select 0) Context (CP0 Register 4, Select 0) (CP0 Register 5, Select 0) **PageMask** Wired (CP0 Register 6, Select 0) BadVaddr (CP0 Register 8, Select 0) Count (CP0 Register 9, Select 0) EntryHi (CP0 Register 10, Select 0) Compare (CP0 Register 11, Select 0) Status (CP0 Register 12, Select 0) Cause (CP0 Register 13, Select 0) **EPC** (CP0 Register 14, Select 0) PRID (CP0 Register 15, Select 0) Ebase (CP0 Register 15, Select 1) Config (CP0 Register 16, Select 0) Config1 (CP0 Register 16, Select 1) TagLo (CP0 Register 28, Select 0)

### 2.4 内存管理(TLB&MMU)

8 项全相联 TLB,设置两个查找接口,一个读一个写接口。预取指阶段将 PC 根据 ICache 的需求拆分为 Tag,Index,Offset 段,直接将 Index 信号连入 Data Ram 和 Tagv Ram ,Tagv Ram 当拍读出数据,Data Ram 下一拍读出数据。在 PRE\_IF 与 EXE 级有对应的 bridge 进行虚实地址转换,并通过 bridge 控制 TLB 相关查找信号,可以执行 tlbp、tlbr、tlbwi,tlbwr 四条指令。对于 tlbr、tlbwi,tlbwr 写后读冲突,这里采用指令重取报假例外来处理,而对于 tlbp 与 mtc0 的写后读冲突,我们采用 EXE 阶段阻塞方式解决。




图 2.4.1: TLB 模块




图 2.4.2: TLB 与流水线设计

# 2.5 缓存设计

CPU 实现了 2 路组相联的 ICache(4KB)和 DCache(4KB),分别响应 CPU 的取指和 访存请求。tag 比对方式为 VIPT,其中 tag 20 位,index 8 位,每一路大小 128 字节,共 256 组。我们的 ICache、DCache 以及 CPU 与 AXI 交互的转接桥都是由 CHISEL 编写,能 够避免一些常见的 Verilog 设计失误如未连接线网,latch 等。替换策略利用了 CHISEL 中的 LFSR 移位寄存器实现了伪随机替换。




图 2.5.1: cache 状态图转化




图 2.5.2: cache 与 AXI 交互

在性能测试环境下,ICache 的命中率在 99%以上,DCache 的命中率在 98%以上。具体见分支预测命中率部分。

# 2.6 分支预测设计

在分支预测的设计上,我们采用 BTB 表的结构,其中 BTB 为 256 项的历史分支查找表。下图为我们的分支预测命中率(包含 cache 命中率),平均在 90%以上。

BTB 使用 Vivado 双端口 XPM 实现,在 EXE 级更新 BTB 表,如果分支预测错误,则恢复 PC,正确则进入如下状态转化过程:弱命中(WEAKLY\_T),弱不命中(WEAKLY\_NT),强命中(STRONGLY\_NT),强不命(STRONGLY\_T)中四种情况。




图 2.6.1 BTB 状态图转换

观察 10 个测例,我们发现了大量的循环,RAS 用处不大,因此我们删除了RAS。

程序		icache	- "		dcache			分支预测	
	cached	miss	命中率	cached	miss	命中率	branch	miss	命中率
bitcount	37482	147	99.61%	3977	43	98. 92%	5767	1220	78.85%
bubble_sort	186935	161	99.91%	61983	176	99. 72%	25003	7397	70.42%
coremark	450944	225	99. 95%	83938	2437	97.10%	78374	11040	85. 91%
crc32	309425	140	99.95%	54623	108	99.80%	53274	2679	94. 97%
dhrystone	62755	294	99. 53%	11269	131	98.84%	14464	794	94. 51%
quick_sort	713331	433	99. 94%	38898	799	97. 95%	32318	5836	81.94%
select_sort	225572	151	99. 93%	21982	176	99. 20%	51646	1950	96. 22%
sha	198521	364	99.82%	40447	229	99. 43%	23571	573	97.57%
stream_copy	16775	124	99. 26%	4675	531	88.64%	2246	101	95. 50%
stringsearch	145342	176	99.88%	36682	306	99. 17%	28856	1942	93.27%
	2347082	2215	99. 91%	358474	4936	98.62%	315519	33532	89. 37%

图 2.6.2 Cache 命中率与分支预测命中率

### 2.7 性能优化

在性能优化上,我们主要做了以下工作:

- 1. 设计分支预测,提高预测准确率。
- 2. 频率提升。
- 3. 优化关键路径,增加寄存器,修改调整状态机等方法。
- 4. 对于 AXI Bridge, 当读写数据不相关时,采用非阻塞方式向 AXI 发送请求 在优化过程中,主要使用**寄存器平衡,消除代码优先级,关键信号后移**等方法。

# 第三部分 测试与系统

# 3.1 功能测试与性能测试

CoreMIPSi11 CPU 在进行功能测试时满分通过,在系统测试时遇到了一定的问题,比如设置 global 和 out of context, 我们全部设置为了 Global,导致最终测出来的结果偏高,我们重新调整设置,最终回到了正确结果,并重新修改代码,调整关键路径实现了性能的优化,最终的频率提升到了 90MHz,IPC 在 24.5 左右。如下为功能测试和性能测试的结果:

myCPU接口类 型	89个功能点通过数	记忆游戏	系统测试
sram接口	0	-	_
axi接口	89	1	1

表 3.1.1: 功能测试结果

			∎yCPU	gs132		
序号	测试程序	上板计时	(16进制)		上板(16进制)	
		数码管显示 (CPU count) (最左开关拨下)	数码管显示 (SoC count) (最左开关拨上)	CPU count*2 : SoC cout	数码管显示 (CPU count)	IPC <sub>mycpu</sub> /IPC <sub>gs132</sub>
cpu_c	lk : sys_clk	50MHz : 100MHz			50MHz : 100MHz	-
1	bitcount	2de81	6606ъ	0.899896865	4E3DD2	27. 26986221
2	bubble_sort	123a6e	28823b	0.899966438	1EF74EA	27. 180719
3	coremark	345fc4	7463a3	0.899981816	43399B0	20.53688103
4	crc32	1cc446	3fed72	0.899978375	2A86A88	23.65291467
5	dhrystone	57334	c1d7b	0.899701377	7F000A	23. 3027281
6	quick_sort	14bf9a	2e1bf4	0.899969952	1C65821	21.89775109
7	select_sort	117351	26c7c3	0.89996447	1B7FFF2	25. 21423044
8	sha	1124c3	261934	0.899963153	1D2E296	27. 23378338
9	stream_copy	16bb2	32863	0.899805264	214F0D	23. 4455889
10	stringsearch	c41bb	1b3d1f	0.899950087	14286C6	26.31417015

性能分 IPC比值 24. 497 CPU頻率 90MHz

表 3.1.2: 性能测试结果

# 3.2 系统与外设

# 3.2.1 系统测试

CoreMIPSi11 CPU 在进行系统测试的过程中,主要按照系统测试的说明进行系统测试程序和 R 指令和 D & U 指令测试,下图是我们正确进入系统测试的截图(包含系统测试):

图 3.1.1: 6 个系统测试程序运行成功截图

```
>>addr: 0xbfc00000
R1 (AT)
             = 0 \times 000000000
                                              >>num: 16
R2 (v0)
             = 0x0000001e
                                              0xbfc00000: 0x3c088000
R3 (v1)
             = 0x80505d38
                                              0xbfc00004: 0x25081000
R4 (a0)
                                              0xbfc00008: 0x3c098000
             = 0 \times 00000004b
                                              0xbfc0000c: 0x25291190
R5 (a1)
             = 0x485af164
                                              >> u
R6 (a2)
             = 0xbae4174e
                                              >>addr: 0xbfc00000
R7 (a3)
             = 0 \times 00100000
                                              >>num: 100
R8 (t0)
             = 0 \times 000000000
                                              0xbfc00000: lui t0,0x8000
R9 (t1)
R10(t2)
             = 0 \times 000000000
                                              0xbfc00004: addiu
                                                                         t0, t0, 4096
             = 0 \times 000000002
                                              0xbfc00008: lui t1,0x8000
R11(t3)
             = 0 \times 000000003
                                              0xbfc0000c: addiu
                                                                         t1,t1,4496
R12(t4)
                                              0xbfc00010: lui t2,0xa000
             = 0x8041bf80
                                              0xbfc00014: or
                                                               t0, t0, t2
             = 0 \times 1005 c000
R13(t5)
R14(t6)
                                              0xbfc00018: or
                                                               t1, t1,
             = 0 \times 1005 c000
                                              0xbfc0001c: lui t2,0xbfc0
R15(t7)
             = 0 \times 000000000
                                              0xbfc00020: or
                                                               t2,t2,t0
R16(s0)
             = 0 \times 000000000
                                              0xbfc00024: lw
                                                               t3,0(t2)
R17(s1)
             = 0 \times 000000000
                                              0xbfc00028: addiu
                                                                         t2, t2, 4
R18(s2)
             = 0 \times 000000000
                                              0xbfc0002c: sw t3,0(t0)
             = 0 \times 000000000
R19(s3)
                                              0xbfc00030: addiu
                                                                         t0.t0.4
R20(s4)
             = 0 \times 000000000
                                              0xbfc00034: bne t0,t1,0xbfc00024
R21(s5)
             = 0 \times 000000000
                                              0xbfc00038: nop
                                              0xbfc0003c: lui t0,0x8000
R22(s6)
             = 0 \times 000000000
                                              0xbfc00040: addiu
                                                                         t0,t0,8192
R23(s7)
             = 0 \times 000000000
                                              0xbfc00044: lui t1,0x8000
R24(t8)
             = 0 \times 000000000
                                              0xbfc00048: addiu
                                                                         t1,t1,10244
R25(t9/jp) = 0x000000000
                                              0xbfc0004c: lui t2,0xa000
             = 0 \times 000000000
R26(k0)
                                              0xbfc00050: or t0,t0,t2
R27(k1)
             = 0 \times 000000000
                                              0xbfc00054: or
                                                               t1,t1,t2
R28(gp)
             = 0 \times 000000000
                                              0xbfc00058: lui t2,0xbfc0
R29(sp)
             = 0x807f0000
                                              0xbfc0005c: or t2,t2,t0
R30(fp/s8) = 0x807f0000
                                              0xbfc00060: lw
                                                               t3.
```

图 3.1.2: R 指令运行结果(左), D 指令 & U 指令运行结果(右)

本次测试中主要遇到以下两个问题(初赛):

问题 1: 由于之前功能测试和在性能测试中未使用硬件中断功能,导致 CPU 无法响应 外界的串口中断和 flash 中断导致的系统测试卡住,最终我们通过上板抓取信号,在线调试抓取信号,锁定问题为 CPU 无法识别中断信号。

问题 2:由于本次系统测试涉及到与串口和 Flash 芯片的数据交换,我们没有考虑到 cache 访问的数据长度问题,导致访问握手无法成功,解决方案是修改监控程序本身问题 的汇编代码,重新编译定位到问题点。

#### 3.2.2 Pmon

在我们重新对 PMON 进行编译的过程中,我们选择 ls\_1b 做为目标设备,编译出可以在实验板上正常运行的 PMON ,同时通过在源代码中加入诸多调试信息,以及在线调试和反汇编,最终正常运行了 PMON。我们在 PMON 启动时遇到了很多问题:

- 1. awvalid, awready 信号握手失败,后将 awvalid 保持一拍后握手成功。
- 2. 当 PMON 正常加载的时候,发现命令行显示如图 3.2.2.1 的 eraseblock 坏块。经 IDA 工具反汇编发现未实现 cache 指令。在实现 cache 指令之后,pmon 正常进入 命令行。

```
Bad eraseblock 1016 at 0x07f00000
Bad eraseblock 1017 at 0x07f20000
Bad eraseblock 1018 at 0x07f40000
Bad eraseblock 1019 at 0x07f60000
Bad eraseblock 1020 at 0x07f80000
Bad eraseblock 1021 at 0x07fa0000
Bad eraseblock 1022 at 0x07fc0000
Bad eraseblock 1023 at 0x07fe0000
NANDFlash info:
erasesize 131072 B
writesize 2048 B
oobsize 64 B
```

图 3.2.2.1 坏块产生位置

图 3.2.2.2 IDA 反汇编工具

图 3.2.2.3 Pmon 坏块 printk 源代码

3. Load 原本 awsize 固定为 2(即一次事务写 4 字节), spi 外设时进入死循环,后阅读 soc 源码发现 soc 上 spi 在接收 axi 请求时只接受 awsize 为 0 或 1 的信号,于是将 awsize 由固定为 2 改为根据 store 类型推断解决。




图 3.2.2.4 ILA 抓取波形进入死循环截图

4. 建立网口时无法与外界 ping 通, 经修改 Pmon 源码以及测试《CPU 设计实战》的 cache\_test 等 debug 方式后发现流水线中一个控制信号实现错误, 使得 icache 取 回的数据被流水线丢弃。

```
PMON> load tftp://192.168.127.13/ucore
Enter nload
Reach open
Enter open, fname:tftp://192.168.127.13/ucore, dname:tftp://192.168.127.13/ucore
Reach string compare between dnamae and "/dev/"
Enter strpat
Enter __try_open, fname:tftp://192.168.127.13/ucore, dname:netEnter open, fname:/dev/socket, dname:/dev/socket
Reach string compare between dnamae and "/dev/"
Enter __try_open, fname:/dev/socket, dname:socket
```

图 3.2.2.5 load Ucore 失败

```
DE4X5_TRBA= 70b8f80
DE4X5_STS= f0660004
DE4X5_OMR= 32002242
PMON> load tftp://192.168.127.13/ucore
Enter nload
Reach open
Enter open, fname:tftp://192.168.127.13/ucore, dname:tftp
Enter strpat
Enter __try_open, fname:tftp://192.168.127.13/ucore, dnam
routel, fsp->open:0x0x8706eea8
Enter open, fname:/dev/socket, dname:/dev/socket
Enter __try_open, fname:/dev/socket, dname:socket
routel, fsp->open:0x0x00000000
Return from __try_open
Return from __try_open
Reach free(fname)
Reach dl_initialise
Loading file: tftp://192.168.127.13/ucore (elf)
0x80000000/544464 + 0x80084ed0/13072(z) + 302 syms/
Entry address is 80000000
PMON>
```

图 3.2.2.6 load 建立网口连接成功

最终我们可以正常启动 pmon,并运行其中的全部指令。

```
| Section | Sect
```

图 3.2.2.1 PMON 正常启动截图

#### 3.2.3 Ucore

GenshinCPU 在进行 Ucore 移植的过程中,主要通过差分测试框架对系统进行移植和 CPU 调试,主要遇到了 Cache 取指出错和控制寄存器没有实现用户态的问题,具体细节详见 4.3 节差分测试框架。在启动时,我们遇到了如下两个问题:

1. Random 寄存器实现不正确。我们原始的 random 寄存器只在 reset 和 tlbp 时更新为 7,通过查找 ucore 汇编,我们发现其中并没有 tlbp 指令,而却有 tlbwr 读。这时 tlb 仅有一项可用,会反复报 tlb 相关异常。于是,我们将 random 寄存器用clock 来生成伪随机数,后测试通过。

图 3.2.3.1 ucore 进入 trap in kernel

2. 未实现用户态导致进入时报 tlb 异常。我们发现在 2021 年参赛组 GenshinCPU 中 遇到过相同的问题,于是我们实现了 Status 寄存器的 um、cu0 域,而后 Ucore 启 动成功。下图是我们正确进入 Ucore 的截图:

```
[80000000, 82000000]
 freemem start at: 800C9000
free pages: 00001F37
## 00000020
check_alloc_page() succeeded!
check_pgdir() succeeded!
check_boot_pgdir() succeeded!
 ----- BEGIN ---
                                               END -----
check_slab() succeeded!
kmalloc_init() succeeded!
check_vma_struct() succeeded!
check_pgfault() succeeded!
check_vmm() succeeded!
check_vmm() succeeded.
sched class: RR_scheduler
ramdisk_init(): initrd found, magic: 0x2f8dbe2a, 0x000002bc secs
sfs: mount: 'simple file system' (81/6/87)
vfs: mount disk0.
kernel execve: pid = 2. name = "sh".
 kernel_execve: pid = 2, name = "sh".
user sh is running!!!
      is
[d]
[d]
                [directory] 2(hlinks) 6(blocks) 1536(bytes) : @'.'
  a
                 2(h)
2(h)
1(h)
1(h)
1(h)
                                            6(b)
6(b)
22(b)
                                                               1536(s)
1536(s)
89501(s)
 [-] 1(h)
[-] 1(h)
[-] 1(h)
[-] 1(h)
]sdir: step 4
                                                               85360(s)
85234(s)
21(s)
                                            21(b)
                                                                                       cat
                                                                                       test.txt
                                              1(b)
$ cat test.txt
hello World! Haha...
```

图 3.2.3.2 Ucore 成功进入

图 3.2.3.1 加入 Logo 的 Ucore 启动截图

#### 3.2.4 Linux


在启动 linux 时,我们遇到许多问题,主要是 kernel panic 与我们的代码设计有关,需要修改,但是因为时间有限,很遗憾最终我们没能完成。下图是我们 Linux 启动的最新进展。

```
CPU 0 Unable to handle kernel paging request at virtual address 4000004, epc == 802b4af8, ra == 802b5de4 cops[#1]:

CPU 0 1 0 0000000 10000000 874015d4 874015d9 00000000 6881ed24 87801894 87801890 8781ed24 87801890 8781ed26 87801890 8781b490 0000000 00000000 8781b40 8781b40
```

### 3.2.5 外设支持

通过修改 PMON, UCORE 内核,添加自己的 logo 和特殊含义的字符画,比如 PMON, UCORE 相关的字符画,将图片转为 coe 格式实现图片在试验箱上的加载。运行效果如下图所示:



开机之后我们可以支持显示屏,这里借鉴国科大的 LCD 实现方式,数码管成功显示说明可以加载图片,但是由于实验箱故障,我们的 logo 无法正常加载。



# 第四部分 开发支持工具

#### 4.1 Verilator+NEMU

Verilator 是一个开源的周期精确 Verilog/SystemVerilog 仿真器,速度相较 Vivado 要快十几倍。在 Vivado 中性能测试的 Coremark 需要运行十分钟以上才能完成,而在 Verilator 中在仿真模型编译完成的情况下只需要数秒。

NEMU 是南京大学开源的一项全系统模拟器,可以在指令级别上模拟处理器的指令过程。我们此次沿用的 NEMU 版本是一生一芯第五期过程中 PA 实验所完成的 RISCV 版本 NEMU 扩展而来,具备一个简单调试器(SDB)、itrace、ftrace 等调试功能,且可以通过 C语言的接口对外用于差分测试。

我们将原本的 CPU 代码稍作修改即可用于 Verilator 仿真,主要将一些在 Vivado 中使用的 ip 核替换为 Verilog 编写的模块,如 SRAM 用 FF 模拟、乘法器和除法器直接使用 \* 和 / 进行功能上的验证等。用于存放指令和数据的 RAM 则通过 C++中的数组进行模拟,然后在 Verilog 中使用 DPI-C 对其进行读写,从而模拟访存行为。

一生一芯提供的 NAVY-APPS 和 AM 里有许多测例和应用,NEMU 的差分测试和基础设施可以很方便地帮助我们定位到 CPU 功能上的错误。

```
| Those/sevent/Documents/#$ 2/Norvilli/mpc/carc/spu/gpr.cpp:30 difftest_checkregs| Difftest found v0 value is 0x0, should be 0xambbcc00 (mpc) c | Section of the section of
```

图 4.1 NEMU 差分测试

```
Welcome to <mark>mips32</mark>-NEMU!
For help, type "help"
log:/home/seven7/Documents/学业/KuruiI11/nemu/build/nemu-log.txt
(nemu) c
lower-case load-store select-sort mov-c
           dummy] PASS!
            movsx] PASS!
       recursion] PASS!
            fib] PASS!
                                                                 PRID=00004220
      matrix-mul] PASS!
                                                                Init caches... do noting...
godson1 caches found
          wanshu] PASS!
                                                                Init caches done, cfg = 80000080
         goldbach] PASS!
              sum] PASS!
              min3] FAIL!
                                                                  s0 = 0x38300000
_edata = 0x8794e010
   sub-longlong] PASS!
    bubble-sort] PASS!
                                                                   end = 0 \times 8794 = 628
     quick-sort] PASS!
                                                                 copy text section done.
Copy PMON to execute location done.
       leap-year] PASS!
              bit] PASS!
                                                                 Uncompressing Bios
               add] PASS!
                                                                 OK, Booting Bios
          switch] PASS!
   add-longlong] PASS!
                                                                RTC time invalid, reset to epoch.
               div] PASS!
     shuixianhua] PASS!
                                                                 DEVI
           pascal] PASS!
          unalign] FAIL!
                                                                in envinit
          string] PASS!
             fact] PASS!
            prime] PASS!
                                                                             ory between 82fff800-83000000 is already been allocated,heap is already above this point
  to-lower-case] PASS!
      load-store] PASS!
     select-sort] FAIL!
           mov-c] PASS!
          if-else] FAIL!
                                                                 mainbus0 (root)
   mul-longlong] PASS!
            shift] PASS!
                                                                 dmfe0 at localbus0: address 00:98:76:64:32:19
                                                                      /O at mainbus0out configure
```

图 4.2 NEMU 运行一生一芯测例、PMON

除了运行功能测试以外,NEMU 还能够运行部分系统测试。我们在 NEMU 上模拟了实验箱 SOC 当中的串口外设,实现了 UART\_DAT 和 UART\_LSR 寄存器,当往 CPU 往 UART\_DAT 写时即调用 printf 将其输出,达到模拟串口输出的效果。当 CPU 读取 UART\_LSR 寄存器的值时固定返回 0X20,代表此时串口的 TX\_FIFO 内无内容,可以发送。此外,我们还实现一个 C 语言的函数 uart\_write 用于模拟串口向 CPU 发送数据,输入的数据先存放在一个队列内,当 CPU 读取时将其弹出。

NEMU 还可以运行 PMON 到初始化结束进入命令行前的阶段。由于不知道有关 NAND FLASH 控制的具体方法,因此需要将 PMON 内初始化 NAND 的函数注释才能够继续运行。

```
====before init ps/2 kbd
devconfig done.
ifinit done.
domaininit done.
init_proc...
HSTI
SYMI
SWH

* PMON2000 Professional *
Configuration [FR,EL,NET]
Version: PMON2000 Professional *
Comproduction debre incere, etf, bin]
Supported filesystems [atd, net, fs/vaffs2, fat, fs, disk, socket, tty, ram]
This software may be redistributed under the BSD copyright.
Copyright 2000-2002, Opsycon AB, Sweden.
Cop
```

图 4.3 NEMU 运行 PMON

由于我们实现的 NEMU 中的 TLB 实现还存在 bug,因此未能直接在 NEMU 中启动 ucore,但也能够通过跳过 TLB 指令的比对并将 CPU 的执行结果拷贝到 NEMU 中来对其余指令的执行进行差分测试。

# 第五部分 附录

### 4.1 参考资料

MIPS  ${\it @}$  Architecture For Programmers Volume I- A: Introduction to the MIPS3 2 Architecture.rev3.02

MIPS @ Architecture For Programmers Volume II- A: The MIPS 2 @ Instruction Set MIPS @ Architecture For Programmers Volume III: The MIPS 3 2 @ and microMIPS 3 2  $^{TM}$  Privileged Resource Architecture

Xilinx IP: : AXI Crossbar ( 2 . 1 ) LogiCORE IP Product Guide

## 4.2 参考仓库

### 4.2.1 17年参赛作品

清华大学 NaiveMIPS
https://github.com/ z4yx/NaiveMIPS-HDL

### 4.2.2 19年参赛作品

中国科学院大学 2 队 https://github.com/nscscc2019ucas/nscscc2019ucas

# 4.2.3 21 年参赛作品

西北工业大学一队 GenshinCPU <a href="https://gitee.com/seddon2001/genshin-cpu/tree/master">https://gitee.com/seddon2001/genshin-cpu/tree/master</a>

### 4.2.4 其他

一生一芯 NutShell

https://github.com/OSCPU/NutShell

# 4.3 参考文献

- [1] 戴维 A. 帕特森. 计算机组成与设计: 硬件软件接口. 机械工业出版社. 2015.
- [2] Sarah L. Harris, David Harris. Digital Design and Computer Architecture RISC-V Edition. Morgan Kaufmann. 2021.
- [3] 汪文祥, 邢金璋. CPU 设计实战. 机械工业出版社. 2022.

# 第五部分 致谢

衷心感谢王党辉,安建峰,张萌三位老师的辛勤指导,感谢我们的学长学魏天昊,陈 思源在项目过程中提供的大力帮助。

感谢 NSCSCC 群友给与我们调试过程中的建议与帮助。

感谢一生一芯项目对我们调试工作带来的启发。

感谢西北工业大学 loongarch 一队队员和康继昌智能系统班老师和同学给予我们的激励与帮助。