

UNIVERSIDADE FEDERAL DE PERNAMBUCO

ENGENHARIA ELETRÔNICA

DEPARTAMENTO DE ELETRÔNICA E SISTEMAS

CENTRO DE TECNOLOGIA E GEOCIÊNCIAS

DOCENTE RESPONSÁVEL: DR. MARCO AURÉLIO BENEDETTI RODRIGUES

DISCIPLINA: ES441

SEMESTRE 2024.1

TURMA 01A

Eletrônica Digital

Projeto 4

Alysson Lucas Pontes Cavalcante da Silva Felipe Rafael Barros da Silva Maria Victória Martins Neves

Sumário

1	Intr	rodução	1
2	Des	envolvimento	2
	2.1	Linguagem utilizada	2
	2.2	Divisor de clock	3
		2.2.1 Funcionalidade	3
		2.2.2 Importância	4
		2.2.3 Estrutura	4
		2.2.4 Utilizações	4
	2.3	Contador de 4 bits	5
	2.4	Relógio	6
	2.5	Alarme	7
	2.6	Ajustes	9
		2.6.1 Seletor display	9
		2.6.2 Seletor função	9
	2.7	Display de Cristal Líquido	10
	2.8	Gerenciador de saídas	11
		2.8.1 Controlador do LCD	12
		2.8.2 Lógica do LCD	13
	2.9	Controle remoto	14
		2.9.1 Estrutura	14
		2.9.2 Decodificação dos Comandos	16
		2.9.3 Integração	16
	2.10	Sensor de temperatura	17
		2.10.1 Estrutura	17

SUM'ARIO

		2.10.2 Decodificação da Leitura	18
		2.10.3 Decodificação de 7 Segmentos para Bits	20
		2.10.4 Integração	20
3	Mar	nual de Operação	22
4	Res	ultados	26
5	Disc	cussão dos Resultados	27
6	Con	aclusão	28
7	Refe	erências Bibliográficas	29
8	Αpê	endices	30
	8.1	Divisor de clock	30
	8.2	Contador de 4 bits	31
	8.3	Relógio	32
	8.4	Alarme	35
	8.5	Seletor display	39
	8.6	Seletor função	40
	8.7	Gerenciador de saídas	41
	8.8	Controlador LCD	42
	8.9	Lógica LCD	46
	8.10	Estrutura Controle Remoto	64
	8.11	Decodificador Controle Remoto	70
	8.12	Decodificador de 7 segmentos Sensor de Temperatura	72
9	Ane	exos	75
	9.1	I2C READ Sensor de Temperatura	75
	9.2	Decodificador I2C Sensor de Temperatura	81

1 Introdução

Neste trabalho, foi desenvolvido um projeto de um relógio digital com alarmes utilizando apenas a linguagem de descrição de Hardware Verilog. Este projeto faz parte da disciplina de Eletrônica Digital, em que o objetivo principal é aplicar os conceitos estudados na construção de um sistema funcional que demonstre o entendimento prático dos componentes eletrônicos digitais.

O objetivo principal deste projeto foi projetar e implementar um relógio digital capaz de exibir horas, minutos e segundos em um Display de Cristal Líquido (LCD), permitindo a configuração e acionamento de três alarmes com avisos sonoros musicais, além de exibir a temperatura ambiente. O controle das funcionalidades do relógio é realizado por meio de um controle remoto.

Os objetivos específicos incluem o desenvolvimento de um contador de horas, minutos e segundos; a criação de um circuito de controle que permita a programação tanto do relógio quanto dos alarmes via controle remoto; a integração de todos os componentes em um sistema funcional capaz de acionar os alarmes nos horários programados; a adição de melodias aos alarmes; e a correta exibição das informações no LCD.

A estrutura deste relatório está organizada da seguinte forma: Introdução, apresenta o projeto e os seus objetivos; Desenvolvimento, expõe os passos seguidos para o projeto e implementação do relógio digital, incluindo o diagrama de blocos e a explicação dos códigos desenvolvidos; Manual de Operação, descreve a forma de operar o circuito gravado no FPGA; Resultados, discute o desempenho do relógio e dos alarmes, bem como os desafios enfrentados durante o desenvolvimento; Conclusão, avaliação do cumprimento dos objetivos do projeto, pontuação das limitações, apontamento das dificuldades na relação teoria versus prática e destaque da contribuição das atividades para o aprendizado da equipe; Apêndices, com a inserção dos códigos autorais desenvolvidos para o projeto; Anexos, com a inserção dos códigos não autorais utilizados no projeto.

2 Desenvolvimento

O desenvolvimento do projeto foi dividido em várias etapas, que serão apresentadas em tópicos neste capítulo, visando facilitar o entendimento do processo.

É importante destacar que o FPGA utilizado no projeto possui entradas e saídas invertidas, ou seja, suas entradas e saídas são ativadas no estado lógico 0 e desativadas no estado lógico 1. Essa característica impactou diretamente a configuração das saídas dos LEDs e displays, exigindo a inversão lógica dessas saídas dentro dos códigos desenvolvidos.

2.1 Linguagem utilizada

Para o desenvolvimento deste projeto, foi utilizada a linguagem de descrição de hardware Verilog, amplamente empregada na área de projetos digitais e síntese de circuitos integrados. Verilog é uma linguagem robusta e eficiente, projetada para descrever, simular e sintetizar sistemas de hardware em níveis que variam de comportamental a estrutural.

Uma das principais vantagens de Verilog é sua sintaxe concisa e semelhante à das linguagens de programação tradicionais, como C, o que facilita o aprendizado e a compreensão por parte dos desenvolvedores. Além disso, Verilog é extremamente flexível, permitindo descrever circuitos digitais tanto em nível de abstração mais alto, com foco em funcionalidades lógicas, quanto em nível mais baixo, detalhando as interconexões entre portas lógicas.

Entre os pontos fortes da linguagem, destacam-se:

- Modularidade: Verilog permite a criação de módulos reutilizáveis e hierárquicos, o que simplifica o desenvolvimento de sistemas complexos, como o relógio digital deste projeto.
- Suporte a simulação e síntese: A linguagem é compatível com ferramentas de simulação de hardware, permitindo testar e validar o comportamento dos circuitos antes de sua implementação física. Além disso, o código Verilog pode ser sintetizado diretamente em FPGA ou

ASIC, o que garante sua aplicabilidade em ambientes industriais.

Controle temporal preciso: Verilog possibilita a descrição de eventos temporais com precisão,
 o que é essencial para sistemas que dependem de temporizações rigorosas, como contadores
 de tempo e acionamento de alarmes.

Esses fatores tornam Verilog uma escolha adequada para projetos de sistemas embarcados complexos e tempo-real, como o relógio digital desenvolvido neste trabalho.

2.2 Divisor de clock

Em sistemas digitais, especialmente aqueles implementados em FPGA ou ASIC, o clock é um sinal essencial que sincroniza todas as operações do circuito. No entanto, a frequência do clock fornecida pelo hardware muitas vezes é muito alta para determinados módulos ou operações, como contadores, temporizadores e interfaces de display. Para resolver isso, é comum utilizar um divisor de clock.

Um divisor de clock é um circuito responsável por reduzir a frequência do sinal de clock original, gerando clocks mais lentos, ajustados para a operação de certos módulos. No caso deste projeto, em que o relógio digital exibe segundos, minutos e horas, o divisor de clock é fundamental para gerar um sinal de 1 segundo a partir de um clock de alta frequência, como 50 MHz, utilizado no FPGA.

2.2.1 Funcionalidade

A principal função do divisor de clock é dividir a frequência do sinal de clock de entrada. Por exemplo, se o clock fornecido ao sistema é de 50 MHz (50 milhões de ciclos por segundo), e é necessário um sinal com um período de 1 segundo, o divisor de clock precisa contar 50 milhões de ciclos do clock de entrada e gerar um pulso de saída após esse tempo.

Isso garante que o contador de horas, minutos e segundos, bem como outras operações que dependem de intervalos de tempo, funcionem de maneira precisa, com base em um clock que atenda às suas necessidades temporais. Sem o divisor de clock, o sistema operaria em uma velocidade muito alta, impossibilitando o controle adequado do tempo e o acionamento dos alarmes na hora correta.

2.2.2 Importância

Os divisores de clock são essenciais em projetos de sistemas embarcados e digitais, pois permitem a adaptação da frequência do clock para diversos módulos e dispositivos que operam em diferentes velocidades. No caso do relógio digital deste projeto, o divisor de clock é crucial para que as operações temporais sejam sincronizadas corretamente, garantindo a exibição precisa do tempo e a programação dos alarmes.

Além disso, o uso de divisores de clock melhora a eficiência do projeto, pois evita a necessidade de operar todos os módulos com um clock de alta frequência, o que pode aumentar o consumo de energia e a complexidade do design.

2.2.3 Estrutura

O divisor criado, contido do Apêndice A, é configurado com dois parâmetros: "n", que define o número de bits do contador, e "Contagem", que especifica o valor limite da contagem. O código reduz a frequência do clock principal utilizando um contador (registrador) binário de "n"bits. A cada borda de subida do clock de entrada, o contador é incrementado. Quando o valor do contador atinge o limite especificado por "Contagem", o clock de saída é alternado (invertido) e o contador é reiniciado. Esse processo gera um sinal de clock com frequência reduzida na saída.

2.2.4 Utilizações

Foram utilizados dois divisores de clock no projeto. O primeiro gera um clock de um segundo (Figura 2.1) e, o segundo, um clock de meio segundo (Figura 2.2), suas funcionalidade serão evidenciadas nos próximos capítulos.




Figura 2.1: Divisor de clock: contador de um segundo.




Figura 2.2: Divisor de clock: contador de meio segundo.

2.3 Contador de 4 bits

O módulo disponível no Apêndice B implementa um contador de 4 bits configurável que pode operar em modo crescente ou decrescente. Ele recebe como entradas o sinal de clock, um sinal de controle que define a direção da contagem (crescente ou decrescente), um sinal para ativar o reset e o valor máximo de contagem. A saída é representada por um sinal que contém os 4 bits da contagem em binário, além de um sinal de controle de reset, que é ativado quando o contador atinge seu valor máximo ou mínimo, dependendo do modo de operação.

A lógica do contador é baseada em um bloco sensível à borda de subida do clock. No modo decrescente, o contador diminui seu valor a cada ciclo de clock, e quando atinge o valor mínimo (sempre zero), ele é resetado para o valor máximo (definido na entrada). O sinal reset é ativado nesse ponto para indicar que o contador foi reinicializado. No modo crescente, o comportamento é inverso: o contador aumenta a cada ciclo de clock e, ao atingir o valor máximo, ele é resetado para o valor mínimo (zero), com o sinal de reset sendo ativado nesse momento.

Esse contador é fundamental para controlar ciclos de temporização e contagem em várias partes do sistema, como no relógio digital, onde diferentes unidades de tempo (segundos, minutos, horas) precisam de contagem precisa e controlada. A flexibilidade oferecida pelo modo crescente/decrescente e a parametrização do valor máximo tornam o contador adequado para diversas aplicações dentro do projeto.

2.4 Relógio

O relógio, descrito no Apêndice C, utiliza instâncias do módulo de contador de 4 bits, apresentado no capítulo anterior, para gerenciar cada unidade de tempo — segundos, minutos e horas. Esses contadores podem operar tanto em modo crescente quanto decrescente, dependendo do sinal de controle. Cada contador recebe um sinal de reset e um valor máximo, que define o momento em que o contador deve ser reinicializado e o próximo contador deve ser incrementado.

O código também recebe um seletor para o ajuste das unidades de tempo, variando entre os dígitos conforme sua ativação. Para cada unidade de tempo, o valor máximo é pré-definido: "9"para as unidades de segundos e minutos, "5"para as dezenas de segundos e minutos, "9"ou "3"para as unidades de horas e "2"para as dezenas de horas. Quando o contador atinge seu valor máximo, ele é resetado, e o contador da próxima unidade é incrementado.

A variável 'relogio-completo' é continuamente atualizada com os valores de horas, minutos e segundos, concatenando as unidades e dezenas em um único vetor de 24 bits. Isso facilita a exibição completa do horário em sistemas externos. A utilização do bloco do relógio é demonstrada na Figura 2.3.




Figura 2.3: Bloco esquemático do relógio.

2.5 Alarme

O código apresentado no Apêndice D implementa a lógica de um sistema de alarme digital. A entidade possui entradas para o clock, sinal de habilitação que determina o modo de contagem (crescente ou decrescente), e botões de controle. As saídas representam o tempo (segundos, minutos e horas) em formato de 4 bits.

A arquitetura utiliza seis contadores de 4 bits para representar os componentes do alarme, seguindo uma abordagem semelhante à usada no módulo do relógio. A lógica de controle monitora o estado de um seletor de ajuste, que determina qual unidade de tempo será modificada. Quando o seletor está ativo, o incremento ou decremento de cada dígito é controlado pelo clock de alteração, enquanto os demais contadores permanecem estabilizados. O seletor de display é responsável por alternar entre as unidades de tempo (segundos, minutos e horas), permitindo o ajuste específico de cada um.

Além disso, o código implementa condições específicas para resetar os contadores quando atingem o valor máximo. Por exemplo, quando a unidade das horas atinge "2" e a dezena das horas atinge "5", ocorre um *carry* para a unidade das horas, semelhante à lógica do código do relógio. Essa abordagem garante que o alarme funcione corretamente, incrementando ou decrementando as unidades de tempo conforme necessário.

A variável 'alarme-completo' é continuamente atualizada com os valores de horas, minutos e

segundos, concatenando as unidades e dezenas em um único vetor de 24 bits. Isso facilita a utilização em códigos subsequentes que processam as saídas do alarme e integram as funções de exibição e controle. A utilização destes blocos é demonstrada na Figura 2.4.




Figura 2.4: Bloco esquemático dos alarmes.

2.6 Ajustes

Todos os ajustes e interações com o relógio digital são feitas através de um controle remoto infravermelho, explicado posteriormente. Internamente, para ajustar as horas do relógio e dos alarmes, bem como alternar entre esses modos, é necessário implementar uma função de seleção. Para isso, foram criados dois seletores, compostos por contadores de módulo 8 e módulo 4, conforme descrito nos Apêndices E e F, respectivamente.

2.6.1 Seletor display

Na primeira função (Apêndice E), o chip ilustrado na Figura 2.5 permite selecionar o dígito a ser ajustado. O botão utilizado para alternar entre os dígitos é o botão 3. Como o relógio está no formato HH:MM:SS, há um total de seis dígitos, o que justifica o uso de um contador de módulo 8, permitindo a variação entre todos os dígitos, tanto no ajuste do relógio quanto no ajuste dos alarmes.




Figura 2.5: Seletor do dígido a ser alterado.

2.6.2 Seletor função

Na segunda função (Apêndice F), o chip mostrado na Figura 2.6 permite alternar entre os diferentes modos de ajuste (relógio, alarme 1, alarme 2 e alarme 3). Neste caso, o botão 4 é responsável pela mudança entre os modos.

Este seletor é utilizado em dois contextos: no código que seleciona o ajuste a ser realizado e no código de exibição do LCD, que indica o modo disponível para alteração.




Figura 2.6: Seletor do modo a ser ajustado.

2.7 Display de Cristal Líquido

As interfaces do LCD (Controlador e Lógica) foram integradas em dois blocos esquemáticos, conforme ilustrado na Figura 2.7.




Figura 2.7: Estrutura interna do LCD.

Esses blocos, explicados a seguir, representam as duas principais aplicações do controle do display e foram inseridos no arquivo principal do projeto. A integração desses elementos no sistema completo pode ser observada na Figura 2.8.




Figura 2.8: Estrutura externa do LCD.

2.8 Gerenciador de saídas

O módulo descrito no Apêndice G desempenha duas funções essenciais: a seleção do horário a ser exibido no sistema e a comparação dos horários do relógio com os alarmes programados.

O bloco de multiplexação permite escolher entre quatro entradas de horário: o horário atual do relógio e os horários programados para três alarmes distintos. Dependendo dos sinais de controle ("relogio", "alarme1", "alarme2", "alarme3"), o multiplexador ajusta a saída ("horario-saida"), exibindo o horário correspondente. A cada ciclo de clock, o multiplexador identifica qual sinal de controle está ativo e atualiza a saída para exibir o horário correto, alternando entre o relógio e os alarmes conforme o estado do sistema.

Além disso, o módulo também implementa um sistema de comparação, que verifica se o horário atual do relógio coincide com algum dos horários dos alarmes. A cada ciclo de clock, o horário do relógio é comparado com os três horários dos alarmes. Caso haja coincidência, o comparador correspondente é ativado: se o horário do relógio coincidir com o primeiro alarme, o 'comparador1' será ativado, enquanto os outros comparadores ('comparador2' e 'comparador3') permanecerão desativados. O mesmo processo se aplica para os alarmes 2 e 3. Dessa forma, o sistema identifica qual alarme foi acionado.

Além disso, o módulo inclui uma funcionalidade de pausa, ativada por um botão. Quando o bo-

tão de pausa é pressionado, todos os comparadores são desativados, interrompendo temporariamente a verificação dos alarmes.

Em resumo, o código garante uma seleção eficiente entre os horários do relógio e dos alarmes, além de realizar comparações precisas entre os tempos. Isso assegura o funcionamento integrado e confiável do sistema de alarmes e do relógio digital, conforme ilustrado na Figura 2.9.




Figura 2.9: Gerenciador das saídas (multiplexador).

2.8.1 Controlador do LCD

O código descrito no Apêndice H é responsável por gerenciar a comunicação entre um sistema digital e um display LCD, utilizando uma máquina de estados finitos (FSM) para controlar as operações de inicialização e envio de dados/comandos. O módulo recebe parâmetros configuráveis, como a frequência do clock, o número de linhas do display, o tipo de fonte e configurações adicionais, como o estado do cursor, o modo de incremento/decremento e o comportamento de shift. Esses parâmetros tornam o controle do display LCD flexível, permitindo sua adaptação a diferentes tipos de displays.

O sinal de clock é utilizado para sincronizar todas as operações, enquanto o sinal de habilitação controla quando o LCD pode receber novos dados ou comandos. Além disso, uma entrada de dados carrega as informações que serão enviadas ao display. Os estados da máquina são os seguintes:

• Energização: A FSM inicia no estado de energização, em que o sistema aguarda 50 ms para garantir que o LCD esteja devidamente alimentado.

- Inicialização: Em seguida, entra na fase de inicialização, durante a qual diversas instruções de configuração são enviadas ao display. Essas instruções incluem a definição do modo de operação (como a escolha entre 8 bits, número de linhas e tipo de fonte), ativação do display, controle do cursor e limpeza da tela. Cada instrução possui um tempo de execução específico, garantindo que o display tenha tempo suficiente para processá-las corretamente.
- Pronto: Após a inicialização, o módulo entra no estado "Pronto", aguardando o sinal de habilitação para enviar dados ou comandos ao LCD. Quando habilitado, o barramento de dados é usado para determinar se o conteúdo a ser enviado é um comando ou um dado, de acordo com o bit mais significativo ('rs') e o sinal de leitura/escrita ('rw'). O dado ou comando é então carregado no barramento de dados do display e o sistema avança para o próximo estado.
- Enviar: No último estado, o módulo gera um pulso de habilitação, necessário para que o LCD execute o comando ou exiba os dados. Um temporizador controla precisamente o tempo de ativação e desativação desse pulso, garantindo o funcionamento adequado do display. Após a conclusão da operação, o sistema retorna ao estado "Pronto", aguardando o próximo comando ou dado.

Durante todo o processo, o sinal 'busy' é utilizado para indicar se o LCD está ocupado processando um comando ou disponível para novas instruções, assegurando o correto sincronismo entre o sistema e o display.

2.8.2 Lógica do LCD

O módulo descrito no Apêndice I controla a exibição de informações em um display LCD por meio de uma máquina de estados finitos (FSM) e é sincronizado com um sinal de clock. Ele é responsável por gerenciar a exibição de mensagens e valores no LCD, dependendo do estado atual do sistema e das entradas fornecidas pelo controle remoto ou botões. A lógica implementada também interage com um botão para alternar entre os estados, até que o sistema atinja o estado final, onde o relógio e a temperatura são exibidos continuamente.

A FSM possui quatro estados principais. Nos três primeiros, o LCD exibe mensagens iniciais ou informações pré-definidas. A transição entre esses estados ocorre ao pressionar um botão. No último estado, o display exibe os valores atualizados do relógio digital e da temperatura ambiente.

Para cada estado, um contador é utilizado para controlar a sequência de caracteres que será exibida no display LCD. Cada caractere é representado por seu valor ASCII, e a cada ciclo de clock, o contador incrementa, enviando o próximo caractere para o LCD, até que a mensagem esteja completamente exibida.

O módulo ativa o LCD somente quando este está pronto para receber dados, o que é indicado por ele não estar ocupado. O barramento 'lcd-bus' carrega os comandos e dados a serem enviados ao display, como instruções para movimentação do cursor ou para escrever textos. Essa abordagem garante que as informações sejam exibidas corretamente, com o LCD recebendo e processando os dados de forma ordenada e sincronizada.

- Primeiro estado: Exibe a mensagem "Eletronica" na primeira linha e "Digital" na segunda linha do LCD.
- Segundo estado: Exibe a mensagem "Projeto 4"na primeira linha e "Verilog"na segunda linha.
- Terceiro estado: Exibe a mensagem "Alunos: Alysson," na primeira linha e "Felipe, Victoria" na segunda linha.
- Quarto estado: Exibe a hora atual ou os alarmes, representados pelo vetor 'hora', na primeira linha, e a temperatura na segunda linha.

2.9 Controle remoto

O módulo descrito no Apêndice J implementa o controle de um sistema digital com entrada de sinal de um controle remoto infravermelho (IR). O código utiliza um clock de 50 MHz para sincronizar as operações e controla um display BCD de 7 segmentos, exibindo o valor correspondente à tecla pressionada no controle remoto. O sistema recebe, como entradas, o sinal de reset e os dados do receptor IR, e possui saídas que controlam qual dos quatro displays BCD de 7 segmentos está ativo, além dos dados enviados para o display, representando a tecla pressionada.

2.9.1 Estrutura

O sistema processa 32 bits de dados recebidos do controle remoto, que incluem o endereço e o comando. A arquitetura interna utiliza registradores para armazenar esses valores, enquanto uma máquina de estados finitos (FSM) controla a recepção e o processamento dos dados.

Sincronização dos Dados de IR

O código começa sincronizando os sinais de entrada IR para garantir a estabilidade dos dados. Três registradores são utilizados para "amortecer"o valor do IR em estágios consecutivos, permitindo a detecção confiável das bordas de subida e descida. Essas transições são capturadas pelos sinais "irda-negedge"e "irda-posedge", que indicam, respectivamente, as bordas de descida e de subida do sinal IR.

Contagem e Temporização

Dois contadores são usados para medir a duração dos pulsos do sinal IR: um contador de 11 bits divide o clock por 1750, fornecendo uma base de tempo para a detecção dos sinais IR. Um segundo contador, de 9 bits, monitora os ciclos de alta e baixa do sinal IR.

Esses contadores permitem identificar com precisão os tempos característicos de cada pulso, como o pulso de 900 µs (que indica o início da comunicação), o pulso de 450 µs (usado durante a transmissão de dados), e os tempos dos sinais lógicos "1"e "0", que têm duração total de 2,25 ms e 1,125 ms, respectivamente.

Máquina de Estados Finitos (FSM)

A FSM implementada controla o fluxo de recepção dos dados. Ela é composta por quatro estados principais:

- Ocioso (IDLE): Estado inicial em que o sistema aguarda uma transição no sinal IR.
- Atraso de 900 μs: Estado que aguarda 900 μs para verificar se a transição inicial do sinal IR é válida.
- Atraso de 450 μs: Estado que aguarda 450 μs para detectar o início da transmissão de dados.
- Recepção de Dados (DATA): Estado no qual os 32 bits de dados são recebidos do controle remoto.

A FSM monitora o sinal IR e realiza transições entre os estados com base nos tempos dos pulsos detectados e na ausência de erros. Caso algum erro seja detectado durante a transmissão dos dados, a FSM retorna ao estado inicial, reiniciando o processo de recepção.

Recepção de Dados

Durante o estado de recepção de dados, o sistema começa a receber os 32 bits de informações enviados pelo controle remoto. A FSM interpreta se o pulso recebido representa um "0"ou um "1", com base nos tempos medidos pelos contadores. Esses dados são armazenados em um registrador, enquanto um contador de 6 bits garante que exatamente 32 bits sejam recebidos.

2.9.2 Decodificação dos Comandos

Com base no comando recebido do controle remoto, o código exibe o número correspondente no display de 7 segmentos. A decodificação é realizada por um bloco lógico que, ao identificar o comando, ajusta os valores de saída em "led-db", exibindo o dígito correto no display BCD. Por exemplo, o comando 8'h68 corresponde ao dígito "0", enquanto o comando 8'h30 exibe o dígito "1".

Entretanto, para que esses comandos possam ser enviados corretamente ao display de cristal líquido (LCD), é necessário um segundo decodificador, que traduz os sinais de 7 segmentos para atuarem como botões e gerarem pulsos conforme o comando. A implementação deste decodificador adicional está descrita no Apêndice K.

2.9.3 Integração

Os códigos apresentados neste capítulo foram integrados para que as entradas do controle remoto infravermelho possam gerar pulsos de controle para o sistema. A integração dessa solução é ilustrada na Figura 2.10.




Figura 2.10: Bloco esquemático do controle remoto.

2.10 Sensor de temperatura

Um dos objetivos do projeto é exibir, junto às horas, a temperatura ambiente, utilizando um sensor de temperatura presente no FPGA. Para essa funcionalidade, três módulos foram utilizados, conforme descritos no Anexo A, Anexo B e Apêndice L, os quais implementam uma interface de comunicação I2C para ler dados de temperatura do sensor LM75A, decodificá-los e exibi-los no LCD.

2.10.1 Estrutura

O módulo descrito no Anexo A é responsável por gerar o clock do barramento I2C (SCL), controlar o barramento de dados I2C (SDA) e implementar a máquina de estados finitos (FSM) que gerencia a leitura dos dados do sensor a cada segundo. Ele recebe como entradas o clock de 50 MHz e o sinal de reset, e suas saídas incluem o clock I2C gerado para o barramento SCL e o barramento de dados SDA, usado para comunicação bidirecional com o sensor. Além disso, o módulo gera a saída de temperatura, contendo os dois bytes de leitura (MSB e LSB) obtidos do sensor LM75A.

Geração do Clock I2C

O primeiro bloco do código é responsável pela geração do clock para o barramento I2C. A frequência do clock é gerada por um contador que divide o clock de 50 MHz, resultando em um período de aproximadamente 4 µs (atendendo ao mínimo de 2,5 ns exigido pelo protocolo I2C). O clock I2C é produzido em quatro fases: nível alto, borda de descida, nível baixo e borda de subida, cada uma representando uma porção do ciclo do sinal SCL.

Contador de Tempo para Leitura de Temperatura

Um segundo contador controla a frequência das leituras de temperatura, configurado para realizar a leitura a cada 1 segundo. O contador é incrementado a cada ciclo de clock e, ao atingir o valor limite, ativa a FSM para iniciar o processo de leitura da temperatura.

Máquina de Estados Finitos (FSM)

A FSM segue a sequência de comunicação padrão do protocolo I2C, conforme especificado no datasheet do sensor LM75A. Os principais estados da FSM incluem:

- IDLE: Estado inicial, aguardando o término do temporizador de 1 segundo para iniciar a comunicação.
- START: Inicia a comunicação I2C com o sensor, gerando a condição de início (START condition).
- ADDRESS: Envia o endereço do dispositivo I2C (neste caso, o LM75A) e o bit de leitura.
- ACK1: Aguarda a confirmação (ACK) do sensor.
- **READ1**: Lê o primeiro byte de dados (MSB da temperatura).
- ACK2: Envia uma nova confirmação ao sensor.
- **READ2**: Lê o segundo byte de dados (LSB da temperatura).
- NACK: Finaliza a comunicação sem enviar uma nova confirmação.
- STOP: Gera a condição de parada (STOP condition) para encerrar a comunicação.

Operação de Leitura

Nos estados de leitura "READ1" e "READ2", os dados lidos do barramento I2C são armazenados em um registrador, convertendo o sinal de formato serial para paralelo à medida que os dados são recebidos. O primeiro byte corresponde ao MSB da leitura de temperatura, enquanto o segundo byte contém o LSB. Após a leitura dos dois bytes, o registrador é atribuído à saída do módulo.

Controle do Barramento SDA

O barramento de dados SDA é controlado por um registrador e uma flag, que definem sua direção. O módulo alterna entre saída durante a transmissão de dados (quando o mestre envia dados ao escravo) e entrada durante a recepção de dados do sensor. Quando o barramento SDA não está em uso, ele é colocado em alta impedância, permitindo que o sensor controle a linha.

2.10.2 Decodificação da Leitura

O módulo descrito no Anexo B implementa a decodificação dos dados de temperatura no formato BCD (0 a 125°C), exibindo-os em displays de 7 segmentos. O módulo recebe como entradas o clock, o sinal de reset e os dados de temperatura de 16 bits (MSB e LSB) fornecidos pelo sensor LM75A.

As saídas correspondem aos sinais que controlam os segmentos do display e a seleção de qual display estará ativo.

Geração do Clock de 1kHz

O código começa gerando um clock de aproximadamente 1 kHz para alternar rapidamente entre os displays de 7 segmentos, de modo que todos pareçam ligados simultaneamente ao olho humano. Isso é feito por um contador que divide o clock de entrada até 50.000 ciclos, reiniciando então para gerar a frequência de 1 kHz. Esse clock define o tempo de atualização de cada display.

Seleção do Display

A lógica de controle dos displays é implementada por um registrador que define qual display será ativado em cada intervalo de tempo. O barramento seleciona o display ativo, alternando rapidamente entre os quatro displays para garantir que todos mostrem suas informações de forma contínua.

Decodificação BCD para Display de 7 Segmentos

A decodificação dos valores BCD para os displays de 7 segmentos é feita através de um decodificador que ativa os segmentos apropriados para exibir os números de 0 a 9. O ponto decimal é ativado no display 3, que exibe a unidade da temperatura, para representar a casa decimal (por exemplo, 25.5°C).

Conversão dos Dados de Temperatura

Os dados de temperatura lidos do sensor LM75A são processados para serem exibidos em quatro dígitos nos displays de 7 segmentos. A temperatura é representada em dois bytes:

- data[15]: Indica o sinal da temperatura (positivo ou negativo).
- data[14:8]: Contém a parte inteira da temperatura.
- data[7]: Representa a parte decimal (0 para .0, 1 para .5).

O valor correspondente é extraído e processado para cada um dos quatro displays, exibindo a temperatura da seguinte forma:

• **Display 4**: Mostra a parte decimal (.0 ou .5).

- Display 3: Exibe a unidade da temperatura, baseada em **data[14:8]**.
- Display 2: Exibe a dezena da temperatura.
- Display 1: Exibe a centena (0 ou 1, dado que a faixa vai de 0 a 125°C).

O código ajusta corretamente os valores de exibição conforme a leitura de temperatura e a conversão BCD, garantindo a exibição precisa no display.

2.10.3 Decodificação de 7 Segmentos para Bits

O módulo descrito no Apêndice L converte os sinais dos displays de 7 segmentos em valores binários de 4 bits, representando cada dígito da temperatura (centena, dezena, unidade e décimos). Ele recebe como entradas o clock, os segmentos e a seleção do dígito ativo, e as saídas correspondem aos valores de 4 bits para cada posição.

Processo de Conversão

O módulo converte os sinais de 7 segmentos para valores binários de 4 bits, mapeando os segmentos em seus equivalentes numéricos. Dependendo do seletor, o valor convertido é armazenado em um dos quatro registradores intermediários, representando centena, dezena, unidade e décimos.

Atribuição das Saídas

Os valores convertidos são atribuídos às saídas correspondentes, garantindo a exibição correta da temperatura em quatro dígitos.

2.10.4 Integração

A integração dos três módulos permite que a leitura da temperatura seja convertida para um formato binário e manipulada no sistema, como ilustrado na Figura 2.11.




Figura 2.11: Bloco esquemático do controle remoto.

3 Manual de Operação




Figura 3.1: Identificação dos itens no FPGA.



1. Introdução

- Este manual descreve o funcionamento e o procedimento de ajuste do relógio digital com alarme. O dispositivo é projetado para fornecer a hora e temperatura atuais e permitir o ajuste de três alarmes programáveis. O display de cristal líquido, por onde são exibidos o relógio, a temperatura e as informações do projeto, está marcado em roxo na Figura 3.1.
- A ferramenta utilizada para operar o relógio digital é o controle remoto da Figura 3.2, cujos botões são referenciados no próprio controle.

2. Ligando o Circuito

- Aperte o botão vermelho (marcado em vermelho na Figura 3.1) para ligar o FPGA;
- Grave o circuito na placa;
- O relógio iniciará no modo de apresentação em que mostrará a frase "Eletronica Digital";
- Aperte o botão "Prev"para que o display varie para a segunda frase "Projeto 4 Verilog";
- Aperte o botão "Prev", novamente, para que o display varie para a terceira frase "Alunos: Alysson, Felipe, Victória";
- Aperte o botão "Prev", novamente, para que o relógio inicie a contagem; o LCD passará a apresentar o relógio digital no formato HH:MM:SS (Horas:Minutos:Segundos) a a temperatura no formado CDU.D o C (Centena Dezena Unidade . Décimo o C).

3. Ajustes do Relógio e Alarmes

(a) Entrando no Ajuste do Relógio

- Para entrar no modo de ajuste do relógio, aperte o botão 1;
- Será exibida a mensagem "Ajuste Rel"e o display correspondente ao dígito de ajuste começará a piscar;
- A alteração será feita no modo crescente, caso deseje alterar o dígito no modo decrescente, pressione o botão "Vol+";

(b) Alterando o Dígito

- Para alterar o dígito que está selecionado, aperte o botão 2 repetidamente até que o número desejado seja exibido no display.
- (c) Selecionando o Dígito para Alteração

- Para mudar o dígito que está sendo ajustado, pressione o botão 3 até que o display selecione (pisque) o dígito desejado para a alteração.

(d) Entrando no Ajuste dos Alarmes

- Caso deseje entrar no modo de ajuste dos alarmes, aperte o botão 4;
- O sistema sairá do modo de ajuste do relógio e entrará no modo de ajuste do alarme 1;
- Será exibida a mensagem "Ajuste A1"e o display correspondente ao dígito de ajuste começará a piscar;
- Repita o processo de seleção e alteração do dígito de ajuste;
- Use o botão 4 para selecionar o próximo alarme até que tenha feito todos os ajustes desejados.

(e) Saindo do Ajuste

- Para sair do modo de ajuste e registrar os horários dos alarmes e relógio, aperte o botão
 1;
- O horário do alarme será salvo e o display retornará a mostrar a hora atual do relógio.

4. Desligar o alarme

- Quando o alarme disparar, um sinal sonoro será emitido;
- Cada alarme terá uma frequência sonora diferente, gerando diferentes sons;
- Para desativar o alarme, pressione o botão "Play/Pause"

5. Notas Finais

- Certifique-se de seguir os passos corretamente para ajustar tanto o horário do relógio quanto os horários dos alarmes.

4 Resultados

O projeto resultou na criação de um relógio digital programado em Verilog e implementado em um Display de Cristal Líquido (LCD), exibindo o horário no formato HH:MM:SS. Ao ligar o sistema, o display mostra informações iniciais, como o nome da equipe desenvolvedora. Através de interações com um botão, é possível navegar por essas informações até que o relógio seja exibido, momento em que o sistema começa a contar o tempo.

O relógio desenvolvido possui uma função de ajuste de horário, ativada ao pressionar o botão 1. Nesse modo de ajuste, o usuário pode utilizar o botão 2 para alterar os valores de horas, minutos e. Baseado nas interações com o botão "volume+"o sistema incrementa os valores ou decrementa com o botão 2. Para ajudar na navegação, o display que está sendo ajustado pisca, indicando que aquela parte está selecionada.

Além do ajuste do horário, o relógio conta com três alarmes independentes. No modo de ajuste, pressionando o botão 4, o usuário pode alternar entre o ajuste de cada alarme. O botão 2 permite incrementar ou decrementar os valores do alarme, enquanto o botão 3 permite trocar entre a configuração de horas e minutos. Quando o horário do relógio coincide com o horário configurado para algum dos alarmes, um som é emitido, sendo que cada alarme possui um som distinto. Existe também um botão dedicado para silenciar o buzzer quando o alarme dispara. O display LCD informa em qual estado o relógio se encontra, seja no modo de exibição do horário ou no modo de ajuste (relógio ou alarmes).

Adicionalmente, o relógio possui uma funcionalidade que mostra a temperatura ambiente. Utilizando um sensor presente na placa FPGA, o sistema é capaz de medir a temperatura e exibi-la junto com o horário, oferecendo uma funcionalidade prática extra

5 Discussão dos Resultados

O desenvolvimento do relógio digital foi satisfatório e alcançou o objetivo de criar um dispositivo funcional, prático e fácil de usar. A interface com o LCD foi bem projetada, permitindo ao usuário acompanhar o estado do sistema e realizar ajustes de forma intuitiva, graças ao uso de indicadores visuais como o piscar do display.

O destaque do projeto foi a implementação dos alarmes com sons diferenciados para cada um, uma solução que agrega versatilidade e praticidade ao dispositivo. A possibilidade de ajustar até três alarmes permite que o usuário tenha mais controle sobre sua rotina diária, e o fato de existir um botão para silenciar o alarme sem complicações mostra uma preocupação com a usabilidade do sistema.

Outro aspecto interessante foi a integração do sensor de temperatura, uma função extra que pode tornar o relógio útil em ambientes onde o monitoramento da temperatura é necessário. Isso acrescenta um valor prático ao projeto, já que o relógio não se limita apenas a marcar as horas, mas também fornece informações úteis sobre o ambiente.

Por fim, o projeto alcançou os resultados esperados, oferecendo um sistema completo e funcional, que combina a exibição de tempo com a funcionalidade de alarme e monitoramento de temperatura. A integração dessas funcionalidades com uma interface simples e eficaz garante que o relógio seja útil em diversas situações cotidianas.

6 Conclusão

O desenvolvimento do projeto de um relógio digital com controle remoto e função de despertador, programado na linguagem de descrição de hardware Verilog, resultou em um sistema operacional que atingiu os principais objetivos propostos. As funcionalidades implementadas incluem a contagem de 24 horas, ajuste de horário, configuração de alarmes, funções de incremento e decremento para o modo de ajuste, integração com sensor de temperatura, alterações no relógio através do controle remoto e interação por meio de um display de Cristal Líquido (LCD). O sistema demonstrou alta eficiência ao empregar técnicas de multiplexação e divisores de clock, oferecendo uma interface visual clara e operações consistentes.

Apesar dos resultados alcançados, a implementação do aviso sonoro musical para os alarmes não foi concluída devido à complexidade do projeto e à limitação de tempo disponível.

Embora as limitações encontradas, o projeto atingiu seus principais objetivos, estabelecendo uma base sólida para futuras melhorias. A experiência obtida durante a implementação em Verilog ampliou o entendimento sobre sistemas embarcados e controle de hardware. Com mais tempo e conhecimento técnico, seria viável implementar as funcionalidades pendentes e aprimorar o desempenho e a usabilidade do sistema.

7 Referências Bibliográficas

[1] Tocci, Ronald J., Neal S. Widmer, e Gregory L. Moss. Sistemas Digitais: Princípios e Aplicações. 11ª ed., Pearson Prentice Hall, 2007.

8 Apêndices

Apêndice A Divisor de clock

```
1 module divisordeclock #(
      parameter Contagem = 10,
                                  // m dulo da contagem
      parameter n = 5
                                     // N mero de bits do contador
4) (
      input wire clk_in,
      input wire reset,
      output reg clk_out
8);
     reg [n-1:0] aux_contagem = Contagem;
     reg [n-1:0] counter = 0;
                                       // Contador din mico de acordo com o n mero
          de bits definido
                          // Processo s ncrono controlado pela borda de subida do
11
                              clock de entrada
      always @(posedge !clk_in or posedge reset) begin
          if (reset) begin
              counter <= 0;</pre>
                                        // Reset do contador
14
              clk_out <= 0;
                                         // Reset do clock de sa da
          end else begin
              if (counter == aux_contagem-1) begin
                  counter <= 0;
                                       // Reinicia o contador
18
                  clk_out <= (~clk_out); // Inverte o clock de sa da</pre>
19
              end else begin
                  counter <= counter + 1; // Incrementa o contador</pre>
              end
          end
23
      end
25
26 endmodule
```

Apêndice B Contador de 4 bits

```
module contador4bits(
     input clk,
                                  // Sinal de clock
     input decrescente,
                                  // Sinal de controle (O para contagem crescente, 1
          para decrescente)
     input resetar,
                                   // Sinal de reset
     input [3:0] max_value,
                                  // Valor m ximo da contagem
     output reg reset,
                                  // Sinal de reset da contagem
     output reg [3:0] count
                                  // Sa da do contador de 4 bits
  );
     // L gica do contador
     always @(posedge clk or posedge resetar) begin
11
12
        if (resetar) begin
           count <= 4'b0000;
13
                                  // Reseta o contador para zero
           reset <= 1'b0;
                                  // Indica que houve um reset
14
        end else begin
           if (decrescente) begin
17
              if (count == 4'b0000) begin
                  count <= max_value; // Reseta para o valor m ximo quando atinge o</pre>
18
                     m nimo
                 reset <= 1'b1;
19
              end else begin
21
                 count <= count - 1; // Contagem decrescente</pre>
                 reset <= 1'b0:
22
              end
23
           end else begin
              if (count == max_value) begin
25
                  count <= 4'b0000; // Reseta para zero ao atingir o valor m ximo</pre>
26
                 reset <= 1'b1;
27
              end else begin
28
                  count <= count + 1; // Contagem crescente</pre>
                 reset <= 1'b0;
30
              end
           end
        end
```

```
end
end
endmodule
```

Apêndice C Relógio

```
module relogio(
    input wire clk, clk50mhz,
                                                // Sinal de clock
   input wire ENA,
                      // Sinal de controle (0 para contagem crescente, 1 para
        decrescente)
   input wire [3:1] botao,
    input wire chave_alteracao,
   input wire[2:0] seletor,
   input wire relogio_ativo,
    output reg [23:0] relogio_completo
9);
     // Sinais intermedi rios para o reset dos contadores
12 wire carry_min;
13 reg clock [6:1];
14 wire reset [6:1];
reg incremento = 1'b0;
wire [23:0] relogio_parcial;
17 wire [3:0] seg_unidade, seg_dezena, min_unidade, min_dezena, hora_unidade,
     hora_dezena;
                    // Dezena das horas (0-2)
assign relogio_parcial = {hora_dezena[3:0],hora_unidade[3:0],min_dezena[3:0],
     min_unidade[3:0], seg_dezena[3:0], seg_unidade[3:0]);
19
21
      // Contador de unidades dos segundos (0-9)
22
23 contador4bits contador_seg_unidade (
    .clk(clock[1]),
24
    .decrescente(ENA),
25
    .resetar(1'b0), //condi o para resetar caso necess rio
26
    .max_value(4'd9), // Valor m ximo para unidades dos segundos
27
    .reset(reset[1]),
    .count(seg_unidade)
30 );
```

```
// Contador de dezenas dos segundos (0-5)
32
  contador4bits contador_seg_dezena (
    .clk(clock[2]),
34
    .decrescente(ENA),
35
    .resetar(1'b0), //condi o para resetar caso necess rio
36
    .max_value(4'd5), // Valor m ximo para dezenas dos segundos
37
    .reset(reset[2]),
38
    .count(seg_dezena)
39
40
    );
41
42
      // Contador de unidades dos minutos (0-9)
43
44 contador4bits contador_min_unidade (
    .clk(clock[3]),
    .decrescente(ENA),
46
    .resetar(1'b0), //condi o para resetar caso necess rio
47
    .max_value(4'd9), // Valor m ximo para unidades dos minutos
48
    .reset(reset[3]),
.count(min_unidade)
51);
      // Contador de dezenas dos minutos (0-5)
  contador4bits contador_min_dezena (
    .clk(clock[4]),
55
    .decrescente(ENA),
56
    .resetar(1'b0), //condi o para resetar caso necess rio
57
    .max_value(4'd5),
                         // Valor m ximo para dezenas dos minutos
    .reset(reset[4]),
59
    .count(min_dezena)
60
61 );
  assign carry_min = ((relogio_completo[23:20] == 4'd2) && (relogio_completo[19:16]
     >= 4'd4)); // Carry para horas
64
     // Contador de unidades das horas (0-9) ou (0-3)
65
66 contador4bits contador_hora_unidade (
    .clk(clock[5]),
67
   .decrescente(ENA),
```

```
.resetar(carry_min), //condi o para resetar caso necess rio
     .max_value(4'd9),
                              // Valor m ximo para unidades das horas
70
71
     .reset(reset[5]),
    .count(hora_unidade)
72
73);
74
       // Contador de dezenas das horas (0-2)
75
76 contador4bits contador_hora_dezena (
     .clk(clock[6]),
77
     .decrescente(ENA),
78
    .resetar(carry_min), //condi o para resetar caso necess rio
79
80
     .max_value(4'd2), // Valor m ximo para dezenas das horas
     .reset(reset[6]),
81
     .count(hora_dezena)
83 );
84
85
86 always @(posedge clk50mhz or posedge seletor)
     relogio_completo <= relogio_parcial;</pre>
88
89
90
     case (chave_alteracao)
91
       0:
       begin
93
         clock[1] <= clk;</pre>
94
         clock[2] <= reset[1];</pre>
95
         clock[3] <= reset[2];</pre>
         clock[4] <= reset[3];
97
         clock[5] <= reset[4];
98
         clock[6] <= reset[5];</pre>
99
       end
100
       1:
       begin
         if (relogio_ativo) begin
           incremento <= botao[2]; //define o incremento como o bot o 2</pre>
104
         end
105
         else begin
106
           incremento <= 1'b0;</pre>
107
```

```
108
         end
         case (seletor)
109
110
                              clock[1] <= incremento; clock[2] <= 1'b0; clock[3] <= 1'b0;</pre>
              3'd0: begin
                  clock[4] <= 1'b0; clock[5] <= 1'b0; clock[6] <= 1'b0; end</pre>
              3'd1: begin
                              clock[1] <= 1'b0; clock[2] <= incremento; clock[3] <= 1'b0;
113
                  clock[4] <= 1'b0; clock[5] <= 1'b0; clock[6] <= 1'b0; end</pre>
114
115
              3'd2: begin
                              clock[1] <= 1'b0; clock[2] <= 1'b0; clock[3] <= incremento;</pre>
                  clock[4] <= 1'b0; clock[5] <= 1'b0; clock[6] <= 1'b0; end
                              clock[1] <= 1'b0; clock[2] <= 1'b0; clock[3] <= 1'b0; clock</pre>
              3'd3: begin
                  [4] <= incremento; clock[5] <= 1'b0; clock[6] <= 1'b0; end
              3'd4: begin
                              clock[1] <= 1'b0; clock[2] <= 1'b0; clock[3] <= 1'b0; clock
119
                  [4] <= 1'b0; clock[5] <= incremento; clock[6] <= 1'b0; end
120
                              clock[1] <= 1'b0; clock[2] <= 1'b0; clock[3] <= 1'b0; clock
                  [4] <= 1'b0; clock[5] <= 1'b0; clock[6] <= incremento; end
              default: begin clock[1] <= 1'b0; clock[2] <= 1'b0; clock[3] <= 1'b0; clock
                  [4] <= 1'b0; clock[5] <= 1'b0; clock[6] <= 1'b0; end
124
         endcase
126
127
       end
     endcase
129
  end
130
131
   endmodule
```

Apêndice D Alarme

```
module alarme(
input wire clk, clk50mhz, // Sinal de clock
```

```
input wire ENA,
                             // Sinal de controle (O para contagem crescente, 1 para
        decrescente)
   input wire [2:0] seletor,
    input alarme_ativo,
    output reg [23:0] alarme_completo
7);
      // Sinais intermedi rios para o reset dos contadores
10 wire carry_min;
11 reg clock[6:1];
12 wire reset [6:1];
13 reg incremento;
wire [23:0] alarme_parcial;
15 wire [3:0] seg_unidade, seg_dezena, min_unidade, min_dezena, hora_unidade,
     hora_dezena;
                    // Dezena das horas (0-2)
assign alarme_parcial = {hora_dezena[3:0],hora_unidade[3:0],min_dezena[3:0],
     min_unidade[3:0], seg_dezena[3:0], seg_unidade[3:0]};
17
18
19
      // Contador de unidades dos segundos (0-9)
20
21 contador4bits contador_seg_unidade (
    .clk(clock[1]),
22
    .decrescente(ENA),
23
    .resetar(1'b0), //condi o para resetar caso necess rio
24
    .max_value(4'd9), // Valor m ximo para unidades dos segundos
25
    .reset(reset[1]),
    .count(seg_unidade)
28 );
29
      // Contador de dezenas dos segundos (0-5)
30
  contador4bits contador_seg_dezena (
     .clk(clock[2]),
     .decrescente(ENA),
    .resetar(1'b0), //condi o para resetar caso necess rio
34
    .max_value(4'd5), // Valor m ximo para dezenas dos segundos
35
    .reset(reset[2]),
    .count(seg_dezena)
37
     );
```

```
40
41
      // Contador de unidades dos minutos (0-9)
42 contador4bits contador_min_unidade (
    .clk(clock[3]),
43
    .decrescente(ENA),
44
    .resetar(1'b0), //condi o para resetar caso necess rio
45
    .max_value(4'd9), // Valor m ximo para unidades dos minutos
46
    .reset(reset[3]),
47
   .count(min_unidade)
49 );
50
     // Contador de dezenas dos minutos (0-5)
52 contador4bits contador_min_dezena (
    .clk(clock[4]),
    .decrescente(ENA),
54
  .resetar(1'b0), //condi o para resetar caso necess rio
    .max_value(4'd5), // Valor m ximo para dezenas dos minutos
56
    .reset(reset[4]),
.count(min_dezena)
59 );
60
 assign carry_min = (hora_dezena == 4'd2 && hora_unidade <= 4'd5); // Carry para
     horas
62
     // Contador de unidades das horas (0-9) ou (0-3)
64 contador4bits contador_hora_unidade (
    .clk(clock[5]),
    .decrescente(ENA),
66
   .resetar(carry_min), //condi o para resetar caso necess rio
67
    .max_value(4'd9), // Valor m ximo para unidades das horas
68
    .reset(reset[5]),
  .count(hora_unidade)
71);
72
     // Contador de dezenas das horas (0-2)
74 contador4bits contador_hora_dezena (
75
    .clk(clock[6]),
  .decrescente(ENA),
76
```

```
.resetar(1'b0), //condi o para resetar caso necess rio
      .max_value(4'd2),
                               // Valor m ximo para dezenas das horas
78
79
     .reset(reset[6]),
     .count(hora_dezena)
80
81 );
83
   always @(posedge clk50mhz or posedge seletor)
85 begin
86
     alarme_completo <= alarme_parcial;</pre>
87
     case (alarme_ativo)
88
       0:
       begin
89
          clock[1] <= 1'd0;
90
         clock[2] <= 1'd0;
         clock[3] <= 1'd0;
92
         clock[4] <= 1'd0;
93
         clock[5] <= 1'd0;
94
          clock[6] <= 1'd0;
95
       end
96
97
       1:
98
       begin
          incremento <= clk; //define o incremento como o bot o 2</pre>
99
100
       case (seletor)
                            clock[1] <= incremento; clock[2] <= 1'b0; clock[3] <= 1'b0;</pre>
            3'd0: begin
103
                clock[4] <= 1'b0; clock[5] <= 1'b0; clock[6] <= 1'b0; end
104
                            clock[1] <= 1'b0; clock[2] <= incremento; clock[3] <= 1'b0;</pre>
            3'd1: begin
105
                clock[4] <= 1'b0; clock[5] <= 1'b0; clock[6] <= 1'b0; end</pre>
            3'd2: begin
                            clock[1] <= 1'b0; clock[2] <= 1'b0; clock[3] <= incremento;</pre>
107
                clock[4] <= 1'b0; clock[5] <= 1'b0; clock[6] <= 1'b0; end
108
                            clock[1] <= 1'b0;clock[2] <= 1'b0;clock[3] <= 1'b0;clock[4]
            3'd3: begin
109
                 <= incremento; clock[5] <= 1'b0; clock[6] <= 1'b0; end</pre>
```

```
3'd4: begin
                             clock[1] <= 1'b0; clock[2] <= 1'b0; clock[3] <= 1'b0; clock[4]</pre>
111
                 <= 1'b0; clock[5] <= incremento; clock[6] <= 1'b0; end
112
                             clock[1] <= 1'b0; clock[2] <= 1'b0; clock[3] <= 1'b0; clock[4]</pre>
            3'd5: begin
                 <= 1'b0; clock[5] <= 1'b0; clock[6] <= incremento; end
            default: begin clock[1] <= 1'b0; clock[2] <= 1'b0; clock[3] <= 1'b0; clock[4]
115
                 <= 1'b0; clock[5] <= 1'b0; clock[6] <= 1'b0; end
117
       endcase
118
119
       end
     endcase
120
121
   end
123
124
   endmodule
```

Apêndice E Seletor display

```
module selecao_display (
    input clk,
                                  // Sinal de clock
                                   // Sinal de reset
    input reset,
    output reg [2:0] count
                              // contador 3 bits
6);
     // L gica do contador com reset ass ncrono
always @(posedge clk or posedge reset)
  begin
11
     if (reset)
12
        count <= 3'b000;
13
     else if (count == 3'd5)
14
        count <= 3'b000;
15
16
     else
        count <= count + 1; // Incremento da contagem</pre>
17
18 end
```

```
19
20
21
22 endmodule
```

Apêndice F Seletor função

```
module selecao_ajuste (
     input clk,
                                  // Sinal de clock
                                  // Sinal de reset
    input reset,
     output reg relogio,
    output reg alarme_1,
     output reg alarme_2,
     output reg alarme_3
8);
     reg [1:0] count;
     // L gica do contador com reset ass ncrono
     always @(posedge clk or posedge reset) begin
12
        if (reset)
13
           count <= 2'd0;
14
        else if (count == 2'd3)
           count <= 2'd0;
16
17
           count <= count + 1; // Incremento da contagem</pre>
18
     end
19
20
     // Sele o das sa das com base no valor do contador
     always @(*) begin
22
        case (count)
23
           2'd0 : begin relogio = 1'b1; alarme_1 = 1'b0; alarme_2 = 1'b0; alarme_3 =
                1'b0;
25
           2'd1 : begin relogio = 1'b0; alarme_1 = 1'b1; alarme_2 = 1'b0; alarme_3 =
26
                1'b0;
           end
27
           2'd2 : begin relogio = 1'b0; alarme_1 = 1'b0; alarme_2 = 1'b1; alarme_3 =
                1'b0;
```

Apêndice G Gerenciador de saídas

```
module Mux (
      input wire [23:0] horario_relogio,
      input wire [23:0] horario_alarme_1,
      input wire [23:0] horario_alarme_2,
      input wire [23:0] horario_alarme_3,
      input wire botao_pause,
      output reg [23:0] horario_saida,
      output reg comparador1,
      output reg comparador2,
      output reg comparador3,
      input wire clk,
11
      input wire relogio,
      input wire alarme1,
13
      input wire alarme2,
14
      input wire alarme3
16);
17
18 // Multiplexador
  always @(posedge clk) begin
      if (relogio)
20
          horario_saida <= horario_relogio;
21
      else if (alarme1)
22
          horario_saida <= horario_alarme_1;
23
      else if (alarme2)
          horario_saida <= horario_alarme_2;
```

```
else if (alarme3)
           horario_saida <= horario_alarme_3;
27
28 end
29
30 // Sistema de compara o
  always 0* begin
      // Reset das sa das do comparador no in cio do bloco para evitar valores
32
          indesejados
      // Verifica a condi o do bot o pause primeiro
33
34
      if (botao_pause) begin
           comparador1 <= 1'b0;</pre>
35
           comparador2 <= 1'b0;</pre>
36
           comparador3 <= 1'b0;</pre>
37
38
      end
      else if (horario_relogio == horario_alarme_1) begin
           comparador1 <= 1'b1;</pre>
40
41
      end
      else if (horario_relogio == horario_alarme_2) begin
42
           comparador2 <= 1'b1;</pre>
43
      end
44
      else if (horario_relogio == horario_alarme_3) begin
45
           comparador3 <= 1'b1;</pre>
46
       end
47
  end
48
49
50 endmodule
```

Apêndice H Controlador LCD

```
module LCD_Controle

//Par metros

#(

parameter clk_freq = 50, //clock principal em MHz

parameter display_lines = 1'b1, //n mero de linhas do display (0 = uma linha

, 1 = duas linhas)

parameter character_font = 1'b0, //fonte (0 = 5x8 pontos, 1 = 5x10 pontos)

parameter display_on_off = 1'b1, //display on/off (0 = off, 1 = on)
```

```
parameter cursor
                              = 1'b0,
                                        //cursor on/off (0 = off, 1 = on)
    parameter blink
                              = 1'b0,
                                       //blink on/off (0 = off, 1 = on)
10
    parameter inc_dec
                              = 1'b1,
                                       //incremento/decremento (0 = decremento, 1 =
       incremento)
                             = 1'b0
    parameter shift
                                       //shift on/off (0 = off, 1 = on)
13 )
14
15
    input clk, lcd_enable,
    input [9:0] lcd_bus,
17
18
19
   output reg rw, rs, e,
   output reg [7:0] lcd_data,
    output reg busy = 1'b1
22 );
23
24 //declara o de estados da fsm
25 reg [1:0] estado = 2'd0;
26
27 always@(posedge clk) begin
      //estado <= 2'd0; //ENERGIZACAO(0)</pre>
28
29
    reg [31:0] clk_count = 1'b0; //contador para temporiza o de eventos
    case(estado)
32
    //Espera 50ms para garantir a energiza o do LCD
33
      0 : begin
34
         busy <= 1'b1;
                                                  //Quando for ENERGIZA O
35
         if(clk_count < (50000 * clk_freq)) begin //Espera 50ms</pre>
36
           clk_count = clk_count + 1;
37
           estado <= 2'd0;
                                                  //Enquanto estiver ocupado,
               permane o na energiza o
         end
         else begin
                                                   //Energiza o Completa
40
           clk_count = 0;
41
           rs <= 1'b0;
                                                  //opera o de instru o
42
           rw <= 1'b0;
                                                  //Opera o de escrita
           lcd_data <= 8'b00110000;</pre>
                                                  //8-bits 1L*16 5*8 function_set
44
           estado <= 2'd1;
                                                  //INICIALIZA O(1)
```

```
end
      end
47
48
    //sequ ncia de inicializa o do display LCD
      1 : begin//INICIALIZA 0(1)
49
          busy <= 1'b1;
                                                             //lcd ocupado
50
          clk_count = clk_count + 1;
                                                             //function set
          if(clk_count < (10 * clk_freq)) begin</pre>
           lcd_data <= {4'b0011, display_lines, character_font, 2'b00};</pre>
53
           e <= 1'b1;
                                                            //habilita o LCD (executa o
54
               comando)
           estado <= 2'd1;
56
          end
          else if(clk_count < (60 * clk_freq)) begin  //espera 50 us</pre>
57
           lcd_data <= 8'b00000000;</pre>
                                                           //nenhuma nova instru o,
               apenas aguarda
           e <= 1'b0;
                                                            //desabilita o LCD
59
           estado <= 2'd1;
60
61
          end
          else if(clk_count < (70 * clk_freq)) begin</pre>
                                                           //display on/off control
           lcd_data <= {5'b00001, display_on_off, cursor, blink};</pre>
63
           e <= 1'b1;
                                                            //habilita o LCD (executa o
64
               comando)
           estado <= 2'd1;
          else if(clk_count < (120 * clk_freq)) begin //espera 50 us</pre>
67
             lcd_data <= 8'b00000000;</pre>
68
             e <= 1'b0;
             estado <= 2'd1;
71
          else if(clk_count < (130 * clk_freq)) begin //display clear</pre>
72
             lcd_data <= 8'b00000001;</pre>
             e <= 1'b1;
                                                          //habilita o LCD (executa o
                 comando)
             estado <= 2'd1;
          end
76
          else if(clk_count < (2130 * clk_freq)) begin //wait 2 ms</pre>
77
             lcd_data <= 8'b00000000;</pre>
             e <= 1'b0;
79
             estado <= 2'd1;
```

```
end
           else if(clk_count < (2140 * clk_freq)) begin //entry mode set</pre>
82
              lcd_data <= {6'b000001, inc_dec, shift};</pre>
83
              e <= 1'b1;
                                                            //habilita o LCD (executa o
                  comando)
              estado <= 2'd1;
           end
86
           else if(clk_count < (2200 * clk_freq)) begin //wait 60 us</pre>
87
              lcd_data <= 8'b00000000;</pre>
88
              e <= 1'b0;
              estado <= 2'd1;
90
91
           end
           else begin
                                                               //initialization complete
92
              clk_count = 0;
              busy <= 1'b0;
              estado <= 2'd2;
                                                            //PRONTO(2)
95
           end
96
       end
97
       2 : begin // PRONTO
          if (lcd_enable) begin
99
            busy <= 1'b1;
100
           rs <= lcd_bus[9];
            rw <= lcd_bus[8];
            lcd_data <= lcd_bus; //vamo verrrr</pre>
            clk_count = 0;
104
            estado <= 2'd3;
          end
106
          else begin
107
            busy <= 1'b0;
108
            rs <= 1'b0;
109
            rw <= 1'b0;
110
            lcd_data <= 8'b00000000;</pre>
                                                             //O mesmo que uma instru o
                de fazer nada
            clk_count = 0;
112
            estado <= 2'd2;
          end
114
115
       end
116
       3 : begin//ENVIAR
          busy <= 1'b1;
117
```

```
if (clk_count < (50 * clk_freq)) begin</pre>
                                                               //espera 50 us
              if (clk_count < clk_freq) begin</pre>
                                                            //enable negativo
119
                e <= 1'b0;
                                                         //desabilita o LCD
120
              end
              else if(clk_count < (14 * clk_freq)) begin //enable positivo em metade</pre>
                  do ciclo (25us)
                e <= 1'b1;
                                                           //habilita o LCD (executa o
123
                    comando)
124
              end
              else if(clk_count < (27 * clk_freq)) begin //enable negativo na outra</pre>
125
                  metade do ciclo (25us)
126
                e <= 2'b0;
                                                           //desabilita o LCD
              end
              clk_count = clk_count + 1;
              estado <= 2'd3;
         end
130
          else begin
131
            clk_count = 0;
            estado <= 2'd2;
134
        end
       endcase
136
137
     end
   endmodule
```

Apêndice I Lógica LCD

```
module lcd_logic

(
input wire clk, lcd_busy, iniciar_relogio,clock_piscar, // clock50MHZ, VERIFICA

SE LCD DISPON VEL, BOT O PARA INICIAR RELOGIO, CLOCK_2SEG

input centena,

input [3:0] dezena,

input [3:0] unidade,

input [3:0] decimo,

input [23:0] hora, //vetor de horas e alarmes

input relogio_ativo,

input alarme1_ativo,
```

```
input alarme2_ativo,
12
    input alarme3_ativo,
13
   input ajuste,
    input [2:0] seletor_dig,
14
    output lcd_ena,
15
    output [9:0] lcd_bar,
17
    output ativamento
18);
19
20 reg [1:0] estado = 2'b00;
21 reg [1:0] seletor = 2'b00;
22 reg aux = 1'b1;
23 reg lcd_enable;
24 reg [9:0] lcd_bus;
26 assign lcd_ena = lcd_enable;
27 assign lcd_bar = lcd_bus;
28 assign ativamento = aux;
29
30
31 always @(posedge iniciar_relogio) begin
32
    case (seletor)
33
     0: seletor <= 2'b01;
      1: seletor <= 2'b10;
35
      2: seletor <= 2'b11;
36
     3: seletor <= 2'b11;
37
    endcase
40 end
41
42 always @(posedge clk)
43 begin
44
    reg [5:0] char = 6'd0; //em caso de erro, usar o assign.
45
46
47
48
    if(seletor == 2'b00) begin //Seleciona qual frase estar mostrando no lcd
        referente a determinada musica.
```

```
estado <= 2'b00;
    end
50
    else if(seletor == 2'b01) begin
51
      estado <= 2'b01;
52
53
    else if(seletor == 2'b10) begin
      estado <= 2'b10;
    end
56
    else if(seletor == 2'b11) begin
57
58
      estado <= 2'b11;
59
      aux <= 1'b0;
60
    end
61
    case(estado)
      2'b00: begin
        if((!lcd_busy) & (!lcd_enable)) begin
64
           lcd_enable <= 1'b1; //Habilita o LCD</pre>
          if(char < 34) begin</pre>
66
             char = char + 1;//Incrementa o estado
           end
68
          else begin
69
             char = 0;
70
           end
           case (char)
72
             0 : lcd_bus <= {2'b00, 8'b10000000}; //inst. linha 1</pre>
73
             1 : lcd_bus <= {2'b10, 8'b00100000}; //Espa o
74
             2 : lcd_bus <= {2'b10, 8'b00100000}; //Espa o
75
             3 : lcd_bus <= {2'b10, 8'b00100000}; //Espa o
76
             4 : lcd_bus <= {2'b10, 8'b01000101}; //E
77
             5 : lcd_bus <= {2'b10, 8'b01101100}; //1
78
             6 : lcd_bus <= {2'b10, 8'b01100101}; //e
79
             7 : lcd_bus <= {2'b10, 8'b01110100}; //t
             8 : lcd_bus <= {2'b10, 8'b01110010}; //r
81
             9 : lcd_bus <= {2'b10, 8'b01101111}; //o
82
             10 : lcd_bus <= {2'b10, 8'b01101110}; //n</pre>
83
             11 : lcd_bus <= {2'b10, 8'b01101001}; //i</pre>
84
             12 : lcd_bus <= {2'b10, 8'b01100011}; //c
             13 : lcd_bus <= {2'b10, 8'b01100001}; //a
86
             14 : lcd_bus <= {2'b10, 8'b00100000}; //Espa o
```

```
15 : lcd_bus <= {2'b10, 8'b00100000}; //Espa o
              16 : lcd_bus <= {2'b10, 8'b00100000}; //Espa o
89
              17 : lcd_bus <= {2'b00, 8'b11000000}; //inst. linha 2
90
              18 : lcd_bus <= {2'b10, 8'b00100000}; //Espa o
91
              19 : lcd_bus <= {2'b10, 8'b00100000}; //Espa o</pre>
92
              20 : lcd_bus <= {2'b10, 8'b00100000}; //Espa o
              21 : lcd_bus <= {2'b10, 8'b00100000}; //Espa o
94
              22 : lcd_bus <= {2'b10, 8'b01000100}; //D
9.5
              23 : lcd_bus <= {2'b10, 8'b01101001}; //i
96
              24 : lcd_bus <= {2'b10, 8'b01100111}; //g
97
              25 : lcd_bus <= {2'b10, 8'b01101001}; //i
98
              26 : lcd_bus <= {2'b10, 8'b01110100}; //t
99
              27 : lcd_bus <= {2'b10, 8'b01100001}; //a
100
              28 : lcd_bus <= {2'b10, 8'b01101100}; //1
              29 : lcd_bus <= {2'b10, 8'b00100000}; //Espa o
              30 : lcd_bus <= {2'b10, 8'b00100000}; //Espa o
103
             31 : lcd_bus <= {2'b10, 8'b00100000}; //Espa o
104
              32 : lcd_bus <= {2'b10, 8'b00100000}; //Espa o
105
              33 : lcd_bus <= {2'b10, 8'b00100000}; //Espa o
              default: lcd_enable <= 1'b0; //desabilita o LCD</pre>
107
            endcase
108
         end
109
         else
           lcd_enable <= 1'b0; //desabilita o LCD</pre>
112
         end
113
       end //end do estado 1 estado
114
       2'b01: begin
         if((!lcd_busy) & (!lcd_enable)) begin
117
           lcd_enable <= 1'b1; //Habilita o LCD</pre>
118
           if(char < 34) begin
              char = char + 1;//Incrementa o estado
           end
121
           else begin
              char = 0;
            end
124
           case (char)
125
              0 : lcd_bus <= {2'b00, 8'b10000000}; //inst. linha 1</pre>
```

```
: lcd_bus <= {2'b10, 8'b00100000}; //Espa o
                : lcd_bus <= {2'b10, 8'b00100000}; //Espa o
128
                : lcd_bus <= {2'b10, 8'b00100000}; //Espa o
129
                : lcd_bus <= {2'b10, 8'b01010000}; //P
130
                : lcd_bus <= {2'b10, 8'b01110010}; //r
               : lcd_bus <= {2'b10, 8'b01101111}; //o
                : lcd_bus <= {2'b10, 8'b01101010}; //j
133
                : lcd_bus <= {2'b10, 8'b01100101}; //e
134
               : lcd_bus <= {2'b10, 8'b01110100}; //t
135
             10 : lcd_bus <= {2'b10, 8'b01101111}; //o</pre>
136
             11 : lcd_bus <= {2'b10, 8'b00100000}; //Espa o
137
             12 : lcd_bus <= {2'b10, 8'b00110100}; //4
138
             13 : lcd_bus <= {2'b10, 8'b00100000}; //Espa o
139
             14 : lcd_bus <= {2'b10, 8'b00100000}; //Espa o
140
             15 : lcd_bus <= {2'b10, 8'b00100000}; //Espa o
             16 : lcd_bus <= {2'b10, 8'b00100000}; //Espa o
142
143
             17 : lcd_bus <= {2'b00, 8'b11000000}; //inst. linha 2
144
             18 : lcd_bus <= {2'b10, 8'b00100000}; //Espa o
             19 : lcd_bus <= {2'b10, 8'b00100000}; //Espa o
146
             20 : lcd_bus <= {2'b10, 8'b00100000}; //Espa o
147
             21 : lcd_bus <= {2'b10, 8'b00100000}; //Espa o
148
             22 : lcd_bus <= {2'b10, 8'b01010110}; //V
149
             23 : lcd_bus <= {2'b10, 8'b01100101}; //e
             24 : lcd_bus <= {2'b10, 8'b01110010}; //r
             25 : lcd_bus <= {2'b10, 8'b01101001}; //i
             26 : lcd_bus <= {2'b10, 8'b01101100}; //1
153
             27 : lcd_bus <= {2'b10, 8'b01101111}; //o
             28 : lcd_bus <= {2'b10, 8'b01100111}; //g
             29 : lcd_bus <= {2'b10, 8'b00100000}; //Espa o
156
             30 : lcd_bus <= {2'b10, 8'b00100000}; //Espa o
             31 : lcd_bus <= {2'b10, 8'b00100000}; //Espa o
             32 : lcd_bus <= {2'b10, 8'b00100000}; //Espa o
             33 : lcd_bus <= {2'b10, 8'b00100000}; //Espa o
             default: lcd_enable <= 1'b0; //desabilita o LCD</pre>
161
           endcase
162
         end
163
         else
164
         begin
165
```

```
lcd_enable <= 1'b0; //desabilita o LCD</pre>
166
         end
167
       end //end do estado 2 estado
168
169
       2'b10: begin
170
         if((!lcd_busy) & (!lcd_enable)) begin
           lcd_enable <= 1'b1; //Habilita o LCD</pre>
           if(char < 34) begin
173
              char = char + 1;//Incrementa o estado
174
           end
176
           else begin
              char = 0;
177
           end
178
            case (char)
              0 : lcd_bus <= {2'b00, 8'b10000000}; //inst. linha 1</pre>
                : lcd_bus <= {2'b10, 8'b01000001}; //A
181
              2 : lcd_bus <= {2'b10, 8'b01101100}; //1
182
              3 : lcd_bus <= {2'b10, 8'b01110101}; //u
183
             4 : lcd_bus <= {2'b10, 8'b01101110}; //n
              5 : lcd_bus <= {2'b10, 8'b01101111}; //o
185
                : lcd_bus <= {2'b10, 8'b01110011}; //s
186
             7 : lcd_bus <= {2'b10, 8'b00111010}; //:
187
              8 : lcd_bus <= {2'b10, 8'b00100000}; //Espa o
              9 : lcd_bus <= {2'b10, 8'b01000001}; //A
189
              10 : lcd_bus <= {2'b10, 8'b01101100}; //1</pre>
190
              11 : lcd_bus <= {2'b10, 8'b01111001}; //y
191
              12 : lcd_bus <= {2'b10, 8'b01110011}; //s
             13 : lcd_bus <= {2'b10, 8'b01110011}; //s
193
              14 : lcd_bus <= {2'b10, 8'b01101111}; //o
194
              15 : lcd_bus <= {2'b10, 8'b01101110}; //n
195
              16 : lcd_bus <= {2'b10, 8'b00101100}; //,
196
              17 : lcd_bus <= {2'b00, 8'b11000000}; //inst. linha 2
198
              18 : lcd_bus <= {2'b10, 8'b01000110}; //F
199
              19 : lcd_bus <= {2'b10, 8'b01100101}; //e</pre>
200
              20 : lcd_bus <= {2'b10, 8'b01101100}; //1
201
              21 : lcd_bus <= {2'b10, 8'b01101001}; //i
202
              22 : lcd_bus <= {2'b10, 8'b01110000}; //p
203
              23 : lcd_bus <= {2'b10, 8'b01100101}; //e
204
```

```
24 : lcd_bus <= {2'b10, 8'b00101100}; //,
205
              25 : lcd_bus <= {2'b10, 8'b00100000}; //Espa o
206
              26 : lcd_bus <= {2'b10, 8'b01010110}; //V
207
              27 : lcd_bus <= {2'b10, 8'b01101001}; //i
208
              28 : lcd_bus <= {2'b10, 8'b01100011}; //c
209
              29 : lcd_bus <= {2'b10, 8'b01110100}; //t
              30 : lcd_bus <= {2'b10, 8'b01101111}; //o
211
              31 : lcd_bus <= {2'b10, 8'b01110010}; //r
219
              32 : lcd_bus <= {2'b10, 8'b01101001}; //i
213
              33 : lcd_bus <= {2'b10, 8'b01100001}; //a
214
215
              default : lcd_enable <= 1'b0; //desabilita o LCD</pre>
            endcase
216
         end
217
         else begin
           lcd_enable <= 1'b0; //desabilita o LCD</pre>
220
       end //end do estado 3 estado
221
222
223
       2'b11: begin
224
         if((!lcd_busy) & (!lcd_enable)) begin
225
           lcd_enable <= 1'b1; //Habilita o LCD</pre>
226
           if(char < 34) begin
              char = char + 1;//Incrementa o estado
           end
229
           else begin
230
              char = 0;
231
           if (ajuste==0 & relogio_ativo==1) begin // frase rel gio
233
              case (char)
234
                0 : lcd_bus <= {2'b00, 8'b10000000}; //inst. linha 1</pre>
235
                1 : lcd_bus <= {2'b10, 8'b01010010}; //R
                2 : lcd_bus <= {2'b10, 8'b01100101}; //e
                3 : lcd_bus <= {2'b10, 8'b01101100}; //1
238
                4 : lcd_bus <= {2'b10, 8'b01101111}; //o
                5 : lcd_bus <= {2'b10, 8'b01100111}; //g
240
                 : lcd_bus <= {2'b10, 8'b01101001}; //i
241
                7 : lcd_bus <= {2'b10, 8'b01101111}; //o
242
                8 : lcd_bus <= {2'b10, 8'b00100000}; //Espa o
243
```

```
9 : lcd_bus <= {2'b10, 8'b00100000}; //Espa o
244
                 10 : lcd_bus <= {2'b10, 8'b01010100}; //T</pre>
245
                 11 : lcd_bus <= {2'b10, 8'b01100101}; //e</pre>
246
                 12 : lcd_bus <= {2'b10, 8'b01101101}; //m</pre>
247
                 13 : lcd_bus <= {2'b10, 8'b01110000}; //p</pre>
248
                 14 : lcd_bus <= {2'b10, 8'b00100000}; //Espa o
                 15 : lcd_bus <= {2'b10, 8'b00100000}; //Espa o
250
                 16 : lcd_bus <= {2'b10, 8'b00100000}; //Espa o
251
252
                 17 : lcd_bus <= {2'b00, 8'b11000000}; //inst. linha 2
253
                                                                 //H
254
                 18 :
255
                   begin
                     if ((ajuste) & (clock_piscar) & (seletor_dig== 3'd5))
256
257
                     begin
                       lcd_bus <= {2'b10, 8'b00100000};</pre>
259
                     else begin
260
                       lcd_bus <= {2'b10, 4'b0011, hora[23:20]};</pre>
261
                     end
                   end
263
                 19:
264
                                                                 //H
265
                   begin
                     if ((ajuste) & (clock_piscar) & (seletor_dig== 3'd4))
266
267
                       lcd_bus <= {2'b10, 8'b00100000};</pre>
268
                     end
269
                     else begin
270
                       lcd_bus <= {2'b10, 4'b0011, hora[19:16]};</pre>
                     end
272
                   end
273
                 20 : lcd_bus <= {2'b10, 8'b00111010};</pre>
                                                                        //:
274
                 21 :
                                                                 //M
                     if ((ajuste) & (clock_piscar) & (seletor_dig== 3'd3))
277
                     begin
278
                       lcd_bus <= {2'b10, 8'b00100000};</pre>
279
                      end
280
                     else begin
281
                       lcd_bus <= {2'b10, 4'b0011, hora[15:12]};</pre>
282
```

```
283
                     end
                   end
284
                22:
285
                                                                //M
                   begin
286
                     if ((ajuste) & (clock_piscar) & (seletor_dig== 3'd2))
287
                       lcd_bus <= {2'b10, 8'b00100000};</pre>
289
                     end
290
                     else begin
291
                       lcd_bus <= {2'b10, 4'b0011, hora[11:8]};</pre>
292
293
                     end
                   end
294
                23 : lcd_bus <= {2'b10, 8'b00111010};
                                                                       //:
295
                24 :
296
                   begin
                                                                //S
                     if ((ajuste) & (clock_piscar) & (seletor_dig== 3'd1))
298
                     begin
299
                       lcd_bus <= {2'b10, 8'b00100000};</pre>
300
                     end
                     else begin
302
                       lcd_bus <= {2'b10, 4'b0011, hora[7:4]};</pre>
303
304
                     end
                                       //S
                   end
305
                25 :
306
                                                                //S
                   begin
307
                     if ((ajuste) & (clock_piscar) & (seletor_dig== 3'd0))
308
                     begin
309
                       lcd_bus <= {2'b10, 8'b00100000};</pre>
310
                     end
311
                     else begin
312
                       lcd_bus <= {2'b10, 4'b0011, hora[3:0]};</pre>
313
                     end
                   end
                 26 : lcd_bus <= {2'b10, 8'b00100000};
                                                                       //Espa o
316
                27 : lcd_bus <= {2'b10, 7'b0011000, centena};
                                                                      //Centena
317
                28 : lcd_bus <= {2'b10, 4'b0011, dezena[3:0]}; //Dezena
318
                 29 : lcd_bus <= {2'b10, 4'b0011, unidade[3:0]}; //Unidade
319
                30 : lcd_bus <= {2'b10, 8'b00101110};
320
                31 : lcd_bus <= {2'b10, 4'b0011, decimo[3:0]}; //Decimo
321
```

```
32 : lcd_bus <= {2'b10, 8'b11011111};
                                                                  //
                33 : lcd_bus <= {2'b10, 8'b01000011};</pre>
                                                                  //C
323
              endcase
324
            end
325
            else if (ajuste==1 & relogio_ativo==1) begin
                                                             // frase ajuste alarme 1
326
              case (char)
                0 : lcd_bus <= {2'b00, 8'b10000000}; //inst. linha 1</pre>
328
                  : lcd_bus <= {2'b10, 8'b01000001}; //A
320
                2 : lcd_bus <= {2'b10, 8'b01101010}; //j
330
                3 : lcd_bus <= {2'b10, 8'b01110101}; //u</pre>
331
                4 : lcd_bus <= {2'b10, 8'b01110011}; //s
332
                5 : lcd_bus <= {2'b10, 8'b01110100}; //t
333
                6 : lcd_bus <= {2'b10, 8'b01100101}; //e
334
                7 : lcd_bus <= {2'b10, 8'b00100000}; //Espa o
335
                8 : lcd_bus <= {2'b10, 8'b01010010}; //R
                9 : lcd_bus <= {2'b10, 8'b01100101}; //e
337
                10 : lcd_bus <= {2'b10, 8'b01101100}; //1</pre>
338
                11 : lcd_bus <= {2'b10, 8'b00100000}; //Espa o</pre>
339
                12 : lcd_bus <= {2'b10, 8'b00100000}; //Espa o
340
                13 : lcd_bus <= {2'b10, 8'b01010100}; //T
341
                14 : lcd_bus <= {2'b10, 8'b01100101}; //e
342
                15 : lcd_bus <= {2'b10, 8'b01101101}; //m
343
                16 : lcd_bus <= {2'b10, 8'b01110000}; //p
344
                17 : lcd_bus <= {2'b00, 8'b11000000}; //inst. linha 2
346
                18:
                                                              //H
347
                  begin
348
                    if ((ajuste) & (clock_piscar) & (seletor_dig== 3'd5))
349
350
                      lcd_bus <= {2'b10, 8'b00100000};</pre>
351
                    end
352
                    else begin
                      lcd_bus <= {2'b10, 4'b0011, hora[23:20]};</pre>
                    end
355
                  end
356
                19:
357
                                                              //H
358
                    if ((ajuste) & (clock_piscar) & (seletor_dig== 3'd4))
359
                    begin
360
```

```
lcd_bus <= {2'b10, 8'b00100000};</pre>
361
                      end
362
363
                      else begin
                        lcd_bus <= {2'b10, 4'b0011, hora[19:16]};</pre>
364
                      end
365
                   end
                 20 : lcd_bus <= {2'b10, 8'b00111010};</pre>
                                                                          //:
367
                 21 :
368
                                                                   //M
                   begin
369
                      if ((ajuste) & (clock_piscar) & (seletor_dig== 3'd3))
370
372
                        lcd_bus <= {2'b10, 8'b00100000};</pre>
                      end
373
                      else begin
374
                        lcd_bus <= {2'b10, 4'b0011, hora[15:12]};</pre>
376
                    end
377
                 22 :
378
                                                                   //M
                   begin
                      if ((ajuste) & (clock_piscar) & (seletor_dig== 3'd2))
380
                      begin
381
                        lcd_bus <= {2'b10, 8'b00100000};</pre>
382
                      end
383
                      else begin
                        lcd_bus <= {2'b10, 4'b0011, hora[11:8]};</pre>
385
                      end
386
                    end
387
                 23 : lcd_bus <= {2'b10, 8'b00111010};
                                                                          //:
                 24 :
389
                   begin
                                                                   //S
390
                      if ((ajuste) & (clock_piscar) & (seletor_dig== 3'd1))
391
                      begin
                        lcd_bus <= {2'b10, 8'b00100000};</pre>
                      end
394
                      else begin
395
                        lcd_bus <= {2'b10, 4'b0011, hora[7:4]};</pre>
396
                      end
                   end
                                         //S
398
                 25:
399
```

```
begin
                                                             //S
400
                    if ((ajuste) & (clock_piscar) & (seletor_dig== 3'd0))
401
                    begin
402
                      lcd_bus <= {2'b10, 8'b00100000};</pre>
403
                    end
404
                    else begin
                      lcd_bus <= {2'b10, 4'b0011, hora[3:0]};</pre>
406
                    end
407
408
                  end
                26 : lcd_bus <= {2'b10, 8'b00100000};
                                                                   //Espa o
409
410
               27 : lcd_bus <= {2'b10, 7'b0011000, centena};
               28 : lcd_bus <= {2'b10, 4'b0011, dezena[3:0]}; //Dezena
411
               29 : lcd_bus <= {2'b10, 4'b0011, unidade[3:0]}; //Unidade
412
               30 : lcd_bus <= {2'b10, 8'b00101110};
               31 : lcd_bus <= {2'b10, 4'b0011, decimo[3:0]}; //Decimo
               32 : lcd_bus <= {2'b10, 8'b11011111};
415
                33 : lcd_bus <= {2'b10, 8'b01000011};
                                                                 //C
416
417
             endcase
           end
           else if (alarme1_ativo) begin  // frase ajuste alarme 1
419
             case (char)
420
               0 : lcd_bus <= {2'b00, 8'b10000000}; //inst. linha 1</pre>
421
               1 : lcd_bus <= {2'b10, 8'b01000001}; //A
               2 : lcd_bus <= {2'b10, 8'b01101010}; //j
423
               3 : lcd_bus <= {2'b10, 8'b01110101}; //u
424
               4 : lcd_bus <= {2'b10, 8'b01110011}; //s
425
               5 : lcd_bus <= {2'b10, 8'b01110100}; //t
426
               6 : lcd_bus <= {2'b10, 8'b01100101}; //e
               7 : lcd_bus <= {2'b10, 8'b00100000}; //Espa o
428
               8 : lcd_bus <= {2'b10, 8'b01000001}; //A
429
               9 : lcd_bus <= {2'b10, 8'b00110001}; //1
430
               10 : lcd_bus <= {2'b10, 8'b00100000}; //Espa o
               11 : lcd_bus <= {2'b10, 8'b00100000}; //Espa o</pre>
432
               12 : lcd_bus <= {2'b10, 8'b00100000}; //Espa o
433
               13 : lcd_bus <= {2'b10, 8'b01010100}; //T
434
               14 : lcd_bus <= {2'b10, 8'b01100101}; //e
435
               15 : lcd_bus <= {2'b10, 8'b01101101}; //m
436
               16 : lcd_bus <= {2'b10, 8'b01110000}; //p
437
438
```

```
17 : lcd_bus <= {2'b00, 8'b11000000}; //inst. linha 2
439
                 18 :
                                                                   //H
440
                   begin
441
                      if ((ajuste) & (clock_piscar) & (seletor_dig== 3'd5))
449
                      begin
443
                        lcd_bus <= {2'b10, 8'b00100000};</pre>
445
                      else begin
446
                        lcd_bus <= {2'b10, 4'b0011, hora[23:20]};</pre>
447
448
                      end
449
                    end
450
                 19 :
                                                                   //H
                   begin
451
                      if ((ajuste) & (clock_piscar) & (seletor_dig== 3'd4))
452
                        lcd_bus <= {2'b10, 8'b00100000};</pre>
454
                      end
455
                      else begin
456
                        lcd_bus <= {2'b10, 4'b0011, hora[19:16]};</pre>
                      end
458
                    end
459
                 20 : lcd_bus <= {2'b10, 8'b00111010};</pre>
                                                                          //:
460
                 21 :
461
                                                                   //M
                   begin
462
                      if ((ajuste) & (clock_piscar) & (seletor_dig== 3'd3))
463
                      begin
464
                        lcd_bus <= {2'b10, 8'b00100000};</pre>
465
                      end
                      else begin
467
                        lcd_bus <= {2'b10, 4'b0011, hora[15:12]};</pre>
468
                      end
469
                    end
470
                 22 :
                                                                   //M
                   begin
472
                      if ((ajuste) & (clock_piscar) & (seletor_dig== 3'd2))
473
                      begin
474
                        lcd_bus <= {2'b10, 8'b00100000};</pre>
476
                      else begin
477
```

```
lcd_bus <= {2'b10, 4'b0011, hora[11:8]};</pre>
                     end
479
                  end
480
                                                                     //:
                23 : lcd_bus <= {2'b10, 8'b00111010};
481
                24 :
482
                                                               //S
                  begin
                    if ((ajuste) & (clock_piscar) & (seletor_dig== 3'd1))
484
                    begin
485
                       lcd_bus <= {2'b10, 8'b00100000};</pre>
486
                     end
487
488
                     else begin
                       lcd_bus <= {2'b10, 4'b0011, hora[7:4]};</pre>
489
                     end
490
                                      //S
491
                  end
                25 :
                                                               //S
                  begin
493
                    if ((ajuste) & (clock_piscar) & (seletor_dig== 3'd0))
494
                    begin
495
                       lcd_bus <= {2'b10, 8'b00100000};</pre>
497
                    else begin
498
                       lcd_bus <= {2'b10, 4'b0011, hora[3:0]};</pre>
499
                     end
500
                  end
501
                26 : lcd_bus <= {2'b10, 8'b00100000};
                                                                     //Espa o
502
                27 : lcd_bus <= {2'b10, 7'b0011000, centena};
                                                                     //Centena
503
                28 : lcd_bus <= {2'b10, 4'b0011, dezena[3:0]}; //Dezena
504
                29 : lcd_bus <= {2'b10, 4'b0011, unidade[3:0]}; //Unidade
505
                30 : lcd_bus <= {2'b10, 8'b00101110};
506
                31 : lcd_bus <= {2'b10, 4'b0011, decimo[3:0]}; //Decimo
507
                32 : lcd_bus <= {2'b10, 8'b11011111};
                                                                   //
508
                33 : lcd_bus <= {2'b10, 8'b01000011};
                                                                   //C
              endcase
511
            else if (alarme2_ativo) begin  // frase ajuste alarme 2
512
              case (char)
513
                0 : lcd_bus <= {2'b00, 8'b10000000}; //inst. linha 1</pre>
514
                1 : lcd_bus <= {2'b10, 8'b01000001}; //A
515
                2 : lcd_bus <= {2'b10, 8'b01101010}; //j
```

```
3 : lcd_bus <= {2'b10, 8'b01110101}; //u
                4 : lcd_bus <= {2'b10, 8'b01110011}; //s
518
                5 : lcd_bus <= {2'b10, 8'b01110100}; //t
519
                6 : lcd_bus <= {2'b10, 8'b01100101}; //e
520
                7 : lcd_bus <= {2'b10, 8'b00100000}; //Espa o
521
                8 : lcd_bus <= {2'b10, 8'b01000001}; //A
                9 : lcd_bus <= {2'b10, 8'b00110010}; //2
523
                10 : lcd_bus <= {2'b10, 8'b00100000}; //Espa o</pre>
524
                11 : lcd_bus <= {2'b10, 8'b00100000}; //Espa o
525
                12 : lcd_bus <= {2'b10, 8'b00100000}; //Espa o
526
                13 : lcd_bus <= {2'b10, 8'b01010100}; //T
527
                14 : lcd_bus <= {2'b10, 8'b01100101}; //e
528
                15 : lcd_bus <= {2'b10, 8'b01101101}; //m
529
                16 : lcd_bus <= {2'b10, 8'b01110000}; //p
530
                17 : lcd_bus <= {2'b00, 8'b11000000}; //inst. linha 2
                18:
                                                              //H
                  begin
534
                    if ((ajuste) & (clock_piscar) & (seletor_dig== 3'd5))
536
                      lcd_bus <= {2'b10, 8'b00100000};</pre>
538
                    end
                    else begin
539
                      lcd_bus <= {2'b10, 4'b0011, hora[23:20]};</pre>
540
                    end
541
                  end
                19:
543
                  begin
                                                              //H
                    if ((ajuste) & (clock_piscar) & (seletor_dig== 3'd4))
545
                    begin
546
                      lcd_bus <= {2'b10, 8'b00100000};</pre>
547
                    end
                    else begin
549
                      lcd_bus <= {2'b10, 4'b0011, hora[19:16]};</pre>
                    end
552
                  end
                20 : lcd_bus <= {2'b10, 8'b00111010};</pre>
                                                                    //:
                21 :
                                                              //M
                  begin
555
```

```
if ((ajuste) & (clock_piscar) & (seletor_dig== 3'd3))
556
557
                        lcd_bus <= {2'b10, 8'b00100000};</pre>
558
                      end
                      else begin
560
                        lcd_bus <= {2'b10, 4'b0011, hora[15:12]};</pre>
562
                   end
563
                 22 :
564
                   begin
                                                                  //M
565
                      if ((ajuste) & (clock_piscar) & (seletor_dig== 3'd2))
566
567
                      begin
                        lcd_bus <= {2'b10, 8'b00100000};</pre>
568
569
                      end
                      else begin
                        lcd_bus <= {2'b10, 4'b0011, hora[11:8]};</pre>
571
                      end
572
                   end
573
                 23 : lcd_bus <= {2'b10, 8'b00111010};
                                                                         //:
575
                                                                  //S
                   begin
576
                      if ((ajuste) & (clock_piscar) & (seletor_dig== 3'd1))
577
                      begin
                        lcd_bus <= {2'b10, 8'b00100000};</pre>
580
                      else begin
581
                        lcd_bus <= {2'b10, 4'b0011, hora[7:4]};</pre>
582
                      end
                                         //S
                   end
584
                 25 :
585
                                                                  //S
                   begin
586
                      if ((ajuste) & (clock_piscar) & (seletor_dig== 3'd0))
                        lcd_bus <= {2'b10, 8'b00100000};</pre>
589
                      end
590
                      else begin
591
                        lcd_bus <= {2'b10, 4'b0011, hora[3:0]};</pre>
592
                      end
593
                   end
594
```

```
26 : lcd_bus <= {2'b10, 8'b00100000};
                                                                   //Espa o
                27 : lcd_bus <= {2'b10, 7'b0011000, centena};
                                                                   //Centena
596
                28 : lcd_bus <= {2'b10, 4'b0011, dezena[3:0]}; //Dezena
597
                29 : lcd_bus <= {2'b10, 4'b0011, unidade[3:0]}; //Unidade
598
                30 : lcd_bus <= {2'b10, 8'b00101110};</pre>
599
                31 : lcd_bus <= {2'b10, 4'b0011, decimo[3:0]}; //Decimo
                32 : lcd_bus <= {2'b10, 8'b11011111};
601
                33 : lcd_bus <= {2'b10, 8'b01000011};</pre>
                                                                 //C
602
603
              endcase
           end
604
           else if (alarme3_ativo) begin  // frase ajuste alarme 3
605
              case (char)
606
                0 : lcd_bus <= {2'b00, 8'b10000000}; //inst. linha 1</pre>
607
                1 : lcd_bus <= {2'b10, 8'b01000001}; //A
                2 : lcd_bus <= {2'b10, 8'b01101010}; //j
                3 : lcd_bus <= {2'b10, 8'b01110101}; //u
610
                4 : lcd_bus <= {2'b10, 8'b01110011}; //s
611
                5 : lcd_bus <= {2'b10, 8'b01110100}; //t
612
                6 : lcd_bus <= {2'b10, 8'b01100101}; //e
                7 : lcd_bus <= {2'b10, 8'b00100000}; //Espa o
614
                8 : lcd_bus <= {2'b10, 8'b01000001}; //A
615
                9 : lcd_bus <= {2'b10, 8'b00110011}; //3
616
                10 : lcd_bus <= {2'b10, 8'b00100000}; //Espa o
                11 : lcd_bus <= {2'b10, 8'b00100000}; //Espa o</pre>
618
                12 : lcd_bus <= {2'b10, 8'b00100000}; //Espa o
619
                13 : lcd_bus <= {2'b10, 8'b01010100}; //T</pre>
620
                14 : lcd_bus <= {2'b10, 8'b01100101}; //e
621
                15 : lcd_bus <= {2'b10, 8'b01101101}; //m
                16 : lcd_bus <= {2'b10, 8'b01110000}; //p
623
624
                17 : lcd_bus <= {2'b00, 8'b11000000}; //inst. linha 2
625
                                                             //H
                18 :
627
                    if ((ajuste) & (clock_piscar) & (seletor_dig == 3'd5))
628
                    begin
629
                      lcd_bus <= {2'b10, 8'b00100000};</pre>
630
                    end
631
                    else begin
632
                      lcd_bus <= {2'b10, 4'b0011, hora[23:20]};</pre>
633
```

```
end
634
                   end
635
636
                 19:
                                                                   //H
637
                   begin
                      if ((ajuste) & (clock_piscar) & (seletor_dig== 3'd4))
638
                      begin
                        lcd_bus <= {2'b10, 8'b00100000};</pre>
640
                      end
641
                      else begin
642
                        lcd_bus <= {2'b10, 4'b0011, hora[19:16]};</pre>
643
644
                      end
645
                   end
                                                                         //:
                 20 : lcd_bus <= {2'b10, 8'b00111010};</pre>
646
                 21 :
647
                                                                   //M
                   begin
                      if ((ajuste) & (clock_piscar) & (seletor_dig== 3'd3))
649
                      begin
650
                        lcd_bus <= {2'b10, 8'b00100000};</pre>
651
                      end
                      else begin
653
                        lcd_bus <= {2'b10, 4'b0011, hora[15:12]};</pre>
654
                      end
655
                   end
656
                 22 :
                                                                   //M
                   begin
658
                      if ((ajuste) & (clock_piscar) & (seletor_dig== 3'd2))
659
                      begin
660
                        lcd_bus <= {2'b10, 8'b00100000};</pre>
                      end
662
                      else begin
663
                        lcd_bus <= {2'b10, 4'b0011, hora[11:8]};</pre>
664
                      end
                 23 : lcd_bus <= {2'b10, 8'b00111010};
                                                                         //:
667
                 24 :
668
                   begin
                                                                   //S
669
                      if ((ajuste) & (clock_piscar) & (seletor_dig== 3'd1))
671
                        lcd_bus <= {2'b10, 8'b00100000};</pre>
672
```

```
673
                     end
                     else begin
                       lcd_bus <= {2'b10, 4'b0011, hora[7:4]};</pre>
675
                     end
676
                                      //S
                   end
                25 :
                  begin
                                                               //S
679
                     if ((ajuste) & (clock_piscar) & (seletor_dig== 3'd0))
680
681
                     begin
                       lcd_bus <= {2'b10, 8'b00100000};</pre>
683
                     else begin
684
                       lcd_bus <= {2'b10, 4'b0011, hora[3:0]};</pre>
685
                     end
                   end
                26 : lcd_bus <= {2'b10, 8'b00100000};
                                                                      //Espa o
688
                27 : lcd_bus <= {2'b10, 7'b0011000, centena};
                                                                     //Centena
689
                28 : lcd_bus <= {2'b10, 4'b0011, dezena[3:0]}; //Dezena
690
                29 : lcd_bus <= {2'b10, 4'b0011, unidade[3:0]}; //Unidade
                30 : lcd_bus <= {2'b10, 8'b00101110};</pre>
692
                31 : lcd_bus <= {2'b10, 4'b0011, decimo[3:0]}; //Decimo
693
                32 : lcd_bus <= {2'b10, 8'b11011111};
                                                                    //
694
                33 : lcd_bus <= {2'b10, 8'b01000011};
                                                                    //C
695
              endcase
            end
697
          end
698
          else begin
699
            lcd_enable <= 1'b0; //desabilita o LCD</pre>
701
       end //end do estado 4
702
703
     endcase // end case dos estados
   end //end do always
706
   endmodule
```

Apêndice J Estrutura Controle Remoto

```
/*-----
2 Arquivo: ir_verilog.v
3 Modulo:
           ir_verilog(clk,rst_n,IR,led_cs,led_db)
4 Descri o: Controle de Remoto Infravemelho
           Malki- edheq Benjamim
5 Autor:
6 Data:
           20/01/2022
8 module ir_verilog(clk,rst_n,IR,led_cs,led_db);
   input clk; //clock de 50MHz
   input rst_n; //reset ativo baixo
11
   input IR; //entrada de dados irda
12
   output reg [3:0] led_cs; //4 displays BCD7SEG
    output reg [7:0] led_db; //7 segmentos e ponto de cada display BCD7SEG
15
   reg [7:0] led1,led2,led3,led4; //representa cada display com 7 segmentos
   reg [15:0] irda_data; // armazena o dado do irda, e ent o envia para os 7
17
       segmentos
   reg [31:0] get_data; // armazena os 32 bits do dado do irda
18
   reg [5:0] data_cnt; // contador para os 32 bits do dado do irda
   reg [2:0] estado_atual, prox_estado; //registradores de estado da FSM
20
                           // flag de erro durante os 32 bits de dados do irda
   reg error_flag;
23
   reg irda_reg0;
                       //valor inst vel
24
                      //recebe irda_reg0, para estabiliza o
   reg irda_reg1;
25
   reg irda_reg2;
                       //recebe irda_reg1, auxilia a determinar a borda do irda
    wire irda_negedge; //determina a borda de descida do irda
27
   wire irda_posedge; //determina a borda de subida do irda
28
   wire irda_change; //determina a transi o de borda do irda
29
    //reg[15:0] cnt_scan;//
31
32
    always @ (posedge clk) //sincroniza os registradores do irda
33
     if(!rst_n) //reset assincrono dos registradores do irda
34
        begin
35
          irda_reg0 <= 1'b0; //limpa o registrador irda_reg0</pre>
         irda_reg1 <= 1'b0; //limpa o registrador irda_reg1</pre>
37
         irda_reg2 <= 1'b0; //limpa o registrador irda_reg2</pre>
```

```
end
      else
40
41
        begin
          led_estado_atual <= 4'b0000; //atualiza os registradores do irda na borda</pre>
42
              de subida do clk
          irda_reg0 <= IR; //recebe o valor lido irda</pre>
          irda_reg1 <= irda_reg0; //atualiza com valor est vel</pre>
44
          irda_reg2 <= irda_reg1; // atualiza garantindo valor est vel de IR</pre>
45
46
        end
47
48
    assign irda_change = irda_negedge | irda_posedge; //atribui 1 numa transi o
        de borda de irda
    assign irda_negedge = irda_reg2 & (~irda_reg1); //atribui 1 na borda de
49
        descida de irda
    assign irda_posedge = (~irda_reg2) & irda_reg1; //atribui 1 na borda de
        descida de irda
    reg [10:0] cnt1;
                         //Divisor de frequ ncia por 1750
52
    reg [8:0] cnt2;
                          //conta o n mero de pontos ap s o cnt1
    wire verifica_900us; // verifica a dura o de 9ms = 900us
54
    wire verifica_450us; // verifica a dura o de 4.5ms = 450us
56
                      uma rajada de pulso de 562,5 s seguida por um espa o de
    //L gico '1'
57
        1,6875ms, com um tempo total de transmiss o de 2,25ms
    wire high;
                           // verifica data="1"
58
    //L gico '0'
                     uma rajada de pulso de 562,5 s seguida por um espa o de
59
       562,5 \text{ s}, com um tempo total de transmiss o de 1,125 \text{ms}
    wire low;
                          // verifica data="0"
61
62
63
    always @ (posedge clk)
      if (!rst_n) //reset ass ncrono
        cnt1 <= 11'd0; //reinicia o contador 1</pre>
66
      else if (irda_change) //na transi o de borda de irda
67
        cnt1 <= 11'd0; //reinicia o contador 1</pre>
68
      else if (cnt1 == 11'd1750) //caso contador estoure
        cnt1 <= 11'd0; //reinicia o contador 1</pre>
70
      else
71
```

```
cnt1 <= cnt1 + 1'b1; // incrementa o contador 1</pre>
    //----
74
    //-----
75
    always @ (posedge clk)
76
      if (!rst_n) //reset ass ncrono
        cnt2 <= 9'd0; //reinicia o contador 2</pre>
78
      else if (irda_change) //na transi o de borda de irda
79
        cnt2 <= 9'd0; //reinicia o contador 2</pre>
80
      else if (cnt1 == 11'd1750) //1750 pulso n vel baixo e 1750 pulsos n vel alto
81
82
        cnt2 <= cnt2 +1'b1; //incrementa o contador 2</pre>
83
84
    //Garante a estabilidade avaliando intervalo de contagem inves do valor exato
    assign verifica_900us = ((217 < cnt2) & (cnt2 < 297));// valor exato esperado
        256
    assign verifica_450us = ((88 < cnt2) & (cnt2 < 168)); // valor exato esperado
       128
    assign high = ((38 < cnt2) & (cnt2 < 58));
                                                     // valor exato esperado 48
    assign low = ((6 < cnt2) & (cnt2 < 26));
                                                     // valor exato esperado 16
89
90
    //-----
91
    // Declara o da FSM
    localparam IDLE_STATE = 3'b000, //estado inicial
             ATRASO_900us = 3'b001, //atraso de 900us
94
             ATRASO_450us = 3'b010, //atrado de 450us
95
             DATA_STATE = 3'b100; //estado de transfer ncia de dados
96
97
    //FSM L gica para controle do estado atual (sequencial)
98
    always @ (posedge clk)
99
      if (!rst_n) //reset ass ncrono
100
        estado_atual <= IDLE_STATE; //reinicia a FSM</pre>
      else
        estado_atual <= prox_estado; //atualiza o estado atual</pre>
104
    //FSM L gica para controle do estado atual (combinacional)
105
    always @ ( * )
107
      case (estado_atual)
        IDLE_STATE://quando no estado inicial
108
```

```
if (~irda_reg1)
109
             prox_estado = ATRASO_900us; //passa ao estado seguinte
           else
             prox_estado = IDLE_STATE; //reinicia a FSM
         ATRASO_900us: //quando no estado de atraso de 900us
           if (irda_posedge)
115
             begin
               if (verifica_900us)
                 prox_estado = ATRASO_450us; //passa ao estado seguinte
118
119
                 prox_estado = IDLE_STATE; //reinicia a FSM
120
             end
           else //previne infer ncia de latches
             prox_estado = ATRASO_900us; //permanece no estado atual
124
         ATRASO_450us: //quando no estado de atraso de 450us
125
           if (irda_negedge)
126
             begin
               if (verifica_450us)
128
                 prox_estado = DATA_STATE; //passa ao estado seguinte
130
               else
                 prox_estado = IDLE_STATE; //reinicia a FSM
131
             end
           else //previne infer ncia de latches
             prox_estado = ATRASO_450us; //permanece no estado atual
134
         DATA_STATE: //quando no estado de transfer ncia de dados
136
           if ((data_cnt == 6'd32) & irda_reg2 & irda_reg1) //verifica se recebeu os
               32 bits
             prox_estado = IDLE_STATE; //passa ao estado seguinte
138
           else if (error_flag) //caso apresente erro nos dados de irda
             prox_estado = IDLE_STATE; //reinicia a FSM
141
             prox_estado = DATA_STATE; //permanece no estado atual
142
         default:
143
           prox_estado = IDLE_STATE; //recupera de estado inv lido, reiniciando a
144
       endcase
145
```

```
146
     //FSM L gica para controle das sa das
147
     always @ (posedge clk)
148
       if (!rst_n) //reset ass ncrono
149
         begin
           data_cnt <= 6'd0; //reinicia o contador de bits de dados irda
           get_data <= 32'd0; //limpa os registradores para os 32 bits de dados irda
           error_flag <= 1'b0; //limpa a flag de erro de dados irda
154
         end
       else if (estado_atual == IDLE_STATE) //quando no estado inicial
156
           data_cnt <= 6'd0; //reinicia o contador de bits de dados irda
           get_data <= 32'd0; //limpa os registradores para os 32 bits de dados irda
158
           error_flag <= 1'b0; //limpa a flag de erro de dados irda
       else if (estado_atual == DATA_STATE) //quando no estado de transmiss o de
161
          dados
162
         begin
           if (irda_posedge) //verifica se
163
                                                 borda de subida
164
                          //caso n o seja n vel l gico baixo (n vel l gico 0,
               if (!low)
165
                   560us)
                 error_flag <= 1'b1; //define flag de erro</pre>
166
             end
           else if (irda_negedge) //verifica se
                                                      borda de descida
168
             begin
169
               if (low) //caso seja n vel l gico baixo (n vel l gico 0, 560us)
170
                 get_data[0] <= 1'b0;
               else if (high) //caso seja n vel l gico alto (n vel l gico 1, 1680
172
                 get_data[0] <= 1'b1;
173
               else
                 error_flag <= 1'b1; //caso contr rio, define flag de erro
               get_data[31:1] <= get_data[30:0]; //atualiza o registrador de dados,</pre>
                   deslocando 1 bit
               data_cnt <= data_cnt + 1'b1; //incrementa o contador de dados</pre>
178
             end
179
         end
180
```

```
181
182
     //L gica para o controle dos displays BCD7SEG ----
183
     always @ (posedge clk)
184
       if (!rst_n)
185
         irda_data <= 16'd0;
       else if ((data_cnt ==6'd32) & irda_reg1)
187
     begin
188
       led1 <= get_data[7:0]; //Complemento dos dados</pre>
189
       led2 <= get_data[15:8]; // C digo dos dados</pre>
190
       led3 <= get_data[23:16];//C digo de usu rio</pre>
191
       led4 <= get_data[31:24];</pre>
192
     end
193
194
     //Exibe nos display de BCD7SEG a tecla pressionado no controle remoto IR
195
     always@(led2)
196
     begin
197
       case(led2)
198
       //c digo no controle IR : decodifica o BCD7SEG
         8'b01101000: led_db = 8'b1100_0000; //exibe 0 no display
200
         8'b00110000: led_db = 8'b1111_1001; //exibe 0 no display
201
         8'b00011000: led_db = 8'b1010_0100; //exibe 0 no display
202
         8'b01111010: led_db = 8'b1011_0000; //exibe 0 no display
203
         8'b00010000: led_db = 8'b1001_1001; //exibe 0 no display
         8'b00111000: led_db = 8'b1001_0010; //exibe 0 no display
205
         8'b01011010: led_db = 8'b1000_0010; //exibe 0 no display
206
         8'b01000010: led_db = 8'b1111_1000; //exibe 0 no display
207
         8'b01001010: led_db = 8'b1000_0000; //exibe 0 no display
         8'b01010010: led_db = 8'b1001_0000; //exibe 0 no display
209
                       led_db = 8'b1000_1110; //exibe F no display
         default:
210
       endcase
211
     end
   endmodule
```

Apêndice K Decodificador Controle Remoto

```
module MUX_controle(
```

```
input wire [7:0] led_db,
                                 // Sinal de entrada do controle IR
      input wire reset, clk,
                                 // Sinais de reset e clock
                                 // Sa das para os bot es num ricos (0-9)
      output reg [9:0] botao,
      output reg prev, next, play, defaul, // Sa das para bot es de controle
      output reg [1:0] vol,
                                  // Sa das para controle de volume
      output wire chave_alteracao, // Sa da para chave de altera o
     output wire volmais
9);
      reg count = 1'b0;
12
     reg aux2 = 1'b0;
13
     assign chave_alteracao = count;
14
15
     assign volmais = aux2;
      always @(posedge clk)
17
18
     begin
          if (led_db == 8'b1_111_1001) begin // Serve para o bot o 1 ativar a
19
              chave de altera o
              count <= ~count;</pre>
20
          end
21
         if (led_db == 8'b1_000_0110) begin // Serve para o bot o 1 ativar a chave
              de altera o
              aux2 <= ~aux2;
23
          end
24
      end
25
26
      always @(posedge clk) begin
27
          // Resetando as sa das para garantir que o pulso seja gerado corretamente
          botao <= 10'b0;
29
          prev <= 1'b0;
30
          next <= 1'b0;</pre>
          play <= 1'b0;
          defaul <= 1'b0;</pre>
          vol <= 2'b0;</pre>
34
35
          case (led_db)
              // C digo do controle IR : decodifica o BCD7SEG
37
              8'b1_100_0000: botao[0] <= 1'b1; // Pulso para o bot o 0
```

```
8'b1_111_1001: botao[1] <= 1'b1; // Pulso para o bot o 1
             8'b1_010_0100: botao[2] <= 1'b1; // Pulso para o bot o 2
40
             8'b1_011_0000: botao[3] <= 1'b1; // Pulso para o bot o 3
41
             8'b1_001_1001: botao[4] <= 1'b1; // Pulso para o bot o 4
49
             8'b1_001_0010: botao[5] <= 1'b1; // Pulso para o bot o 5
43
             8'b1_000_0010: botao[6] <= 1'b1; // Pulso para o bot o 6
             8'b1_111_1000: botao[7] <= 1'b1; // Pulso para o bot o 7
45
             8'b1_000_0000: botao[8] <= 1'b1; // Pulso para o bot o 8
46
             8'b1_001_0000: botao[9] <= 1'b1; // Pulso para o bot o 9
47
             8'b1_010_0000: prev <= 1'b1;
                                               // Pulso para o bot o PREV
             8'b1_000_0011: next <= 1'b1;
                                               // Pulso para o bot o NEXT
49
             8'b1_100_0110: play <= 1'b1;
                                               // Pulso para o bot o PLAY
50
             8'b1_010_0001: vol[0] <= 1'b1;
                                               // Pulso para o bot o VOL-
             8'b1_000_0110: vol[1] <= 1'b1;
                                               // Pulso para o bot o VOL+
             default: defaul <= 1'b1;</pre>
                                               // Pulso para a condi o default
          endcase
54
      end
  endmodule
```

Apêndice L Decodificador de 7 segmentos Sensor de Temperatura

```
module lcd_temp (
      input clk,
      input [7:0] seg,
                           // Ajustado para 7 bits
      input [3:0] dig,
      output reg centena, // Ajustado para 4 bits
      output reg [3:0] dezena,
      output reg [3:0] unidade,
      output reg [3:0] decimos
9);
reg [3:0] valor_transformado1;
reg [3:0] valor_transformado2;
13 reg [3:0] valor_transformado3;
reg [3:0] valor_transformado4;
15
16 always @(posedge clk) begin
```

```
case (seg[6:0])
                                                    // transforma o de 7 segmentos para
           valores de 4 bits
           7'b1000000 : begin // 0
1.8
               if (dig == 4'b1110) valor_transformado1 <= 4'b0000;</pre>
               if (dig == 4'b1101) valor_transformado2 <= 4'b0000;</pre>
               if (dig == 4'b1011) valor_transformado3 <= 4'b0000;</pre>
               if (dig == 4'b0111) valor_transformado4 <= 4'b0000;</pre>
2.5
           end
2.5
           7'b1111001 : begin // 1
24
                if (dig == 4'b1110) valor_transformado1 <= 4'b0001;</pre>
2.
               if (dig == 4'b1101) valor_transformado2 <= 4'b0001;</pre>
26
               if (dig == 4'b1011) valor_transformado3 <= 4'b0001;</pre>
               if (dig == 4'b0111) valor_transformado4 <= 4'b0001;</pre>
28
           end
           7'b0100100 : begin // 2
                if (dig == 4'b1110) valor_transformado1 <= 4'b0010;</pre>
31
               if (dig == 4'b1101) valor_transformado2 <= 4'b0010;</pre>
               if (dig == 4'b1011) valor_transformado3 <= 4'b0010;</pre>
33
               if (dig == 4'b0111) valor_transformado4 <= 4'b0010;</pre>
35
           end
           7'b0110000 : begin // 3
36
               if (dig == 4'b1110) valor_transformado1 <= 4'b0011;</pre>
37
               if (dig == 4'b1101) valor_transformado2 <= 4'b0011;</pre>
               if (dig == 4'b1011) valor_transformado3 <= 4'b0011;</pre>
39
               if (dig == 4'b0111) valor_transformado4 <= 4'b0011;</pre>
40
41
           end
           7'b0011001 : begin // 4
42
                if (dig == 4'b1110) valor_transformado1 <= 4'b0100;</pre>
               if (dig == 4'b1101) valor_transformado2 <= 4'b0100;</pre>
44
               if (dig == 4'b1011) valor_transformado3 <= 4'b0100;</pre>
45
               if (dig == 4'b0111) valor_transformado4 <= 4'b0100;</pre>
46
           end
           7'b0010010 : begin // 5
               if (dig == 4'b1110) valor_transformado1 <= 4'b0101;</pre>
49
               if (dig == 4'b1101) valor_transformado2 <= 4'b0101;</pre>
50
               if (dig == 4'b1011) valor_transformado3 <= 4'b0101;</pre>
               if (dig == 4'b0111) valor_transformado4 <= 4'b0101;</pre>
           end
53
           7'b0000010 : begin // 6
```

```
if (dig == 4'b1110) valor_transformado1 <= 4'b0110;</pre>
                if (dig == 4'b1101) valor_transformado2 <= 4'b0110;</pre>
56
                if (dig == 4'b1011) valor_transformado3 <= 4'b0110;</pre>
57
                if (dig == 4'b0111) valor_transformado4 <= 4'b0110;</pre>
           end
           7'b1111000 : begin // 7
                if (dig == 4'b1110) valor_transformado1 <= 4'b0111;</pre>
61
                if (dig == 4'b1101) valor_transformado2 <= 4'b0111;</pre>
62
                if (dig == 4'b1011) valor_transformado3 <= 4'b0111;</pre>
63
                if (dig == 4'b0111) valor_transformado4 <= 4'b0111;</pre>
64
65
           end
           7'b0000000 : begin // 8
66
                if (dig == 4'b1110) valor_transformado1 <= 4'b1000;</pre>
67
                if (dig == 4'b1101) valor_transformado2 <= 4'b1000;</pre>
                if (dig == 4'b1011) valor_transformado3 <= 4'b1000;</pre>
                if (dig == 4'b0111) valor_transformado4 <= 4'b1000;</pre>
70
           end
71
           7'b0010000 : begin // 9
72
                if (dig == 4'b1110) valor_transformado1 <= 4'b1001;</pre>
                if (dig == 4'b1101) valor_transformado2 <= 4'b1001;</pre>
74
                if (dig == 4'b1011) valor_transformado3 <= 4'b1001;</pre>
75
                if (dig == 4'b0111) valor_transformado4 <= 4'b1001;</pre>
76
           end
      endcase
78
79
     // Atribui os valores corretos para os displays
80
     decimos <= valor_transformado1;</pre>
81
     unidade <= valor_transformado2;</pre>
     dezena <= valor_transformado3;</pre>
83
     centena <= valor_transformado4;</pre>
  end
85
  endmodule
```

9 Anexos

Anexo A I2C READ Sensor de Temperatura

```
1 //Arquivo: I2C_READ_verilog.v
             I2C_READ_verilog(clock, rst_n, scl,sda, data)
2 //Modulo:
3 // Descri o: Interface de Comunica o I2C LM75A
4 //Autor:
              Malki- edheq Benjamim
5 //Data:
               27/01/2022
6 module I2C_READ_verilog(
                    //clock FPGA 50MHz
    input clk,
   input rst_n,
                    //Reset ass ncrono ativo-baixo
    output reg scl, //SCL (clock do barramento I2C)
                    //SDA (barramento de dados I2C)
   inout sda,
    output [15:0] data //Dado de temperatura
12 );
13
    //Declara o de Registradores
    reg [15:0] data_r; //Registrador para dado de temperatura
15
   reg sda_r;
                       //Registrador para SDA
16
   reg sda_link;
                       //Flag para dire o SDA (in/out)
17
                        //contador gerar clock SCL
   reg [7:0] scl_cnt;
18
   reg [2:0] cnt;
                         //contador auxiliar para clock SCL
   reg [25:0] timer_cnt; //timer para ler temperatura a cada 1s
20
   reg [3:0] data_cnt; //Registrador para convers o Serial-Paralela
21
   reg [7:0] addr_reg; //Endere o do dispositivo I2C
    reg [8:0] estado;
                         //Registrador para estados
24
    /*INICIO: B1, B2 e B3 - Gera o de clk para barramento SCL*/
25
   //Conta um per odo de clock de SCL
26
    `define CNT_OVER 8'd199
27
    always@(posedge clk or negedge rst_n) begin : B1
```

```
if (!rst_n) scl_cnt <= 8'd0;</pre>
      else if (scl_cnt == `CNT_OVER) scl_cnt <= 8'd0; //4us (min 2.5ns)</pre>
30
      else scl_cnt <= scl_cnt + 1'b1;</pre>
31
32
    end
    //Define transi es e n veis do clock SCL, com base no per odo
33
    always@(posedge clk or negedge rst_n) begin : B2
      if (!rst_n) cnt <= 3'd4;</pre>
35
      else
36
        case(scl_cnt)
37
          8'd49 : cnt <= 3'd1;//SCL n vel alto (1us)
38
          8'd99 : cnt <= 3'd2;//borda de descida SCL (2us)
39
40
          8'd149 : cnt \leq 3'd3;//SCL n vel baixo (3us)
          8'd199 : cnt \le 3'd0;//borda de subida SCL (4us)
41
           default: cnt <= 3'd4;//SCL indefinido</pre>
42
        endcase
43
    end
44
    `define SCL_HIG (cnt == 3'd1) //SCL n vel alto (1us)
45
    define SCL_NEG (cnt == 3'd2) //na borda de descida SCL (2us)
46
    `define SCL_LOW (cnt == 3'd3) //SCL n vel baixo (3us)
47
    define SCL_POS (cnt == 3'd0) //na borda de subida SCL (4us)
48
49
    //produz o sinal de clock na sa da SCL
50
    always@(posedge clk or negedge rst_n) begin : B3
      if (!rst_n) scl <= 1'b0;</pre>
      else if (`SCL_POS) scl <= 1'b1;//ap s borda subida, scl alto</pre>
53
      else if (`SCL_NEG) scl <= 1'b0;//ap s borda descida, scl baixo</pre>
54
    end
    /*FIM: B1, B2 e B3 : Gerar clk para barramento SCL*/
57
    /*INICIO: B4 - Leitura de dados de temperatura a cada 1s */
58
    `define TIMER_OVER 26'd49999999
59
    always@(posedge clk or negedge rst_n) begin : B4
      if (!rst_n) timer_cnt <= 26'd0; //1Hz -> 1seg
      else if (timer_cnt == `TIMER_OVER) timer_cnt <= 26'd0;</pre>
      else timer_cnt <= timer_cnt + 1'b1;</pre>
63
    end
64
    //Defini o da fsm (formato one-hot)
    // vide datasheet LM75A Texas Instrument
66
    // SNOS808P
                   JANUARY
                            2000 REVISED
                                           DECEMBER 2014 PAG 7-8
```

```
// Fig(a) Typical 2-Byte Read From Preset Pointer Location
     localparam IDLE
                         = 9'b0_0000_0000,
70
             START
                     = 9'b0_0000_0010, //inicia comunica o com escravo
             ADDRESS = 9'b0_0000_0100, //envia endere o do escravo
71
                      = 9'b0_0000_1000, //confirma o pelo escravo
             ACK1
72
                     = 9'b0_0001_0000, //leitura do 1byte MSB (temperatura)
             READ1
                      = 9'b0_0010_0000, //confirma o pelo mestre
             ACK2
74
                   = 9'b0_0100_0000, //leitura do 1byte LSB (temperatura)
             READ2
75
             NACK
                      = 9'b0_1000_0000, //mestre n o responde ao escravo
76
                      = 9'b1_0000_0000; //finaliza comunica o com escravo
             STOP
77
78
79
    //Endere o do dispositivo _ opera o leitura
     `define DEVICE_ADDRESS 8'b1001_0001
80
     //B5 : Descri o da FSM
82
     always@(posedge clk or negedge rst_n) begin : B5
83
      if (!rst_n)
84
         begin
85
           data_r
                       <= 16'd0; //limpa o registrador de dados
           sda_r
                       <= 1'b1; //transmite um bit 1
87
                       <= 1'b1; //habilita sa da SDA (escrita)
           sda_link
88
                       <= IDLE; //reinicia a FSM
89
           estado
           addr_reg <= 8'd0; //endere o inicial 0000_0000
           data_cnt <= 4'd0; //reinicia contador de dados</pre>
         end
92
       else
93
         case(estado)
94
           IDLE: //Estado Inicial
95
             begin
96
                         <= 1'b1; //transmite um bit 1
               sda_r
97
               sda_link <= 1'b1; //habilita sa da SDA (escrita)</pre>
98
              if (timer_cnt == `TIMER_OVER) //periodo conclu do
                 estado <= START; //inicia a FSM
               else estado <= IDLE;</pre>
             end
           START://Mestre inicia comunica o com escravo
103
104
               if (`SCL_HIG) begin //caso SCL n vel alto
                             <= 1'b0; //transmite um bit 0
                 sda_r
106
```

```
sda_link
                              <= 1'b1; //habilita sa da SDA (escrita)
107
                  addr_reg <= `DEVICE_ADDRESS;</pre>
108
                  estado
                              <= ADDRESS; //pr ximo estado endere amento
109
                  data_cnt
                              <= 4'd0; //reinicia o contador de dados
                end
                else estado <= START; //permanece no estado atual</pre>
113
           ADDRESS://Mestre envia endere o e opera o para escravo
114
             begin
               if(`SCL_LOW) begin//caso SCL n vel baixo
117
                  //Endere amento conclu do, o SDA muda de dire
                  //e o dispositivo est pronto para emitir um sinal de resposta
118
                  if(data_cnt == 4'd8) begin
119
                               <= ACK1; //pr ximo estado, confirma o (ACK)
120
                      estado
                      data_cnt <= 4'd0; //reinicia o contador de dados</pre>
                      sda_r
                               <= 1'b1;
122
                      sda_link <= 1'b0; //SDA alta imped ncia (leitura)</pre>
123
124
                  end
                  else begin//Durante o endere amento, o SDA atua como entrada
125
                             <= ADDRESS; //permanence no estado
                    estado
126
                    data_cnt <= data_cnt + 1'b1; //incremente o contador de dados</pre>
                    case(data_cnt) //convers o paralela-serial, SDA transmite o
128
                        endere o
                      4'd0: sda_r <= addr_reg[7]; //transmite o MSB do endere o
                      4'd1: sda_r <= addr_reg[6];
130
                      4'd2: sda_r <= addr_reg[5];
131
                      4'd3: sda_r <= addr_reg[4];
                      4'd4: sda_r <= addr_reg[3];
                      4'd5: sda_r <= addr_reg[2];
134
                      4'd6: sda_r <= addr_reg[1];
135
                      4'd7: sda_r <= addr_reg[0]; //transmite o LSB do endere o
136
                      default: ;
                    endcase
138
                  end
140
               end
                else estado <= ADDRESS; //permanece no estado enquanto SCL n vel</pre>
141
                   alto
             end
142
```

```
ACK1://Aguarda confirma o do escravo
143
             begin
144
               //inicia a leitura do LSByte
145
               if ((!sda && (`SCL_HIG))||(`SCL_NEG)) estado <= READ1;</pre>
146
               else estado <= ACK1; //permanece no estado</pre>
147
             end
           READ1://Leitura de dados do escravo, MSB (1byte)
149
             begin
               //Ao concluir a leitura do MSB 1byte,
               //o SDA muda de dire
                                       о е
               //o host est pronto para emitir um sinal de resposta
               if((`SCL_LOW) && (data_cnt == 4'd8))
154
                 begin
156
                   estado
                            \leq ACK2;
                   data_cnt <= 4'd0; //reinicia o contador de dados
                            <= 1'b1; //transmite um bit 1
158
                   sda_link <= 1'b1; //habilita sa da SDA (escrita)</pre>
159
                 end
160
               //Durante a leitura de dados, o dispositivo atua como uma sa da
               else if(`SCL_HIG)
162
                 begin
163
                   data_cnt <= data_cnt + 1'b1; //incrementa o contador de dados
164
                   case(data_cnt) //convers o serial-paralela
165
                     4'd0: data_r[15] <= sda; //MSB da leitura (do byte lido)
166
                     4'd1: data_r[14] <= sda;
167
                     4'd2: data_r[13] <= sda;
168
                     4'd3: data_r[12] <= sda;
169
                     4'd4: data_r[11] <= sda;
170
                     4'd5: data_r[10] <= sda;
171
                     4'd6: data_r[9] <= sda;
172
                     4'd7: data_r[8] <= sda; //LSB da leitura (do byte lido)
173
                     endcase
                 end
               else estado <= READ1; //permanece no estado</pre>
             end
178
           ACK2://Mestre responde ao escravo
180
               if(`SCL_LOW) sda_r <= 1'b0; //transmite um bit 0</pre>
181
```

```
else if(`SCL_NEG)
182
                  begin
183
                    sda_r
                              <= 1'b1;
184
                    sda_link <= 1'b0; //SDA alta imped ncia (leitura)</pre>
185
                    estado
                              <= READ2; //pr ximo estado, leitura LSB
186
                  end
                else estado <= ACK2; //permanece no estado</pre>
188
              end
189
           READ2://Leitura de dados do escravo, LSB (1byte)
190
191
192
                //Ao concluir a leitura do LSB 1byte,
193
                //o SDA muda de dire o e
                //o host est pronto para emitir um sinal de resposta
194
                if((`SCL_LOW) && (data_cnt == 4'd8)) begin
195
                  estado
                          <= NACK; //pr ximo estado
                  data_cnt <= 4'd0; //reinicia o contador de dados</pre>
197
                           <= 1'b1; //transmite um bit 1
                  sda r
198
                  sda_link <= 1'b1; //habilita sa da SDA (escrita)</pre>
199
200
                end
                else if(`SCL_HIG)
201
                  begin
202
                    data_cnt <= data_cnt + 1'b1; //incrementa o contador de dados
203
                    case(data_cnt) //convers o serial-paralela
204
                      4'd0: data_r[7] <= sda; //MSB da leitura (do byte lido)
                      4'd1: data_r[6] <= sda;
206
                      4'd2: data_r[5] <= sda;
207
                      4'd3: data_r[4] <= sda;
208
                      4'd4: data_r[3] <= sda;
209
                      4'd5: data_r[2] <= sda;
210
                      4'd6: data_r[1] <= sda;
211
                      4'd7: data_r[0] <= sda; //LSB da leitura (do byte lido)
212
                      default: ; //sem a o , aguarda pr ximo valor de data_cnt
                    endcase
215
                else estado <= READ2; //permanece no estado</pre>
              end
217
            NACK://Mestre para de responder ao escravo
218
219
                if(`SCL_LOW) begin
220
```

CAPÍTULO 9. ANEXOS

```
estado <= STOP; //pr ximo estado
                     sda_r <= 1'b0; //transmite um bit 0</pre>
222
223
                else estado <= NACK; //permanece no estado</pre>
224
225
           STOP: //Finaliza a comunica o com o escravo
              begin
227
                if(`SCL_HIG) begin
228
                  estado <= IDLE; //reinicia a FSM
229
                  sda_r <= 1'b1; //transmite um bit 1</pre>
230
231
                else estado <= STOP; //permanece no estado</pre>
232
              end
233
            default: estado <= IDLE; //recupera de estado inv lido</pre>
         endcase
     end
236
     /*FIM: B4, B5 - Leitura de dados de temperatura a cada 1s */
237
238
     //Atribui o cont nua
239
     //se sda_link==1 ent o sda transmite sda_r, caso contr rio alta imped ncia
240
     assign sda = sda_link ? sda_r : 1'bz; //infere triestado
241
     assign data = data_r; //atualiza a sa da com os dados lidos (2 Bytes)
242
243
   endmodule
```

Anexo B Decodificador I2C Sensor de Temperatura

```
//Arquivo: SEG_D_verilog.v

//Modulo: SEG_D_verilog(clock, rst_n, data, seg, dig)

//Descri o: Decodificador BCD7SEG LM75A de 0-125 C POSITIVO

//Autor: Malki- edheq Benjamim

//Data: 27/01/2022

module SEG_D_verilog (
  input clk,rst_n,
  input [15:0] data, //2bytes

output reg [7:0] seg, //seg[7] -> dp

output reg [4:1] dig //seleciona display
```

```
12 );
13
    reg [3:0] dataout_buf;
14
    reg [1:0] disp_dat;
15
    reg [16:0] delay_cnt;
16
    //gera clk de 1kHz (sugest o: clk externo)
18
    always@(posedge clk,negedge rst_n) begin
19
      if(!rst_n) delay_cnt <= 16'd0;</pre>
20
      else if(delay_cnt == 16'd50000)
21
        delay_cnt <= 16'd0;</pre>
22
      else delay_cnt <= delay_cnt + 1'b1;</pre>
23
    end
24
25
    /* IN CIO: Controle do Display 7seg */
26
    //redefine o display ativo a cada 1ms (delay)
27
    always@(posedge clk,negedge rst_n) begin
28
      if(!rst_n) disp_dat <= 2'd0;</pre>
29
      else if (delay_cnt == 16'd50000)
       disp_dat <= disp_dat + 1'b1;</pre>
31
      else disp_dat <= disp_dat;</pre>
    end
33
    //seleciona o display a ser ativo
34
    always@(disp_dat) begin
      case(disp_dat)
36
         2'b00: dig = 4'b1110; //habilita o display 4
37
        2'b01: dig = 4'b1101; //habilita o display 3
38
        2'b10: dig = 4'b1011; //habilita o display 2
39
        2'b11: dig = 4'b0111; //habilita o display 1
40
         default dig = 4'b1111;//todos desabilitados
41
      endcase
42
    end
43
    // Decoder BCD7seg (sugest o: decoder externo)
44
    always@(dataout_buf, dig) begin
45
      case(dataout_buf)
46
        4'h0 : seg[6:0] = 7'b1000000; //0
47
        4'h1 : seg[6:0] = 7'b1111001; //1
        4'h2 : seg[6:0] = 7'b0100100; //2
49
        4'h3 : seg[6:0] = 7'b0110000; //3
50
```

```
4'h4 : seg[6:0] = 7'b0011001; //4
        4'h5 : seg[6:0] = 7'b0010010; //5
        4'h6 : seg[6:0] = 7'b0000010; //6
53
        4'h7 : seg[6:0] = 7'b1111000; //7
        4'h8 : seg[6:0] = 7'b0000000; //8
        4'h9 : seg[6:0] = 7'b0010000; //9
        default : seg[6:0] = 7'b1000000;//0
      endcase
58
      if (dig == 4'b1101) //Unidade da temperatura
59
        seg[7] = 1'b0; // dp ativo para dig unidade
60
      else seg[7] = 1'b1; //dp inativo demais digs
61
    end
62
    /* FIM: Controle do Display 7seg */
63
    /* INICIO: MSB+LSB 9bits para 4BCD */
    always@(dig, data) begin
66
      case(dig)
67
        //dado display 4 (decimal da temperatura)
68
        //data[7] decimal da temperatura (0 ->.0 , 1->.5 )
        4'b1110: dataout_buf = data[7] ? 4'h5 : 4'h0;
70
        //dado display 3 (unidade da temperatura)
71
        4'b1101: begin //data[15:8] MSB+LSB da temperatura, data[15] sinal (0 -> +,
            1-> -)
          if (data[15]) dataout_buf = 4'd0; //caso temp negativa valor exibido 0
73
74
            if (data[14:8] >= 10 && data[14:8] < 20) dataout_buf = data[14:8] - 7'
75
                d10;
            else if (data[14:8] >= 20 && data[14:8] < 30) dataout_buf = data[14:8] -
            else if (data[14:8] >= 30 && data[15:8] < 40) dataout_buf = data[14:8] -
77
                 7'd30;
            else if (data[14:8] >= 40 && data[15:8] < 50) dataout_buf = data[14:8] -</pre>
                 7'd40;
            else if (data[14:8] >= 50 && data[15:8] < 60) dataout_buf = data[14:8] -
79
                 7'd50;
            else if (data[14:8] >= 60 && data[15:8] < 70) dataout_buf = data[14:8] -
                 7'd60;
            else if (data[14:8] >= 70 && data[15:8] < 80) dataout_buf = data[14:8] -
81
                 7'd70;
```

```
else if (data[14:8] >= 80 && data[15:8] < 90) dataout_buf = data[14:8] -
                  7'd80;
             else if (data[14:8] >= 90 && data[15:8] < 100) dataout_buf = data[14:8]
83
                 - 7'd90:
             else if (data[14:8] >= 100 && data[15:8] < 110) dataout_buf = data[14:8]</pre>
                  - 7'd100;
             else if (data[14:8] >= 110 && data[15:8] < 120) dataout_buf = data[14:8]
85
                  - 7'd110;
             else if (data[14:8] >= 120) dataout_buf = data[14:8] - 7'd120;
86
             else dataout_buf = data[11:8]; //apenas unidade
87
         end
88
         //dado display 2 (dezena da temperatura)
89
         4'b1011: begin //data[15:8] MSB+LSB da temperatura, data[15] sinal (0 -> +,
             1-> -)
           if (data[15]) dataout_buf = 4'd0; //caso temp negativa valor exibido 0
92
             if (data[14:8] >= 10 && data[14:8] < 20) dataout_buf = 4'h1;
93
             else if (data[14:8] >= 20 && data[14:8] < 30) dataout_buf = 4'h2;
94
             else if (data[14:8] >= 30 && data[14:8] < 40) dataout_buf = 4'h3;</pre>
95
             else if (data[14:8] >= 40 && data[14:8] < 50) dataout_buf = 4'h4;</pre>
96
             else if (data[14:8] >= 50 && data[14:8] < 60) dataout_buf = 4'h5;
97
             else if (data[14:8] >= 60 && data[14:8] < 70) dataout_buf = 4'h6;</pre>
98
             else if (data[14:8] >= 70 && data[14:8] < 80) dataout_buf = 4'h7;</pre>
             else if (data[14:8] >= 80 && data[14:8] < 90) dataout_buf = 4'h8;</pre>
100
             else if (data[14:8] >= 90 && data[14:8] < 100) dataout_buf = 4'h9;
             else if (data[14:8] >= 110 && data[14:8] < 120) dataout_buf = 4'h1;</pre>
             else if (data[14:8] >= 120) dataout_buf <= 4'h2;</pre>
103
             else dataout_buf <= 4'b0;//dezena zero</pre>
104
105
         //dado display 1 (centena da temperatura)
106
         4'b0111: begin //data[15:8] MSB+LSB da temperatura, data[15] sinal (0 -> +,
             1-> -)
           if (data[15]) dataout_buf = 4'd0; //caso temp negativa valor exibido 0
           else dataout_buf = (data[14:8] >= 100) ? 4'h1 : 4'h0;
         end
         default : dataout_buf = 4'b0;
       endcase
     /* INICIO: MSB+LSB 9bits para 4BCD */
114
```

115

116 endmodule