



# UNIVERSIDAD AUTÓNOMA DE YUCATÁN



## SISTEMAS DIGITALES


### 6 semestre, Ingeniería en Mecatrónica

UNIDAD 1-2. Analiza las familias lógicas e implementa funciones lógicas.

*Lab 1. Implementación de compuertas lógicas en FPGAs.*

#### 1.- DATOS GENERALES

Tipo de actividad:	Actividad Virtual Grupal	Puntaje de la ADA:	100%
Nº de semanas:	1	Duración total en horas:	6hrs
Evidencia de aprendizaje:	Lab1_SD_Apellido.pdf, codigo_Lab1_Apellido.vhd. TBcodigo_Lab1_Apellido.vhd. codigo_Lab1_Apellido.ucf. Prog_Lab1_Apellido.bit.	Herramientas digitales:	En línea: OneDrive; Moodle: Lab1



## 2.- DESCRIPCIÓN DE LA ACTIVIDAD

### INICIO

Antes de comenzar se recomienda leer el libro “VHDL\_Cookbook”, disponible como material de referencia para realizar esta actividad.

**OBJETIVO:** El objetivo de esta actividad de aprendizaje consiste en diseñar e implementar un circuito lógico en VHDL, analizar su funcionamiento, deducir su tabla de verdad y la función booleana.


**RESULTADO DE APRENDIZAJE:** Esta actividad cumple con la competencia de programación y simulación para FPGAs, específicamente para analizar las señales digitales, para qué sirven y cómo podemos utilizarlas.

**HORAS:** 6hrs

**INTRODUCCIÓN:** El proceso de diseño microelectrónico en FPGAs permite analizar las familias lógicas y aplicar álgebra booleana.

### DESARROLLO

- I. **Análisis circuito esquemático.** Analiza el diagrama esquemático de un circuito comparador de 1 bit, que indica si el resultado es igual, mayor o menor, y responder



1. Defina las variables de entrada y salida.
2. Determine que compuertas lógicas son
3. Determinar las funciones booleanas resultante
4. Deducir la tabla de verdad.

II. **Implementación. Escribir el código VHDL.** Analizar

a) DISEÑO 1 BIT

5. ¿Qué circuito reconoce en compilador al realizar la síntesis? Pegar la imagen y describir.
6. Implementar el diseño, utilizando el archivo de restricciones para la tarjeta Basys de DigilentInc.
7. ¿Hacer un análisis comparativo entre el circuito View RTL schematic y View RTL Technology?
8. Analizar el desempeño del circuito en área y velocidad


b) REPETIR EL DISEÑO PARA 2 BITS

III. **Test\_Bench.** Implementar el código VHDL para el Test-bench para el circuito comparador de 1 bit y de 2 bits por número.

9. Generar los estímulos. Describa que valores seleccionaron.

IV. **Gráficas.**


10. Analizar las gráficas de las señales resultantes. ¿Se cumple con la funcionalidad?



## CIERRE


- V. **Redacción del Reporte.** El reporte debe incluir la descripción del proceso metodológico, el código y las conclusiones. Cuida tu redacción y ortografía.

Anexa el archivo del ensayo en .pdf



### 3.- RECURSOS Y MATERIALES

- Listado de recursos:  
[https://www.dropbox.com/sh/wtxh6rikk7jxn55/AACxMN7cE\\_L97NfUOJTsmM3\\_a?dl=0](https://www.dropbox.com/sh/wtxh6rikk7jxn55/AACxMN7cE_L97NfUOJTsmM3_a?dl=0)



## 4.- EVALUACIÓN DEL APRENDIZAJE

CRITERIOS DE EVALUACIÓN	PONDERACIONES
<i>Análisis circuito esquemático</i>	10 %
<i>Implementación</i>	30 %
<i>Test-Bench</i>	30 %
<i>Gráficas</i>	15 %
<i>Reporte</i>	15 %
<b>TOTAL</b>	<b>100 %</b>

### INSTRUMENTOS DE EVALUACIÓN

- El aprendizaje se evaluará en función del contenido del documento Reporte.