

Giải chi tiết 3 đề thi Các Thiết Bị và Mạch Điện Tử

Giải chi tiết 3 đề thi

Tài liệu này giải 3 đề trong thư mục Đề thi. Các câu có hình mạch được đọc trực tiếp từ ảnh trang PDF. Một vài câu tự luận cần giả thiết mô hình chuẩn của môn học; các giả thiết đó được ghi rõ ngay trong lời giải.

Đề 1: Cuối kỳ HKI 2020-2021

Nguồn: de-thi-cuoi-ki-hki-2020-2021-mon-cac-thiet-bi-mach-dien-tu.pdf.

I. Trắc nghiệm

Câu	Đáp án	Giải thích
1	A	Mạch đa hài hai transistor hoạt động luân phiên: khi Q_1 tắt thì Q_2 bão hòa, và ngược lại.
2	C	Muốn tăng roll-off phải tăng bậc lọc, thường bằng cách mắc các tầng lọc nối tiếp/cascade. Thay R, C chỉ đổi f_c , không đổi bậc.
3	C	Băng thông của mạch thông dải là khoảng giữa hai tần số cắt: $BW = f_{c2} - f_{c1}$.
4	B	Mạch gồm các ngõ vào số D_0, D_1, D_2, D_3 qua các điện trở cổ trọng số vào Op-Amp cộng đảo, nên là DAC 4 bit.
5	B	Hồi tiếp âm đưa Op-Amp về vùng tuyến tính và làm độ lợi kín phụ thuộc vào linh kiện ngoài.
6	B	Đồ thị có biên độ phẳng ở tần số thấp và suy giảm -20 dB/dec sau f_c , nên là lọc thông thấp bậc 1.

Câu	Đáp án	Giải thích
7	D	Mạch có hai tụ ở ngõ vào kiểu active high-pass bậc 2, roll-off -40 dB/dec .
8	B	Trong ngữ cảnh mạch lọc, số pole gần với bậc lọc/số cặp RC độc lập; mỗi pole đóng góp khoảng 20 dB/dec .

II. Tự luận

Bài 1: Mạch Op-Amp hai tầng

Dữ kiện đọc từ hình:

- $v_{in} = 0.5 \sin \omega t\text{ V}$.
- Tầng 1 là khuếch đại không đảo: $R_f = 10\text{ k}\Omega$, $R_g = 2\text{ k}\Omega$, nguồn nuôi $\pm 15\text{ V}$.
- Tầng 2 là khuếch đại đảo: $R_{in} = 4.7\text{ k}\Omega$, $R_f = 47\text{ k}\Omega$, nguồn nuôi $\pm 15\text{ V}$.

a. Độ lợi từng tầng và toàn mạch

Cơ sở dùng

- Tầng không đảo: $A_v = 1 + \frac{R_f}{R_g}$
- Tầng đảo: $A_v = -\frac{R_f}{R_{in}}$
- Hai tầng nối tiếp: $A_v = A_{v1}A_{v2}$

Thay số

Vì tầng 1 là mạch khuếch đại **không đảo** nên dùng công thức độ lợi vòng kín của op-amp lý tưởng có hồi tiếp âm:

$$A_{v1} = 1 + \frac{R_f}{R_g} = 1 + \frac{10\text{ k}\Omega}{2\text{ k}\Omega} = 6$$

Vì tầng 2 là mạch khuếch đại **đảo** nên dùng công thức:

$$A_{v2} = -\frac{R_f}{R_{in}} = -\frac{47\text{ k}\Omega}{4.7\text{ k}\Omega} = -10$$

Hai tầng mắc nối tiếp nên độ lợi toàn mạch bằng tích độ lợi từng tầng. Đây là quy tắc cascade:

$$A_v = A_{v1}A_{v2} = 6(-10) = -60$$

Kết luận

$$A_{v1} = 6, \quad A_{v2} = -10, \quad A_v = -60$$

b. Phương trình v_{o1} và v_{o2}

Cơ sở dùng

- Trong miền tuyến tính: $v_o = A_v v_i$
- Op-amp thực không thể cho điện áp ra vượt quá nguồn nuôi

Thay số

Ở miền tuyến tính của op-amp, điện áp ra bằng độ lợi nhân điện áp vào của từng tầng.

Tầng 1:

$$v_{o1} = A_{v1} v_{in} = 6 \cdot 0.5 \sin \omega t = 3 \sin \omega t \text{ V}$$

Biên độ đầu ra tầng 1 là 3 V. Vì $|v_{o1}|_{max} = 3 \text{ V} < 15 \text{ V}$, đầu ra vẫn nằm trong giới hạn nguồn nuôi $\pm 15 \text{ V}$ nên tầng 1 chưa bão hòa.

Tầng 2 theo mô hình tuyến tính:

$$v_{o2} = A_{v2} v_{o1} = -10 \cdot 3 \sin \omega t = -30 \sin \omega t \text{ V}$$

Kết quả lý tưởng có biên độ 30 V, nhưng định luật vận hành thực tế của op-amp là đầu ra không thể vượt quá rail nguồn. Vì nguồn nuôi chỉ là $\pm 15 \text{ V}$ nên đầu ra thực bị clipping:

$$v_{o2} \approx \begin{cases} +15 \text{ V}, & -30 \sin \omega t > 15 \\ -30 \sin \omega t, & -15 \leq -30 \sin \omega t \leq 15 \\ -15 \text{ V}, & -30 \sin \omega t < -15 \end{cases}$$

Kết luận dạng sóng:

- v_{o1} là sin cùng pha với v_{in} , biên độ 3 V.
- v_{o2} đảo pha so với v_{o1} , biên độ lý tưởng 30 V nhưng thực tế bị cắt đỉnh ở $\pm 15 \text{ V}$.

Bài 2: Khuếch đại D-MOSFET

Dữ kiện:

$$R_1 = 110 \text{ M}\Omega, \quad R_2 = 10 \text{ M}\Omega, \quad V_{DD} = 18 \text{ V}$$

$$R_D = 1.8 \text{ k}\Omega, \quad R_S = 750 \Omega, \quad I_{DSS} = 6 \text{ mA}, \quad V_{GS(off)} = -3 \text{ V}, \quad r_{ds} = 20 \text{ k}\Omega$$

Trình tự giải nên dùng cho các mạch khuếch đại FET/BJT là:

1. Phân tích DC để tìm các điện áp, dòng phân cực.
2. Suy ra điểm tĩnh Q .
3. Từ điểm Q mới lập mạch tương đương AC và tính độ lợi, trở kháng.

a. Phân tích DC

Cơ sở dùng

- Gate MOSFET gần như không hút dòng
- Chia áp: $V_G = V_{DD} \frac{R_2}{R_1 + R_2}$
- Định luật Ohm: $V_S = I_D R_S$
- Định nghĩa: $V_{GS} = V_G - V_S$

- Shockley: $I_D = I_{DSS} \left(1 - \frac{V_{GS}}{V_P}\right)^2$

Thay số

Cơ sở 1: gate của MOSFET có dòng vào xấp xỉ bằng 0, nên mạch chia áp R_1, R_2 hầu như không bị tải. Vì vậy điện áp gate tính bằng công thức chia áp:

$$V_G = V_{DD} \frac{R_2}{R_1 + R_2} = 18 \frac{10}{110 + 10} = 1.5 \text{ V}$$

Cơ sở 2: theo định luật Ohm, điện áp trên R_S là:

$$V_S = I_D R_S = 0.75 I_D \text{ V}$$

Cơ sở 3: theo định nghĩa điện áp điều khiển của FET:

$$V_{GS} = V_G - V_S = 1.5 - 0.75 I_D$$

Cơ sở 4: với D-MOSFET/JFET được cho bởi bộ tham số I_{DSS}, V_P , ta dùng phương trình truyền đạt Shockley:

$$I_D = I_{DSS} \left(1 - \frac{V_{GS}}{V_P}\right)^2, \quad V_P = -3 \text{ V}$$

Thay biểu thức $V_{GS} = 1.5 - 0.75 I_D$ vào phương trình trên để nhận được phương trình chỉ còn ẩn I_D :

$$I_D = 6 \left(1 - \frac{1.5 - 0.75 I_D}{-3}\right)^2$$

Giải phương trình và chọn nghiệm vật lý phù hợp với miền làm việc của transistor:

$$I_{DQ} \approx 3.12 \text{ mA}$$

Từ dòng phân cực vừa tìm được, quay lại các công thức DC để suy ra điện áp tại điểm làm việc:

$$V_{GSQ} = 1.5 - 0.75(3.12) \approx -0.84 \text{ V}$$

$$V_{DSQ} = V_{DD} - I_D(R_D + R_S) = 18 - 3.12 \text{ mA}(1.8 \text{ k}\Omega + 0.75 \text{ k}\Omega) \approx 10.05 \text{ V}$$

Kết luận

$$I_{DQ} \approx 3.12 \text{ mA}, \quad V_{GSQ} \approx -0.84 \text{ V}, \quad V_{DSQ} \approx 10.05 \text{ V}$$

b. Điểm tĩnh Q

Vậy:

$$Q: \quad I_D \approx 3.12 \text{ mA}, \quad V_{GS} \approx -0.84 \text{ V}, \quad V_{DS} \approx 10.05 \text{ V}$$

c. Mạch tương đương tín hiệu nhỏ AC

Cơ sở dùng

- Ở trung tần: tụ ghép và tụ bypass xem như ngắn mạch
- Nguồn DC trở thành mass AC
- MOSFET được thay bằng mô hình tín hiệu nhỏ

Ở miền trung tần, cơ sở biến đổi mạch là:

- C_1, C_2, C_S xem như ngắn mạch.
- V_{DD} là mass AC.
- Gate hở dòng, nhưng có $R_1 \parallel R_2$ về mass AC.
- Source được bypass bởi C_S , nên source là mass AC.
- MOSFET thay bằng nguồn dòng phụ thuộc $g_m v_{gs}$ từ drain xuống source, song song với r_{ds} .

d. Độ lợi A_V và điện áp ra khi $v_i = 20 \text{ mV}$

Cơ sở dùng

- $g_{m0} = \frac{2I_{DSS}}{|V_P|}$
- $g_m = g_{m0} \left(1 - \frac{V_{GS}}{V_P}\right)$
- Tải AC tại drain là song song điện trở
- Tầng CS bypass source: $A_V \approx -g_m R'_D$
- Định nghĩa: $v_o = A_V v_i$

Thay số

Cơ sở 1: độ dẫn truyền tại điểm Q của phần tử kiểu Shockley được tính bằng:

$$g_{m0} = \frac{2I_{DSS}}{|V_P|} = \frac{2 \cdot 6 \text{ mA}}{3 \text{ V}} = 4 \text{ mS}$$

$$g_m = g_{m0} \left(1 - \frac{V_{GS}}{V_P}\right) = 4 \left(1 - \frac{-0.84}{-3}\right) \approx 2.88 \text{ mS}$$

Cơ sở 2: ở mạch AC, điện trở nhìn từ drain xuống mass là song song của R_D và r_{ds} :

$$R'_D = R_D \parallel r_{ds} = 1.8 \text{ k}\Omega \parallel 20 \text{ k}\Omega \approx 1.65 \text{ k}\Omega$$

Vì source đã được bypass về mass AC nên đây là tầng common-source chuẩn, dùng công thức xấp xỉ:

$$A_V \approx -g_m R'_D = -2.88 \text{ mS} \cdot 1.65 \text{ k}\Omega \approx -4.76$$

Cơ sở 3: định nghĩa độ lợi điện áp là $A_V = v_o/v_i$, do đó:

$$v_o = A_V v_i = -4.76 \cdot 20 \text{ mV} \approx -95 \text{ mV}$$

Dấu âm nghĩa là tín hiệu ra đảo pha so với tín hiệu vào.

Kết luận

$$g_m \approx 2.88 \text{ mS}, \quad A_V \approx -4.76, \quad v_o \approx -95 \text{ mV}$$

e. Tổng trở ngõ ra khi mắc thêm $R_L = 2.7 \text{ k}\Omega$

Do tải được nối qua tụ ghép nên nó không ảnh hưởng phân cực DC, nhưng trong AC tụ coi như ngắn mạch. Vì vậy R_L song song với mạng thoát hiện có:

$$Z_{out,loaded} = R_D \parallel r_{ds} \parallel R_L$$

$$Z_{out,loaded} = 1.8 \text{ k}\Omega \parallel 20 \text{ k}\Omega \parallel 2.7 \text{ k}\Omega \approx 1.02 \text{ k}\Omega$$

Đề 2: Cuối kỳ HKI 2022-2023

Nguồn: de-thi-cuoi-ky-hki-2022-2023-mon-cac-thiet-bi-mach-dien-tu.pdf.

I. Trắc nghiệm

Câu	Đáp án	Giải thích
1	A	Bán dẫn loại n có hạt tải đa số là electron.
2	C	Tăng roll-off bằng tăng bậc lọc và mắc các tầng nối tiếp.
3	A	$I_B = I_C / \beta = 1.52 \text{ mA} / 60 = 25.33 \mu\text{A}$, gần đáp án $25.36 \mu\text{A}$.
4	B	Mạch cộng đảo với điện trở trọng số $200 \text{ k}\Omega$, $100 \text{ k}\Omega$, $50 \text{ k}\Omega$, $25 \text{ k}\Omega$ là DAC 4 bit.
5	B	Điểm Q tối ưu nằm gần giữa đường tải để tín hiệu có biên độ dao động đối xứng nhất trước khi méo.
6	B	Đồ thị là thông thấp bậc 1: phẳng ở tần số thấp, suy giảm -20 dB/dec sau f_c .
7	A	Zener còn ổn áp: $I_R = (30 - 20) / 20 = 0.5 \text{ A}$, $I_L = 20 / 200 = 0.1 \text{ A}$, $I_Z = 0.4 \text{ A}$, $P_Z = 8 \text{ W} < 10 \text{ W}$. Do đó $V_1 = V_0 = 20 \text{ V}$.
8	B	Pole thể hiện số cặp RC/bậc lọc.
9	C	Vùng nghèo lý tưởng không còn hạt tải tự do; chỉ còn ion cố định.
10	A	Op-Amp thực tế có trở vào lớn, trở ra nhỏ nhưng không lý tưởng vô hạn/zero tuyệt đối.

Câu	Đáp án	Giải thích
11	B	JFET điều khiển kênh bằng phân cực nghịch mỗi nối gate-channel.
12	D	Mạch có tụ nối tiếp ngõ vào và điện trở xuống mass nên là lọc thông cao; f_c phụ thuộc R, C .
13	B	Op-Amp so sánh hai điện áp từ cầu Wheatstone; transistor Q_1 chỉ là tầng kích relay.
14	C	Độ lợi toàn mạch được định nghĩa là $A_V = V_{o2}/V_{in}$.

II. Tự luận

Bài 1: Mạch lọc tích cực thông cao bậc hai

Dữ kiện đọc từ hình:

$$R_A = R_B = 1.0 \text{ k}\Omega, \quad C_A = C_B = 0.022 \mu\text{F} = 22 \text{ nF}, \quad R_2 = 10 \text{ k}\Omega$$

a. Tần số cắt

Cơ sở dùng

- Mạch Sallen-Key thông cao bậc hai đối xứng: $f_c = \frac{1}{2\pi RC}$

Thay số

Cơ sở: với mạch lọc Sallen-Key thông cao bậc hai đối xứng ($R_A = R_B = R, C_A = C_B = C$), tần số cắt được cho bởi:

$$f_c = \frac{1}{2\pi RC}$$

Thay số:

$$f_c = \frac{1}{2\pi(1.0 \times 10^3)(22 \times 10^{-9})} \approx 7234 \text{ Hz} = 7.23 \text{ kHz}$$

Kết luận

$$f_c \approx 7.23 \text{ kHz}$$

b. Chọn R_1 để đáp ứng Butterworth

Cơ sở dùng

- Tra bảng Butterworth bậc 2: $\frac{R_1}{R_2} = 0.586$

Thay số

Cơ sở thiết kế: đáp ứng Butterworth bậc 2 có hệ số suy giảm chuẩn, và với cấu hình đề bài thì tra bảng thiết kế được tỉ số:

$$\frac{R_1}{R_2} = 0.586$$

Vì $R_2 = 10 \text{ k}\Omega$:

$$R_1 = 0.586 R_2 = 0.586 \cdot 10 \text{ k}\Omega = 5.86 \text{ k}\Omega$$

Kết luận:

$$f_c \approx 7.23 \text{ kHz}, \quad R_1 \approx 5.86 \text{ k}\Omega$$

Bài 2: BJT phân cực cầu chia áp

Dữ kiện:

$$V_{CC} = 18 \text{ V}, \quad R_1 = 33 \text{ k}\Omega, \quad R_2 = 10 \text{ k}\Omega, \quad R_C = 2.2 \text{ k}\Omega, \quad R_E = 1 \text{ k}\Omega$$

$$V_{BE} = 0.7 \text{ V}, \quad \beta_{DC} = \beta_{AC} = 50$$

Trình tự giải phù hợp cho BJT là:

1. Giải mạch DC trước để có I_B, I_C, I_E, V_{CE} .
2. Chốt điểm tĩnh Q và kiểm tra vị trí trên đường tải DC.
3. Dùng dòng tại điểm Q để tính tham số tín hiệu nhỏ rồi phân tích AC.

a. Phân tích DC

Cơ sở dùng

- Quy đổi cầu chia áp sang nguồn Thevenin
- KVL vòng base-emitter
- Quan hệ dòng BJT: $I_C = \beta I_B, I_E = (\beta + 1)I_B$
- KVL nhánh collector

Thay số

Cơ sở 1: mạch phân cực base bằng cầu chia áp được đổi sang nguồn tương đương Thevenin để tính dòng base dễ hơn:

$$V_{TH} = V_{CC} \frac{R_2}{R_1 + R_2} = 18 \frac{10}{33 + 10} = 4.186 \text{ V}$$

$$R_{TH} = R_1 \parallel R_2 = 33 \text{ k}\Omega \parallel 10 \text{ k}\Omega = 7.674 \text{ k}\Omega$$

Cơ sở 2: áp dụng KVL trên vòng base-emitter:

$$I_B = \frac{V_{TH} - V_{BE}}{R_{TH} + (\beta + 1)R_E} = \frac{4.186 - 0.7}{7.674 \text{ k}\Omega + 51 \cdot 1 \text{ k}\Omega} \approx 59.4 \mu\text{A}$$

Cơ sở 3: quan hệ dòng của BJT trong miền tích cực:

$$I_C = \beta I_B = 50 \cdot 59.4 \mu\text{A} = 2.97 \text{ mA}$$

$$I_E = (\beta + 1)I_B = 3.03 \text{ mA}$$

$$V_E = I_E R_E = 3.03 \text{ V}$$

Cơ sở 4: áp dụng định luật Ohm và KVL cho mạch collector:

$$V_C = V_{CC} - I_C R_C = 18 - 2.97 \text{ mA} \cdot 2.2 \text{ k}\Omega = 11.47 \text{ V}$$

$$V_{CE} = V_C - V_E = 11.47 - 3.03 = 8.44 \text{ V}$$

Kết luận

$$I_B \approx 59.4 \mu\text{A}, \quad I_C \approx 2.97 \text{ mA}, \quad I_E \approx 3.03 \text{ mA}, \quad V_{CE} \approx 8.44 \text{ V}$$

b. Điểm tĩnh Q và đường tải DC

Cơ sở dùng

- Điểm Q là cặp (I_C, V_{CE}) ở chế độ không tín hiệu
- Đường tải DC lấy từ KVL mạch collector-emitter

Thay số

Điểm tĩnh được xác định bởi cặp (I_C, V_{CE}) tại chế độ không tín hiệu:

$$Q : \quad I_C \approx 2.97 \text{ mA}, \quad V_{CE} \approx 8.44 \text{ V}$$

Cơ sở của đường tải DC là phương trình KVL vòng collector-emitter:

$$V_{CE} = V_{CC} - I_C R_C - I_E R_E \approx 18 - I_C (R_C + R_E)$$

Hai giao điểm xấp xỉ:

- Khi $I_C = 0$: $V_{CE} = 18 \text{ V}$.
- Khi $V_{CE} = 0$: $I_C \approx \frac{18}{2.2 \text{ k}\Omega + 1 \text{ k}\Omega} = 5.63 \text{ mA}$.

Kết luận

$$Q \approx (2.97 \text{ mA}, 8.44 \text{ V})$$

c. Hệ số ổn định nhiệt

Cơ sở dùng

- Công thức gần đúng để cho: $S = 1 + \frac{R_B}{R_E}$

Thay số

Để cho trực tiếp công thức gần đúng của hệ số ổn định nhiệt:

$$S = 1 + \frac{R_B}{R_E}$$

với R_B là điện trở nhìn tại cực base, bỏ qua $R_{in(base)}$:

$$R_B = R_1 \parallel R_2 = 7.674 \text{ k}\Omega$$

$$S = 1 + \frac{7.674 \text{ k}\Omega}{1 \text{ k}\Omega} = 8.674$$

Kết luận

$$S \approx 8.67$$

d. Phân tích AC, tính A_V , A_i và Z_0

Giả thiết mạch tín hiệu bé miền trung tần, bỏ qua r_o của transistor và không có tụ bypass emitter trong hình.

Cơ sở dùng

- $r_e \approx \frac{26 \text{ mV}}{I_E}$
- $r_\pi = \beta r_e$
- Điện trở vào tổng là song song
- CE không bypass emitter: $A_V \approx -\frac{\beta R_C}{r_\pi + (\beta + 1)R_E}$
- $A_i \approx A_V \frac{R_{in}}{R_C}$
- Bỏ qua r_o : $Z_0 \approx R_C$

Thay số

Cơ sở 1: điện trở emitter nội tại của BJT được lấy theo mô hình tín hiệu nhỏ:

$$r_e \approx \frac{26 \text{ mV}}{I_E} = \frac{26 \text{ mV}}{3.03 \text{ mA}} = 8.58 \Omega$$

Cơ sở 2: vì emitter không bypass nên điện trở emitter xuất hiện phản hồi âm trong AC, điện trở nhìn vào base xấp xỉ:

$$R_{in(base)} \approx \beta(r_e + R_E) = 50(8.58 + 1000) \approx 50.43 \text{ k}\Omega$$

Cơ sở 3: điện trở vào toàn mạch là song song của bộ chia bias và điện trở nhìn vào base:

$$R_{in} = R_1 \parallel R_2 \parallel R_{in(base)} = 33 \text{ k}\Omega \parallel 10 \text{ k}\Omega \parallel 50.43 \text{ k}\Omega \approx 6.66 \text{ k}\Omega$$

Cơ sở 4: với mạch CE có R_E không bypass, dùng công thức độ lợi gần đúng:

$$A_V \approx -\frac{\beta R_C}{R_{in(base)} + (R_E \text{ đã quy đổi trong } R_{in(base)})}$$

Dạng viết rõ theo mô hình π chính xác hơn là:

$$A_V \approx -\frac{\beta R_C}{r_\pi + (\beta + 1)R_E}, \quad r_\pi = \beta r_e$$

$$r_\pi = 50 \cdot 8.58 = 429 \Omega$$

$$A_V \approx -\frac{50 \cdot 2.2 \text{ k}\Omega}{429 \Omega + 51 \cdot 1 \text{ k}\Omega} \approx -2.14$$

Cơ sở 5: từ định nghĩa $A_i = i_o/i_i$ và $v_o = A_V v_i$, có thể suy ra gần đúng:

$$A_i = \frac{i_o}{i_i} \approx A_V \frac{R_{in}}{R_C} = -2.14 \frac{6.66 \text{ k}\Omega}{2.2 \text{ k}\Omega} \approx -6.48$$

Cơ sở 6: bỏ qua r_o thì nhìn từ collector ra chỉ còn chủ yếu là R_C :

$$Z_0 \approx R_C = 2.2 \text{ k}\Omega$$

Kết luận

$$A_V \approx -2.14, \quad A_i \approx -6.48, \quad Z_0 \approx 2.2 \text{ k}\Omega$$

e. Mặc thêm $R_L = 2.7 \text{ k}\Omega$

Tải mắc qua tụ ghép nên không làm đổi mạch DC. Trong AC, tụ là ngắn mạch nên tải song song với R_C :

$$Z_{out,loaded} = R_C \parallel R_L = 2.2 \text{ k}\Omega \parallel 2.7 \text{ k}\Omega \approx 1.21 \text{ k}\Omega$$

ĐỀ 3: Cuối kỳ HKII 2021-2022

Nguồn: de-thi-cuoi-ky-hkii-2021-2022-cac-thiet-bi-va-mach-dien-tu-ck-ii.pdf.

I. Trắc nghiệm

Câu	Đáp án	Giải thích
1	A	Mạch có tụ nối tiếp ngõ vào và điện trở xuống mass ở chân không đảo, nên là lọc tích cực thông cao. Với cấu hình gain không đảo $A_v = 1 + R_1/R_2$, damping factor $DF = 3 - A_v = 2 - R_1/R_2$.

Câu	Đáp án	Giải thích
2	C	Vùng nghèo không có hạt tải tự do; về vật lý còn ion cố định nhưng không phải hạt tải di động.
3	A	$\beta = I_C/I_B$. Nếu $I_B = 40I_C$ thì $\beta = 1/40$.
4	B	Tăng roll-off bằng tăng bậc và mắc nhiều tầng lọc nối tiếp.
5	C	Op-Amp lý tưởng có trở kháng ngõ vào vô cùng lớn, trở kháng ngõ ra bằng 0, độ lợi vòng hở vô cùng lớn.
6	D	Phân cực thuận diode: anode/p-type nối cực dương, cathode/n-type nối cực âm. A và B cùng đúng.
7	A	Mạch chia áp lấy V_{ref} tại nút giữa R_1, R_2 : $V_{ref} = 15 R_2/(R_1 + R_2)$.
8	C	Độ lợi kín Op-Amp phụ thuộc mạng hồi tiếp, nên thay đổi điện trở hồi tiếp sẽ thay đổi độ lợi.
9	D	Tầng đầu là khuếch đại đảo: $v_1 = -(3 \text{ k}\Omega/1 \text{ k}\Omega)(-0.6) = 1.8 \text{ V}$.
10	A	Lọc thông cao RC bậc 1 có $f_c = 1/(2\pi RC)$.
11	D	Đồ thị suy giảm lần lượt $-20, -40, -60 \text{ dB/dec}$ khi qua 3 tần số cắt, nên là thông thấp bậc 1 mắc 3 tầng.
12	A	Bảng Butterworth bậc 2 cho $R_1/R_2 = 0.586$. Với $R_2 = 2.7 \text{ k}\Omega$, $R_1 = 0.586 \cdot 2.7 = 1.58 \text{ k}\Omega$.

II. Tự luận

Bài 1: Thiết kế ổn áp Zener

Dữ kiện:

$$V_{in} = 24 \text{ V}, \quad V_Z = 10 \text{ V}, \quad P_{Z_{max}} = 240 \text{ mW}$$

$$R_L : 100 \Omega \rightarrow 500 \Omega$$

Cơ sở 1: công suất cực đại của Zener thỏa $P_Z = V_Z I_Z$, nên dòng cực đại là:

$$I_{Zmax} = \frac{P_{Zmax}}{V_Z} = \frac{240 \text{ mW}}{10 \text{ V}} = 24 \text{ mA}$$

Cơ sở 2: dòng tải lấy theo định luật Ohm $I_L = V_Z / R_L$. Tải nhỏ nhất về điện trở sẽ hút dòng lớn nhất:

$$I_{Lmax} = \frac{V_Z}{100 \Omega} = 100 \text{ mA}$$

Ngược lại, với tải lớn hơn thì dòng tải nhỏ hơn:

$$I_{Lmin} = \frac{V_Z}{500 \Omega} = 20 \text{ mA}$$

Cơ sở 3: áp dụng định luật Ohm cho điện trở nối tiếp:

$$I_S = \frac{V_{in} - V_Z}{R_S} = \frac{14}{R_S}$$

a. Điều kiện chọn R_S

Cơ sở dùng

- Điều kiện còn ổn áp ở tải nặng nhất: $I_S \geq I_{Lmax}$
- Điều kiện không quá công suất ở tải nhẹ nhất: $I_Z \leq I_{Zmax}$

Thay số

Cơ sở điều kiện 1: muốn còn ổn áp ở tải nặng nhất thì Zener phải còn ít nhất vừa dẫn, tức là dòng qua R_S phải không nhỏ hơn dòng tải lớn nhất:

$$I_S \geq I_{Lmax} \Rightarrow \frac{14}{R_S} \geq 100 \text{ mA} \Rightarrow R_S \leq 140 \Omega$$

Cơ sở điều kiện 2: ở tải nhẹ nhất, phần dòng dư chảy qua Zener là lớn nhất nên phải kiểm tra giới hạn công suất:

$$I_Z = I_S - I_{Lmin} \leq I_{Zmax}$$

$$\frac{14}{R_S} - 20 \text{ mA} \leq 24 \text{ mA} \Rightarrow \frac{14}{R_S} \leq 44 \text{ mA} \Rightarrow R_S \geq 318 \Omega$$

Ghép hai điều kiện biên lại:

$$R_S \leq 140 \Omega \quad \text{và} \quad R_S \geq 318 \Omega$$

Vì vậy **không tồn tại một giá trị R_S nào vừa đảm bảo ổn áp từ 100Ω đến 500Ω , vừa không làm Zener vượt công suất.** Đây là kết luận vật lý quan trọng hơn bản thân phép tính.

Nếu làm theo ghi chú của đề “lấy giá trị trung bình” giữa hai biên tính được:

$$R_{S,avg} = \frac{140 + 318}{2} \approx 229 \Omega$$

Nhưng giá trị này chỉ là lựa chọn trung gian hình thức, không thỏa điều kiện “luôn hoạt động ổn áp” ở toàn bộ dải tải.

Kết luận

Không tồn tại một giá trị R_S thỏa đồng thời cả hai điều kiện làm việc an toàn và ổn áp cho toàn dải tải đã cho.

b. Khi hở tải với $R_S \approx 229 \Omega$

Cơ sở dùng

- Hở tải: $I_L = 0$
- Khi đó toàn bộ dòng qua R_S đi qua Zener
- Công suất Zener: $P_Z = V_Z I_Z$

Thay số

Khi hở tải thì $I_L = 0$, nên theo định luật nút toàn bộ dòng qua R_S đều chảy qua diode Zener:

$$I_Z = \frac{24 - 10}{229} \approx 61.1 \text{ mA}$$

Sau đó dùng lại công thức công suất:

$$P_Z = V_Z I_Z = 10 \cdot 61.1 \text{ mA} = 611 \text{ mW}$$

So sánh:

$$611 \text{ mW} > 240 \text{ mW}$$

Kết luận: khi hở tải, Zener **không hoạt động an toàn**, bị quá công suất. Muốn an toàn ở hở tải thì phải ép dòng Zener không vượt 24 mA, tức là:

$$R_S \geq \frac{24 - 10}{24 \text{ mA}} \approx 583 \Omega$$

nhưng khi đó mạch lại không đủ dòng cho tải 100Ω .

Kết luận

Với $R_S \approx 229 \Omega$, mạch không an toàn khi hở tải.

Bài 2: Khuếch đại DMOSFET

Dữ kiện đọc từ đề và hình:

$$V_{DD} = 18 \text{ V}, \quad R_1 = 110 \text{ M}\Omega, \quad R_2 = 10 \text{ M}\Omega, \quad R_D = 1.8 \text{ k}\Omega, \quad R_S = 0.3 \text{ k}\Omega$$

$$I_{DSS} = 6 \text{ mA}, \quad V_{GS(off)} = -3 \text{ V}, \quad r_d = 20 \text{ k}\Omega$$

Các tụ rất lớn nên trong phân tích AC được xem là ngắn mạch.

Trình tự giải nên là:

1. Viết quan hệ DC để tìm V_G , V_S , V_{GS} và I_D .
2. Kết luận điểm tĩnh Q .
3. Chuyển sang mạch AC, tính g_m , độ lợi và trở kháng.

a. Phân tích DC

Cơ sở dùng

- Gate gần như không hút dòng
- Chia áp ở gate
- Định luật Ohm trên R_S
- $V_{GS} = V_G - V_S$
- Shockley cho đặc tuyến truyền đạt

Thay số

Cơ sở 1: gate của MOSFET gần như không hút dòng, nên điện áp gate vẫn lấy theo công thức chia áp:

$$V_G = 18 \frac{10}{110 + 10} = 1.5 \text{ V}$$

Cơ sở 2: điện áp source do dòng qua R_S tạo nên theo định luật Ohm:

$$V_S = I_D R_S = 0.3 I_D \text{ V}$$

$$V_{GS} = V_G - V_S = 1.5 - 0.3 I_D$$

Cơ sở 3: dùng phương trình Shockley cho đặc tuyến truyền đạt:

$$I_D = 6 \left(1 - \frac{V_{GS}}{-3} \right)^2$$

Thay quan hệ DC giữa V_{GS} và I_D vào để được phương trình một ẩn:

$$I_D = 6 \left(1 - \frac{1.5 - 0.3 I_D}{-3} \right)^2$$

Giải phương trình và chọn nghiệm vật lý:

$$I_{DQ} \approx 5.46 \text{ mA}$$

$$V_{GSQ} = 1.5 - 0.3(5.46) \approx -0.14 \text{ V}$$

$$V_{DSQ} = 18 - I_D(R_D + R_S) = 18 - 5.46 \text{ mA}(1.8 \text{ k}\Omega + 0.3 \text{ k}\Omega) \approx 6.53 \text{ V}$$

Kết luận

$$I_{DQ} \approx 5.46 \text{ mA}, \quad V_{GSQ} \approx -0.14 \text{ V}, \quad V_{DSQ} \approx 6.53 \text{ V}$$

b. Điểm tĩnh Q

Vậy:

$$Q : \quad I_D \approx 5.46 \text{ mA}, \quad V_{GS} \approx -0.14 \text{ V}, \quad V_{DS} \approx 6.53 \text{ V}$$

Nếu dùng trực tiếp dòng để cho $I_S \approx 5.5 \text{ mA}$ thì kết quả gần tương tự: $V_{GS} \approx -0.15 \text{ V}$, $V_{DS} \approx 6.45 \text{ V}$.

c. Mạch tương đương tín hiệu nhỏ AC

Ở miền AC, dùng các quy tắc chuẩn của phân tích trung tần:

- C_i, C_o, C_S xem như ngắn mạch.
- V_{DD} là mass AC.
- Source được nối mass AC do C_S bypass R_S .
- Gate có điện trở vào $R_1 \parallel R_2$.
- MOSFET thay bằng nguồn dòng phụ thuộc $g_m v_{gs}$ song song với r_d .
- Drain có R_D về mass AC.

d. Tính A_V, Z_O, Z_i

Cơ sở dùng

- $g_{m0} = \frac{2I_{DSS}}{|V_P|}$
- $g_m = g_{m0} \left(1 - \frac{V_{GS}}{V_P}\right)$
- $R'_D = R_D \parallel r_d$
- $A_V \approx -g_m R'_D$
- $Z_i \approx R_1 \parallel R_2$
- $Z_O \approx R_D \parallel r_d$

Thay số

Cơ sở 1: độ dẫn truyền tại điểm Q được suy ra từ hệ số cực đại của đặc tuyến Shockley:

$$g_{m0} = \frac{2I_{DSS}}{|V_P|} = \frac{2 \cdot 6 \text{ mA}}{3 \text{ V}} = 4 \text{ mS}$$

$$g_m = 4 \left(1 - \frac{-0.14}{-3}\right) \approx 3.82 \text{ mS}$$

Cơ sở 2: điện trở tải hiệu dụng tại drain là song song:

$$R'_D = R_D \parallel r_d = 1.8 \text{ k}\Omega \parallel 20 \text{ k}\Omega \approx 1.65 \text{ k}\Omega$$

Vì source được bypass về mass AC, mạch trở thành common-source chuẩn nên dùng:

$$A_V \approx -g_m R'_D = -3.82 \text{ mS} \cdot 1.65 \text{ k}\Omega \approx -6.30$$

Cơ sở 3: gate không hút dòng nên tổng trở vào chủ yếu là song song của mạng phân cực:

$$Z_i \approx R_1 \parallel R_2 = 110 \text{ M}\Omega \parallel 10 \text{ M}\Omega \approx 9.17 \text{ M}\Omega$$

Cơ sở 4: nhìn từ drain ra khi chưa mắc tải ngoài là song song của R_D và điện trở nội r_d :

$$Z_O \approx R_D \parallel r_d \approx 1.65 \text{ k}\Omega$$

Kết luận

$$g_m \approx 3.82 \text{ mS}, \quad A_V \approx -6.30, \quad Z_i \approx 9.17 \text{ M}\Omega, \quad Z_O \approx 1.65 \text{ k}\Omega$$

e. Nếu mắc thêm $R_L = 2.7 \text{ k}\Omega$

Tải phải mắc ở ngõ ra qua tụ ghép C_o , tức là một đầu R_L nối tại nút v_o sau tụ, đầu còn lại nối mass. Cơ sở là tụ ghép chặn DC nên không làm thay đổi điểm tĩnh của MOSFET, nhưng trong AC lại cho tín hiệu đi qua.

Khi có tải:

$$R_{AC} = R_D \parallel r_d \parallel R_L = 1.8 \text{ k}\Omega \parallel 20 \text{ k}\Omega \parallel 2.7 \text{ k}\Omega \approx 1.02 \text{ k}\Omega$$

Độ lợi mới nếu cần tính thêm:

$$A_{V,loaded} \approx -g_m R_{AC} = -3.82 \text{ mS} \cdot 1.02 \text{ k}\Omega \approx -3.9$$