

实验报告

数字逻辑与计算机组成实验

lab01: 选择器与优先编码器

姓名: 法童

学号: 251250046

邮箱: 251250046@smail.nju.edu.cn

实验时间: 2026-09-01

1 实验目的

1. 掌握二位四选一选择器的设计与实现，熟练使用 `always/case` 语句进行行为级描述。
2. 掌握带使能端 8-3 优先编码器的设计与实现，使用 `casez` 处理优先编码，并结合七段数码管完成译码显示。
3. 熟悉 FPGA 开发板拨码开关、LED、七段数码管的硬件映射与控制。

2 实验原理

多路选择器从多路数据输入中，根据选择控制信号选出其中一路送到输出。优先编码器对输入的多位信号按优先级判断，输出最高优先级有效位对应的编码值。本次实验的两个电路均为纯组合逻辑电路，无需时钟、无内部记忆，输出随输入即时变化。

3 实验环境与器材

- 开发板：Nexys A7-100T (FPGA 型号 xc7a100tcsg324-1)
- 开发工具：Vivado 2020.2
- 硬件描述语言：Verilog HDL

4 设计思路

4.1 选择器 (exp1)

模块含四个 2 位数据输入 $X_0 \sim X_3$ 和一个 2 位选择控制输入 Y ，利用 `case` 语句实现 4 选 1，将 Y 指定的那路数据输出到 F 。原理框图如下：

核心逻辑 (case 语句)：

```
1 always @(*)
2     case (Y)
3         0: F = X0;
4         1: F = X1;
5         2: F = X2;
6         3: F = X3;
7     endcase
```




图 1: 选择器原理框图

4.2 优先编码器 (exp2)

实现带使能端的高位优先 8-3 编码器：用 `casez` 做含通配符的模式匹配，使能有效时输出最高位 1 对应的编码值及有效标志；编码值再经 `bcd7seg` 模块译成七段数码管段选。原理框图如下：




图 2: 优先编码器原理框图

核心逻辑 (`casez` 语句):

```

1  casez (X)
2      8'b1??????? : begin Y = 4'b0111; valid = 1'b1; end
3      8'b01??????? : begin Y = 4'b0110; valid = 1'b1; end
4      8'b001??????? : begin Y = 4'b0101; valid = 1'b1; end
5      ... // 依次类推, 直至 8'b00000001
6      default:      begin Y = 4'b1111; valid = 1'b0; end
7  endcase

```

5 实验过程

1. 编写功能模块：分别实现选择器 `exp1` 与优先编码器 `exp2` 的逻辑模块，再按 `top` 包装模式编写顶层模块，把逻辑端口与板级引脚（SW、LED、七段数码管）相连。

2. 编写约束文件：从根目录的 `nexysa7.xdc` 复制，仅取消本次实验用到引脚的注释（注意 SW[8] 为 LVCMOS18），生成 `exp1.xdc` / `exp2.xdc`。
3. 综合与实现：运行 `build.bat` 完成综合、布局布线，生成比特流 `build/top.bit`。
4. 下载运行：运行 `prog.bat` 将比特流下载到开发板，拨动开关观察 LED / 数码管输出。




图 3: Vivado 综合与实现完成

6 测试方法

验证方法上，本实验从两方面确认设计正确性：一是用 Vivado 做功能仿真、观察波形图验证逻辑正确，二是下载到开发板实测。测试信号的选择上，选择器遍历选择端 Y 的 00/01/10/11，并给四个输入 $X_0 \sim X_3$ 赋不同特征值，验证 4 选 1 逻辑；优先编码器用单个 1 依次测试各优先级别、用多个 1 测试优先级覆盖、用全 0 和未使能测试边界情况。

7 实验结果

7.1 选择器 (exp1)

（现象描述：拨动 SW[1:0] 选择开关，LED[1:0] 输出对应的 $X_0 \sim X_3$ 数据，验证 4 选 1 功能。）




图 4: 选择器仿真波形

7.2 优先编码器 (exp2)




图 5: 优先编码器仿真波形

(现象描述: 使能 SW[8] 后拨动 SW[7:0], 数码管与 LED 显示最高位 1 对应的编码值。)

8 问题与解决办法

- 未使用位未约束导致报错: exp2 中输出 LED[3] 未使用, 但未约束触发布局布线警告/错误。解决: 在 top.v 中将其置 0, 并在 .xdc 中补上约束。

- **数码管多位同时点亮/小数点误亮：**exp2 只用一位数码管显示编码值，最初未处理位选与小数点，导致多位数码管同时点亮、小数点误亮。原因：Nexys A7 的位选 AN 与段选、小数点均为低有效，需要选通最右一位并把小数点熄灭。解决：在模块内 `assign AN = 8'b11111110` 只拉低 AN[0]，并 `assign DP = 1'b1`。

9 启示与建议

启示：

1. 初步掌握了 Verilog 的语法，如 `module/endmodule` 与端口声明、`wire/reg` 数据类型、`assign` 连续赋值、`always @(*)` 组合逻辑、`case/casez` 语句以及总线拼接 `{}` 等。
2. 掌握了通过 Verilog HDL 描述组合逻辑电路，并完成仿真、综合、上板测试的完整操作流程。
3. 发现了 `top.v` 顶层模块结合 `.xdc` 缺省源配置接口约束的便利性。

建议：建议把 `top.v` 顶层模块结合 `.xdc` 缺省源配置接口约束的便捷方法推广到课程教学中，帮助学生更有效率、更有条理地完成实验。