# Del Pochoco SoC a un macro ASIC

Proyecto 3 · Universidad de los Andes · Semestre 2026-2

Grupo 15
Martin Heiremans · Felix Svensson · Juan Pablo Saavedra

Profesor: Jorge Gómez Mir

Implementación con LibreLane 3.0.17 y GF180MCU D

Fecha de generación: 2026-11-02.
Entrega y defensa: 4 de noviembre de 2026, 10:30, Chile.

Este documento se regenera desde los reportes existentes. Un dato ausente se declara pendiente; nunca se sustituye por cero.

# 1. Resumen ejecutivo

Se migró el Pochoco SoC del Proyecto 2 real a un macro de celdas estándar. El juego conserva 107 instrucciones y estado en registros. Se construyeron una ROM combinacional con RAM mínima y una memoria unificada de flip-flops con restauración por reset. Ambas ejecutaron las mismas diez rondas y el mismo error de botón en simulación RTL. Los netlists jerárquicos A y B mapeados a celdas GF180 produjeron la misma traza de ciclos y los mismos estímulos.

La corrida de referencia documentada es final_A_v2_p100_u40: período 100 ns, utilización objetivo 40 %, área de die 414.450,000 µm², DRC 0, LVS 0, antena 0 y 9 corners. Cierre según los criterios solicitados: Sí.

# 2. Objetivo, alcance y procedencia

La fuente es FelixSvensson/Proyecto2AC, main, revisión 67d0c48bcc115614a4029ff024277cb53bc30a05. dev-game apunta a una revisión anterior. Se conserva el historial en una copia independiente. No se ejecutaron commits ni pushes y se deshabilitó el destino de push del remoto de referencia proyecto2. El PDF oficial del Proyecto 3 no estaba adjunto; se utilizó el enunciado completo transcrito por el usuario, guardado en docs/REQUISITOS_PROYECTO.md.

El producto es un macro digital con terminales lógicos. No incluye pads, anillo de ESD, encapsulado ni una garantía de fabricación. Las advertencias eléctricas adicionales se mantienen visibles en warning.log y no equivalen a un DRC o LVS limpio.

# 3. Arquitectura original

Espino es un procesador de 32 bits con 16 registros arquitectónicos RV32E; x0 es constante. El subconjunto implementado excluye desplazamientos y multiplicación/división. El controlador espera la lectura síncrona del register file y el LSU completa accesos de memoria con la latencia original. El programa usa sumas, restas y ramas para dividir y formar BCD.

| Dirección | Función |
|---|---|
| 0x80000000 | Escritura de dos dígitos |
| 0x80000004 | LED y captura simultánea de led_cycle_q |
| 0x80000008 | Lectura de cuatro botones |
| 0x8000000C | Contador libre de 32 bits |
| 0x80000010 | Instante de la última escritura de LED |
| 0x80010000 | Periférico SPI, sin uso por el juego |

# 4. Migración FPGA a ASIC

Se elimina el reset generado por por_cnt inicializado y se expone rst_ni activo bajo. Se sustituyen las primitivas SB_RAM40_4K por 15 registros de 32 bits con dos lecturas síncronas. La lectura coincidente con una escritura devuelve el dato anterior. No se utiliza initial ni readmemh en las fuentes ASIC de producción. Las constantes del programa pasan a lógica de ROM o a valores físicos de reset de FF.

El registro detallado de construcciones, justificación, cambios y validación está en docs/MIGRACION_ASIC.md. Las 14 advertencias iniciales de lint son señales o parámetros no usados; el log conserva archivo y línea. No se inventó una falla de LibreLane para el RTL FPGA original, porque esa corrida no se ejecutó.

# 5. Memoria y extensión del assembler

assembler/assembler.py conserva la interfaz histórica de dos argumentos y añade --rom-dir. Genera program_rom.v, program_meta.vh y program_reset.vh con orden determinista. Las pruebas verifican los límites de 1 a 256 instrucciones, todas las palabras emitidas, determinismo y codificación de las tres constantes de tiempo.

| Propiedad | A: ROM + RAM | B: unificada |
|---|---|---|
| Instrucciones reales | 107 palabras / 428 bytes | 107 palabras / 428 bytes |
| Datos usados por el juego | 0 palabras | 0 palabras |
| Capacidad implementada de datos | 1 palabra reservada | 1 palabra, contigua al programa |
| Contenido después de reset | ROM combinacional constante | Reset explícito de los 108 × 32 bits |
| Escritura en programa | Ignorada | Permitida por bytes; reset restaura |
| Lecturas | Síncronas, un flanco | Síncronas, un flanco |
| Carga SPI de programa | No se utiliza | No se utiliza |

La palabra de datos de reserva está en la dirección 107 × 4 = 0x1AC. No es un dato inferido del tamaño de un arreglo: todos los lw/sw del juego usan x1=0x80000000, y los monitores contaron cero accesos a RAM. La reserva mínima permite verificar lectura, escritura y byte enables sin exceder el uso real. B incluye honestamente los FF de programa y su red de reset; no presupone contenido mágico al encender.

# 6. Síntesis y trazabilidad

| Estrategia | Área jerárquica µm² | FF mapeados | Celdas reportadas |
|---|---|---|---|
| A | 147.741,350 | 869 | 5115 |
| B | 613.575,962 | 4293 | 17607 |

Fuente: results/synthesis/A_prod_hier/stat.json y B_prod_hier/stat.json. Estas síntesis usan la misma biblioteca TT y estrategia de mapeo jerárquica. No deben confundirse con el área de LibreLane, cuyos ajustes adicionales de síntesis y reparación producen otro número. El área final tras filler puede alcanzar el área del core; para comparar lógica se usa el área anterior al filler.


| Módulo, estrategia A | Área µm² |
|---|---|
| espino_register_file | 69.363,930 |
| espino_alu | 8.875,194 |
| cycle_counter | 3.714,278 |

El contador independiente representa 2.514 % del total de la misma síntesis jerárquica. led_cycle_q no se atribuye al contador: se mantiene en el periférico. La predicción previa (docs/PREDICCION_AREA.md)

anticipó el predominio del banco de registros en A y de la memoria en B; las mediciones permiten comprobarla sin repartir áreas arbitrariamente.

| Cinco celdas más usadas en A | Cantidad |
|---|---|
| dffrnq_1 | 866 |
| mux2_1 | 770 |
| nand2_1 | 643 |
| aoi22_1 | 488 |
| nor2_1 | 303 |

Los dffrnq implementan estado y salidas síncronas; los mux2 seleccionan escrituras y lecturas del banco; NAND/AOI/OAI implementan decodificación, multiplexores y lógica de operación. La asociación cuantitativa por módulo procede de stat.json y de las instancias preservadas por deferred_flatten, no de una atribución visual.




Área de las dos arquitecturas en la síntesis jerárquica comparable.

# 7. Timing y ruta crítica

WNS representa el peor slack negativo; cuando todas las rutas cumplen, esta métrica es cero, y el slack positivo se consulta como worst slack (ws). TNS suma solo los slacks negativos. Se verifican setup y hold en combinaciones min/nom/max de RC y TT/SS/FF. Los CSV corners.csv conservan las cuatro métricas de cada corner. Los resultados intermedios pueden conservar valores de corners de una etapa anterior: las conclusiones de cierre se basan exclusivamente en STA post-PnR final.

| Corrida | T ns | Setup slack ns | Hold slack ns | Cierre |
|---|---|---|---|---|
| A_p50_u40_v2_20261028T174610Z | 50 | -8,868 | 0,120 | No |
| A_p60_u40_v2_20261028T152420Z | 60 | 1,132 | 0,120 | Sí |
| A_p80_u40_v2_20261028T150844Z | 80 | 21,132 | 0,120 | Sí |
| A_v2_p100_u40 | 100 | 41,132 | 0,120 | Sí |

El menor período que cerró entre las corridas actualmente terminadas es 60 ns: $f_{max,observada}$ = 1000 / 60 = 16.667 MHz. Es una cota experimental sobre los puntos muestreados, no una demostración del óptimo continuo. El juego final se ejecuta a 10 MHz; un experimento de síntesis con otro objetivo no cambia automáticamente el reloj físico ni las constantes de software.

La ruta crítica del layout final conecta instr_rdata[4] con ram_b_rdata[16] a través de decodificación/ejecución y lectura de memoria. Su retardo Q→D es 54,650438 ns en max_ss_125C_4v50. Los pines completos y el reporte trazable se presentan en los resultados finales complementarios; no se atribuye la ruta crítica al contador de ciclos por su función o tamaño.

# 8. Optimización del RTL

asic/variants/asic_memory_registered_addr.v registra la dirección y selección del puerto B de A y evalúa la ROM después de ese límite de registro. El dato de RAM se conserva con lectura anterior a escritura. El contrato visible continúa siendo una respuesta al mismo flanco, pero se divide la ruta combinacional que antes atravesaba dirección calculada y decodificación ROM dentro del mismo ciclo.

La variante pasó el juego con los mismos estímulos y salidas, las pruebas de memoria y 2.000 ciclos aleatorios reproducibles de comparación con la memoria anterior. Esto es evidencia funcional acotada, no una prueba formal exhaustiva. No se modifica B.

| Métrica comparable | Antes | Después |
|---|---|---|
| Área de síntesis µm² | 154.474,029 | 158.194,893 |
| Peor slack setup ns | 41,132 | 41,246 |
| Cierre en nueve corners | Sí | Sí |

Cambiar CLOCK_PERIOD puede alterar la optimización lógica, buffers, placement y área. Por eso no se estima el barrido restando un número fijo al slack de una sola corrida: se ejecutan implementaciones separadas.

# 9. Constantes de tiempo


| Magnitud | 25 MHz, referencia | 10 MHz, final |
|---|---|---|
| Espera de tres segundos | 75.000.000 ciclos | 30.000.000 ciclos |
| Una décima | 2.500.000 ciclos | 1.000.000 ciclos |
| Divisor del promedio de diez | 25.000.000 ciclos | 10.000.000 ciclos |

La fuente entregada en main contenía para la espera el par 0xEE6B y 640: representa 250.000.000 ciclos, no 75.000.000. El game.hex incluido en esa misma revisión sí contiene 75.000.000 ciclos; solo difieren las palabras 8 y 9 entre fuente ensamblado y hexadecimal. Por tanto, la imagen FPGA incluida coincide con

el informe, mientras que el fuente de main quedó desincronizado. Se preservó el fuente en sw/game_fpga_original.s y se corrigió/regeneró la copia de Proyecto3AC. Evidencia: results/environment/original_program_consistency.json. El manifiesto de producción registra hash 7865fa1f747b19f3482354dc68ec1075c7722cc24214eed0a46b4bfd71e9aad0. La imagen acelerada utiliza 300/100/1000 ciclos y es idéntica en las simulaciones RTL y netlist; no se utiliza para medir el layout final.

# 10. Floorplan, alimentación y costo

LibreLane construye filas de celdas, tap/endcap, red VDD/VSS, placement, CTS y routing para GF180MCU D. El objetivo final es FP_CORE_UTIL=40, que es utilización inicial y no debe confundirse con la ocupación después de buffers y filler. El orden final de terminales se especifica en asic/constraints/pins.cfg: clock/reset al norte, botones al oeste, LED/displays al este y SPI al sur. Son terminales de macro, no pads físicos. Las coordenadas reales se extraen de OpenDB con scripts/extract_layout.py.




Violaciones iniciales de routing y DRC final frente a la utilización; solo corridas terminadas.


| Corrida | Die µm² | USD equivalente | DRC / LVS / ant. |
|---|---|---|---|
| A_gf180_p100_u40 | 395.416,000 | 9.094,568 | 0 / 0 / 0 |
| A_opt_v2_p100_u40 | 424.085,000 | 9.753,955 | 0 / 0 / 0 |
| A_p100_u30_v2_resume | 547.483,000 | 12.592,109 | 0 / 0 / 0 |
| A_p100_u50_v2_recovery | 334.270,000 | 7.688,210 | 0 / 0 / 0 |
| A_p50_u40_v2_20261028T174610Z | 414.450,000 | 9.532,350 | 0 / 0 / 0 |
| A_p60_u40_v2_20261028T152420Z | 414.450,000 | 9.532,350 | 0 / 0 / 0 |
| A_p80_u40_v2_20261028T150844Z | 414.450,000 | 9.532,350 | 0 / 0 / 0 |
| A_v2_p100_u40 | 414.450,000 | 9.532,350 | 0 / 0 / 0 |
| B_p100_u30_v2_resume_20261102T153658Z | 2.158.790,000 | 49.652,170 | 0 / 0 / 0 |
| final_A_v2_p100_u40 | 414.450,000 | 9.532,350 | 0 / 0 / 0 |

Costo equivalente = área del die [µm²] / 1.000.000 × US$23.000/mm². Esta regla lineal del enunciado no incluye rendimiento de fabricación, máscaras, costos fijos, encapsulado, pruebas ni volumen. La elección ROM frente a FF de programa tiene el mayor impacto arquitectónico en las áreas de síntesis medidas; el costo final depende además del floorplan efectivo.


# 11. Signoff y layout

Las métricas de DRC provienen de Magic y del router; LVS de Netgen; antena de OpenROAD; timing de STA con SPEF. La instalación del PDK no proporciona KLAYOUT_DRC_RUNSET y LibreLane omite esa comprobación con advertencia: no se presenta como DRC de KLayout aprobado. El DRC limpio reportado corresponde a Magic. Las advertencias de capacitancia máxima permanecen en los logs; requieren revisión eléctrica si se pretende integrar o fabricar el macro.


Se preservó un estado real de diagnóstico con DRT_OPT_ITERS=0 (1924 violaciones) desde el mismo estado previo al routing; es un estado de diagnóstico y sus 1.924 violaciones coinciden con la primera pasada real del flujo completo. El caso seleccionado es un Short en Metal2 entre regs[2][11] del register file y net462, caja (33,74;154,09)-(34,02;154,47) µm. Las capturas antes/después proceden de los GDS reales. El routing completo registró 1.924, 665, 476, 3 y 0 violaciones; después de reparar antena volvió a rutear y registró 18, 1 y 0. La métrica de iteración 0 se sobrescribe en esa segunda pasada; el gráfico usa el primer conteo del log completo. Configuración, reporte crudo y coordenadas están en results/incidents/drc_case/. No se insertó una falla artificial en el RTL.




Vista real de KLayout del GDS final_A_v2_p100_u40; capas de metal en gris.



Register file: cajas reales de instancias identificadas por u_rf.




ALU: cajas reales de instancias identificadas por u_alu.



Contador: cajas reales de instancias identificadas por u_cycle_counter.

# 12. Simulación RTL y post-síntesis

sim/asic_game_tb.v aplica botones 127 ciclos después de observar el LED objetivo. Por la secuencia de sondeo y lectura del programa, el tiempo medido es 136 ciclos: no debe confundirse el retardo del estímulo con el instante de lectura del contador. Diez aciertos acumulan 1.360 ciclos. Un error después del primer acierto conserva el número de rondas y el acumulador. El programa calcula el promedio y reinicia por botón 4; posteriormente se prueba otro reset externo.

scripts/gate_verify.py ejecuta realmente los netlists jerárquicos A y B mapeados a celdas estándar GF180. Los archivos de estímulos por ciclo se comparan byte a byte; las líneas STORE/REACTION/CORRECT/WRONG/PASS también coinciden. No se anotó SDF. Las formas de onda seleccionadas se conservan comprimidas en results/functional/waves/.

# 13. Reproducibilidad y limitaciones

Las configuraciones efectivas, reportes finales y esquinas están en results/runs/. Las fuentes y hashes se conservan en results/snapshots/. Las instalaciones y PDK permanecen fuera de Git, en /opt/proyecto3-tools dentro de Ubuntu. scripts/run_flow.sh exige la versión fijada; scripts/collect_results.py no convierte métricas faltantes en ceros. El README detalla los comandos de regeneración. La defensa presencial sigue siendo responsabilidad del grupo y no puede darse por realizada por generar una guía.

# Resultados finales complementarios

## Comparación física de memorias

| Arquitectura | Síntesis µm² | Die µm² | Setup mínimo ns | Hold mínimo ns | Cierre |
|---|---|---|---|---|---|
| A comparativa | 154.474,029 | 547.483,000 | 43,315 | 0,129 | Sí |
| B | 628.066,477 | 2.158.790,000 | 9,666 | 0,120 | Sí |

Corridas comparadas: A_p100_u30_v2_resume y B_p100_u30_v2_resume_20261102T153658Z. Usan la misma revisión RTL v2, programa de producción, biblioteca, período de 100 ns, utilización inicial del 30 % y orden automático de terminales. A usa 6 threads de routing y B usa 6. Se conservan sus configuraciones efectivas y puntos de reanudación. La corrida final obligatoria de A se presenta por separado: 100 ns, 40 % y distribución de terminales por función.

Con la relación lineal del enunciado, el costo equivalente de A comparativa es US$12.592,109 y el de B es US$49.652,170. La relación de áreas de die B/A es 3,943. Estos costos usan die físico, no área de celdas de la síntesis jerárquica.

La comparación seleccionada utiliza el orden predeterminado de routing en ambas memorias. También se conservan ensayos parciales de B al 40 % y la recuperación de un cruce Metal3 en results/incidents/routing_recovery/ y results/environment/. Esos estados parciales no se confunden con signoff completo.

En B, el menor período entero medido con STA sobre el layout fijo es 91 ns, con 10,989 MHz observados; el período inmediatamente inferior, 90 ns, falla. Los retardos externos absolutos permanecen fijos en el SDC. Es una caracterización del layout, no una síntesis/PnR nueva para cada período.

La comparación con A usa el mismo método: A pasa a 57 ns (17,544 MHz), frente a 91 ns (10,989 MHz) en B. La resolución temporal de ambos límites es de 1 ns.

## Utilización objetivo y ocupación después de routing

| FP objetivo % | Die µm² | Ocupación antes de filler % | Peor setup ns | Cierre |
|---|---|---|---|---|
| 30 | 547.483,000 | 39,235 | 43,315 | Sí |
| 40 | 414.450,000 | 51,383 | 41,132 | Sí |
| 50 | 334.270,000 | 63,672 | 38,455 | Sí |


El menor die cerrado entre las utilizaciones ensayadas corresponde al 50 %: 334.270,000 µm². Es el mínimo observado en esta grilla; la entrega mantiene el 40 % obligatorio. La ocupación aumenta después de síntesis por buffers, reloj, taps y reparación; no se presenta la ocupación con filler como eficiencia lógica.

## WNS / TNS por corner típico y lento


| Objetivo | Setup TT | Setup SS max RC | Hold TT | Hold SS max RC |
|---|---|---|---|---|
| 50 ns | 0.000 / 0.000 | -8.868 / -581.859 | 0.000 / 0.000 | 0.000 / 0.000 |
| 60 ns | 0.000 / 0.000 | 0.000 / 0.000 | 0.000 / 0.000 | 0.000 / 0.000 |
| 80 ns | 0.000 / 0.000 | 0.000 / 0.000 | 0.000 / 0.000 | 0.000 / 0.000 |
| 100 ns | 0.000 / 0.000 | 0.000 / 0.000 | 0.000 / 0.000 | 0.000 / 0.000 |

Todas las entradas son WNS / TNS en ns. Los nueve corners completos están en corners.csv. La corrida de 50 ns terminó con código de salida cero, pero falla los criterios temporales; se clasifica como no cerrada a partir de sus métricas.

## Caso de DRC localizado y corregido



Estado de diagnóstico antes de completar optimizaciones.



Misma región en el GDS final: DRC limpio.

Metal2 azul; Metal1 y vías en gris. Caja roja extraída del reporte DRC real; no es una ilustración conceptual.

## Ruta crítica del GDS final

Corner max_ss_125C_4v50. Inicio: u_pochoco.u_ram._604_/Q, señal u_pochoco.instr_rdata[4]. Fin: u_pochoco.u_ram._648_/D, estado u_pochoco.ram_b_rdata[16]. El retardo combinacional Q→D es 54.650438 ns; la llegada total es 60.116585 ns. La ruta atraviesa decodificación/ejecución de una dirección de datos y selección de lectura de memoria. El contador de ciclos no es la ruta crítica de esta corrida.

La variante optimizada cambia el extremo crítico hacia led_cycle_q del periférico. Se elimina presión sobre la lectura de ROM, pero aparece otra ruta de control/ejecución; el peor slack global solo aumenta 0,114 ns y el área aumenta 2,409 %. Por ese motivo se conserva la versión anterior para la corrida final. No se comparan retardos Q→D de rutas distintas como si fueran la misma ruta.

## Acotación temporal con layout fijo

Se vuelve a ejecutar STA con los mismos cables, SPEF y retardos externos absolutos de entrada/salida. Solo cambia el período de create_clock en un SDC explícito. Este experimento complementa al barrido de síntesis/PnR; no representa un nuevo placement optimizado para ese período. La tabla muestra el menor período aprobado y el fallo medido inmediatamente inferior de cada layout; todas las muestras de búsqueda se conservan en results/timing/.

| Layout | T ns | Setup slack ns | Hold slack ns | Timing 9 corners |
|---|---|---|---|---|
| A_p100_u30_v2_resume | 56.0 | -0,685 | 0,129 | No |
| A_p100_u30_v2_resume | 57.0 | 0,315 | 0,129 | Sí |
| A_v2_p100_u40 | 58.0 | -0,868 | 0,120 | No |
| A_v2_p100_u40 | 59.0 | 0,132 | 0,120 | Sí |
| B_p100_u30_v2_resume_20261102T153658Z | 90.0 | -0,334 | 0,120 | No |
| B_p100_u30_v2_resume_20261102T153658Z | 91.0 | 0,666 | 0,120 | Sí |
| final_A_v2_p100_u40 | 58.0 | -0,540 | 0,107 | No |
| final_A_v2_p100_u40 | 59.0 | 0,460 | 0,107 | Sí |

El menor período verificado para el layout final fijo es 59 ns, equivalente a 16.949153 MHz. Es un máximo observado sobre la resolución ensayada. La corrida de entrega continúa siendo 100 ns (10 MHz); no se alteraron sus constantes de software.

### Límites eléctricos conservados

El layout final de A cumple los criterios explícitos de DRC Magic, LVS, antena, setup y hold del enunciado. No tiene cierre eléctrico completo: max_ss reporta 2.196 violaciones de slew, 57 de fanout y 4 de capacitancia. Son métricas reales adicionales de checks.rpt/metrics.json; deben resolverse para una integración física que exija esos límites. No se ocultaron ni se desactivaron verificaciones para hacer pasar la entrega.

B también conserva límites eléctricos pendientes: los máximos entre corners son 15.634 de slew, 291 de fanout y 1.923 de capacitancia. Su cierre de los criterios explícitos de la rúbrica no se presenta como preparación completa para fabricación. Los conteos están conservados en sus métricas y en final_artifact_audit.json.

### Bloque de mayor área

En la síntesis jerárquica comparable, el register file es el bloque funcional de mayor área en A (69.363,9296 µm²). La ALU ocupa 8.875,1936 µm² y el contador 3.714,2784 µm², 2,514 % del total de esa misma síntesis. El core agregado incluye otros módulos; no se suma de nuevo con sus hijos.

# 14. Conclusiones

La migración elimina dependencias de inicialización y primitivas iCE40 y mantiene la latencia que necesita Espino. Las dos arquitecturas de memoria ejecutan la misma aplicación; B paga el costo de almacenar instrucciones reescribibles en FF. El register file es un bloque de área importante en A, coherente con la predicción. Los estados de cierre deben consultarse por corrida y corner; ninguna imagen conceptual sustituye GDS, DRC, LVS o simulación. El checklist distingue lo completado de los puntos todavía parciales.

# 15. Referencias y anexos

Informe_Proyecto2.pdf (fuente de organización y nombres del grupo).
docs/REQUISITOS_PROYECTO.md (enunciado transcrito).
https://github.com/FelixSvensson/Proyecto2AC
https://librelane.readthedocs.io/en/stable/
https://gf180mcu-pdk.readthedocs.io/en/latest/
https://openroad.readthedocs.io/en/latest/
https://www.klayout.de/doc-qt5/code/class_LayoutView.html
Anexos experimentales: results/summary.csv, results/runs/*/corners.csv, results/synthesis/*/stat.json, results/optimization/, results/layout/.