
贡献者: 陈鹏辉 陈典




贡献者: 李振宇 吴小明

* / 6
(1)二地址指金操作数位数为16-6-6-4,有24二16种操作
二二地址指至最级 16-M-N种
(2)二地址指金每成了一种,可构成2种一种业指线,一地址指线成了一种,
可构成124种零地址指全操作码。
::二地址指全操作码位数为4位,没有X种二地址指定
·至多有(24-x)x26种一地址指至
·· 至今有[(2 ⁴ -x) x2 ⁶ -N] x2 种零地址指定
$M = [(2^4 - X) \times 2^6 - N] \times 2^6$
$x = z^4 - Mxz^{-12} - Nxz^{-6}$

<mark>7. 16</mark>

贡献者: 史曾源 徐昊洋

7.16.(1) [OP(7任) [M(3位)] A (6任)]
OP是操作码,M是到达试,A是地址码
(2) 直接建筑最大数范围是 26=64位



贡献者: 郝振云 冯惠妍



V.



7,



7、16(5) 采用补码表示时.相对寻址的位移量为 31~-32

(6) 立即寻址执行时间最短、因为此时不需寻址。

间接寻址执行时间最长,因为此时需进行一次列多次访问.

相对导业便利程序浮动。因为此时操作数位置可随程序存储区的变动而改变,总是相对于程序一段距离。

变址寻址最近会处理数组问题,此时变址值可有动修改而不常修改程序

贡献者: 马付敏 黄韵萍


(7)将指令格式改为双字格式↩		
OP (7) ₽	寻址特征(3)↩	A1 (6) ₽
A2 (16) &		
(8)可采用上述双字长一地址指令,通过合适的存执方式完成。↩		成。↩

8.2 什么是指令周期? 指令周期是否有一个固定值? 为什么?

- 1) 指令周期是指 CPU 每取出并执行一条指令所需的全部时间。
- 2)由于计算机中各种指令执行所需的时间差异很大,因此为了提高 CPU 运行效率,即使在同步控制的机器中,不同指令的指令周期长度都是不一致的,也就是说指令周期对于不同的指令来说不是一个固定值。
- 3)指令周期长度不一致的根本原因在于设计人员,为了提高 CPU 运行效率 而这样安排的,指令功能不同,需完成的微操作复杂程度亦不同,因此,不同指令的指令周期也不同。

8.3 画出指令周期的流程图,分别说明图中每个子周期的作用。

流程图如下:



取指周期:完成取指令和分析指令的操作。

间址周期:取操作数的有效地址。


执行周期: 执行指令的操作。

中断周期:将程序断点保存到存储器。

8.5 中断周期前是什么阶段?中断周期后又是什么阶段?在中断周期 CPU 应完成什么操作?

中断周期前是指令的执行阶段(处于执行周期)。中断周期后是取指令阶段(处于取指周期)。在中断周期中, CPU 应完成关中断、保存断点和转中断服务程序入口三个操作。

<mark>8. 26</mark>



按下图所示时间轴给出的设备请求中断的时刻,画出 CPU 执行程序的轨迹。设间均为 20 μs。 A服务 B服务 C服务 C R B C C

8.27 设某机有 3 个中断源,其优先级按 1→2→3 降序排列。假设中断处理时间 发生 5 次中断请求,图中①表示 1 级中断源发出中断请求信号,其余类推,画出

B请求C请求

贡献者: 叶欢 黄嘉华

时钟周期 = 0.4 × 10-6 s 机器周期 = 0.4 × 10-6 s

- ① 平均描写周期 = 10⁻⁶s 每个描写周期包含 10⁻⁶s
- 可改变芯片后,机器周期=1.6 Ws N25=4 Ws 平均指至执行速度为 4ms = 0.15 Mps
- 多 若要得到 题 0.8/MIPS 的指数行速度, 和指图期为 前mps = 1.35 us 机备制= 20.5 us 时钟附 = 0.4 = 0.115 us

9. 13 (1)

贡献者: 李昕宜 侯林林

PCo, MARi

取指周期

 $(PC) \rightarrow Bus \rightarrow MAR$

1→R M(R) =1(对内存的读命令有效)

 $M (MAR) \rightarrow MDR$

(MDR) \rightarrow Bus \rightarrow IR MDR₀, IR_i

 $OP(IR) \rightarrow CU$

 $(PC) + 1 \rightarrow PC$ PC_{+1}

执行周期

(R₄) → Bus → MAR→ 地址线 R4₀, MAR_i

1→R M(R) =1(对内存的读命令有效)

 $M (MAR) \rightarrow MDR$

 $MDR \rightarrow Bus \rightarrow Y$ $MDRo, Y_i$


 $(R_2) \rightarrow Bus \rightarrow ALU$ R20, ALU_i

 $(R_2)+(Y) \rightarrow Z$ "+"

 $(Z) \rightarrow Bus \rightarrow R_2$ Z_0, R_2

9. 13 (2)

贡献者: 马俊博 李星宇



贡献者: 谢德龙 孔连杰

PC -> Bus -> MAR	& PC., MAR;
MIMAR) > MOR	R/-W=2
MOR -> Bus -> IR	MDRo, IR;
pc+1 →pc.	PC+1.
(op = 3)	
TLOA.	
pc+DCIR) -> EAR	PCo, IRo, +. EAR
EAR -> Bus -> MAR	EAR., MAR;
MCMAR) -> MDR	R/-w = R
MITA -> Bus -> All	MOR., ACC;

贡献者: 张天姿 张珊

2842 24491 9.14(2)	1901	其 为 3
列州 八本月 :	PC -> Bus -> MAR	PCo MARI.
	M(MAR) ->MDR	MARO R/W=R, MPRI
-	MPR - Bus -> IR	MDRO IRI
	PC+1 → PC	+
机行序期:	(XR)+ Ad(IR) > EAR	XRo Ad(IR)o + EARi
	EAR →BUS → MAR	EARO MAROI
	M(MAR) -> MOR	MARO, P/W=R, MDRI.
	MDR → BUS → X.	MPRo. Xx. Acto. X1.
	(ACC)-X → LATCH.	ACED. XO, Ki="-" LATCH-
	LATCH→ BUS → ACC	LATCHO ACCI

贡献者: 牛顿 王昊

(1) 取指周期: To: PE→MAR, I→R

Ti: M(MAR)→MDR, (PC)+1→PC

To: MPR→IR, OP(IR)→ID

执行周期: To: Ad (IR)→MAR, I→R

Ti: M(MAR)→MDR

To: MDR→Y

To: (R) †Y)→Z

To: Z→R,

其中ALU 输入端 分别连接 点线和寄存器 Y的 等函出端

ALU的输出端与寄存器 Z的输入端相连, Y的 输入端的

总线相连, Z的 输出端的流线相连.

10. 2 (2)

贡献者: 阮荣坤 周志鹏

(2)₽

取指周期: TO PC -> MAR, 1 -> R↓

T1 $M(MAR) \rightarrow MDR$, $PC + 1 \rightarrow PC \leftarrow$

T2 MDR → IR, OP(IR) → ID+

执行周期: TO Ad(IR) -> MAR, 1 -> R↓


T1 M(MAR) → MDR↔

T2 (MDR) + 1 → ACC → R14


T3 R1 → MDR, 1 → W↔

T4 MDR \rightarrow M(MAR), (PC + 1) * R1 + PC * $\overline{\text{R1}}$ \rightarrow PC+

贡献者: 田智君 罗布顿珠



10. 4 (4)



10.9 试比较组合逻辑设计和微程序设计的设计步骤和硬件组成,说明哪一种 控制速度更快,为什么?

一)设计步骤

组合逻辑控制器的设计步骤: 1) 拟定机器的指令系统; 2) 确定 CPU 总体结构; 3) 确定时序系统, 拟定指令流程; 4) 安排每条指令中微操作的节拍; 5) 列出微操作命令的操作时间表; 6) 写出每一个微操作命令的逻辑表达式并化简; 7)

微程序控制器的设计步骤:前三个步骤和组合逻辑控制器相同,后边的步骤如下:

- 1) 写出对应机器指令的微操作及节拍安排;
- 2) 确定微指令格式 (确定微指令的编码方式和后继微地址的形成方式);
- 3)编写微指令码点。

画出相应的组合逻辑电路图。

- 二)**硬件组成:**组合逻辑控制器由组合逻辑电路提供微命令,其核心器件是各种门电路构成的复杂树形网络;微程序控制器由存储逻辑(微指令)提供微命令,其核心器件是控制存储器。
- 三)组合逻辑控制器速度更快,因为其微命令全部由硬件(组合逻辑门电路)产生。