由于CPU内部操作的速度较快,而CPU访问一次存储器的时间较长,因此机器周期通常由()来确 定。 ● A. 存取周期 B. 执行周期 C. 间址周期 D. 指令周期 2.【单选题】 (1分) 设相对寻址的转移指令占3个字节,第一个字节是操作码,第二三个字节是相对位移量,用补码表示。 每当CPU从存储器取出一个字节时,自动完成PC+1—>PC,若当前PC为3000H,指令JMP*L(*是相 对寻址特征) 要转移到2FF8H, 该指令的第二三个字节内容是() A. FFF6H B. FFF8H • C. FFF5H D. FFF7H 3. 【单选题】 (1分) 下列给出的处理器类型中, 理想情况下, I. 单周期CPU Ⅱ. 多周期CPU Ⅲ. 基本流水线CPU IV. 超标量流水线CPU CPI为1的是() ○ A. 仅I、Ⅱ ■ B. 仅Ⅲ、IV ○ C. 仅Ⅱ、IV

● D. 仅I、Ⅲ


4.【单选题】 (1分)
I/O采用统一编址时,进行输入输出操作的指令是()。
■ A. 控制指令
■ B. 程序指令
C. 输入输出指令
● D. 访存指令
5.【单选题】 (1分)
浮点数的表示范围和精度取决于 () 。
A. 阶码的机器数形式和尾数的机器数形式
■ B. 阶码的位数和尾数的位数
■ C. 阶码的位数和尾数的机器数形式
D. 阶码的机器数形式和尾数的位数
6.【单选题】 (1分)
Cache的地址映象中,比较多的采用"按内容寻址"的相联存储器来实现的是()。
■ A. 组相联映象
● B. 全相联映象
○ C. 直接映象
■ D. 都正确

某机器共有49个微操作控制信号,构成4个相斥的微命令组,每组分别包含8、3、16、22个微命令,已知可判定的外部条件有4个,微指令字长27位,则控制存储器的容量为()

- A. 256 × 16
- B. 128 × 27
- C. 128 × 16
- D. 256 × 27

8. 【单选题】 (1分)

下图为补码一位乘法原理图



正确的是 ()

- A. A: 求补电路 B:[X]补 C:部分积寄存器 D:异或门
- B. A: 求补电路 B:|X| C:部分积寄存器 D:异或门
- C. A: 取反电路 B:|X| C:部分积寄存器 D:与门
- D. A: 取反电路 B:[X]补 C:部分积寄存器 D:与门

以下关于指令周期的描述,正确的是()

- A. CPU保存─条指令的时间
- B. CPU取出一条指令的时间
- C. CPU取出并执行一条指令的时间
- D. CPU执行一条指令的时间

10.【单选题】 (1分)

某机器指令格式如下所示:

操作码 OP	X	形式地址 A
--------	---	--------

X为寻址特征位

X取值	寻址方式	
00	直接寻址	
01	寄存器寻址,A=01H 表示使用寄存器 R1	
	A=02H 表示使用寄存器 R2	设取指周期后
10	寄存器间接寻址,A=01H 表示使用寄存器 R1	
	A=02H 表示使用寄存器 R2	
11	PC 相对寻址	
]

寄存器内容: (PC) =44A1H, (R1) =1022H, (R2) =5553H (H代表十六进制数), 请确定指令B 381H的寻址方式和有效地址为 ()

- A. 直接寻址 81H
- B. 相对寻址 4422H
- C. 相对寻址 4522H
- D. 寄存器间接寻址 1022H

在定点机中执行算术运算时,有时会发生溢出,其主要原因是()

- A. 内存容量不足
- B. 操作数地址过长
- C. 操作数地址过短
- D. 运算结果无法表示

12.【单选题】 (1分)

下列关于"自陷"(Trap, 也称陷阱)的叙述中, 错误的是()


- A. 自陷可用于实现程序调试时的断点设置和单步跟踪
- B. 自陷处理完成后将返回到陷阱指令的下一条指令执行
- C. 自陷是通过陷阱指令预先设定的一类外部中断事件
- D. 自陷发生后CPU将转去执行操作系统内核相应程序

13.【单选题】 (1分)

某机器字长16位,主存按字节编址,转移指令采用相对寻址,由两个字节组成,第一字节为操作码字段,第二字节为相对位移量字段。假定取指令时,每取一个字节PC自动加1。若某转移指令所在主存地址为2000H,相对位移量字段的内容为06H,则该转移指令成功转移后的目标地址是()

- A. 2007H
- B. 2006H
- C. 2008H
- D. 2009H

若某计算机最复杂指令的执行需要完成5个子功能,分别由功能部件A~E实现,各功能部件所需时间分别为80 ps、50 ps、50 ps、70 ps和50 ps,采用流水线方式执行指令,流水段寄存器延时为20 ps,则CPU时钟周期至少为()



15.【单选题】(1分)

所谓寻址方式是指确定本条指令操作数的地址或者下一条要执行指令的地址,一般分为()

A. 数据寻址和间接寻址

● B. 数据寻址和指令寻址

- C. 直接寻址和间接寻址
- D. 指令寻址和间接寻址

16.【单选题】 (1分)

假定主存按字节编址,cache共有64行,采用4路组相联映射方式,主存块大小为32字节,所有编号都从0开始。问主存第3000号单元所在主存块对应的cache组号是()



D. 1

某设备以中断方式与CPU进行数据交换,CPU主频为1 GHz,设备接口中的数据缓冲寄存器为32位,设备的数据传输率为50 kB/s。若每次中断开销(包括中断响应和中断处理)为1000个时钟周期,则CPU用于该设备输入/出的时间占整个CPU时间的百分比最多是()

- A. 5%
- B. 12.5%
- C. 2.5%
- D. 1.25%

18.【单选题】 (1分)

计算机的存储系统采用分级方式主要是为了()

- A. 方便程序设计人员编程
- B. 方便硬件更新换代
- C. 解决容量、速度、价格三者的矛盾
- D. 方便计算机硬件扩展

19.【单选题】 (1分)

在取指令操作之后,程序计数器中存放的是()

- A. 当前指令的数据
- B. 下一条指令的地址
- ◎ C. 下一条指令的数据
- D. 当前指令的地址

有如下C语言程序段:

for (k = 0; k < 1000; k++)

a[k] = a[k] + 32;

若数组a及变量k均为int型,int型数据占4 B,数据Cache采用直接映射方式、数据区大小为1 KB、块大小为16 B,该程序段执行前Cache为空,则该程序段执行过程中访问数组a的Cache缺失率约为()

- A. 1.25%
- B. 2.5%
- C. 12.5%
- D. 25%

21.【单选题】(1分)

缓存的地址映射方式中, 若主存的任一块都固定的映射到缓存的某一块上, 此映射为 ()

- A. 组相联映射
- B. 全相联映射
- C. 直接映射
- D. 任意映射

22.【单选题】 (1分)

假定主存地址为32位,按字节编址,主存和Cache之间采用直接映射方式,主存块大小为4个字,每字32位,采用回写(Write Back)方式,则能存放4 K字数据的Cache的总容量的位数至少是()

- A. 147 K
- B. 148 K
- C. 158 K
- D. 146 K

在DMA传送过程中,实现总线控制的部件是()

- A. 存储器
- B. I/O设备
- C. CPU
- D. DMA控制器

24.【单选题】 (1分)

下列叙述中错误的是()。

- A. 采用微程序控制器的处理器称为微处理器;
- B. 在微指令编码中,编码效率最低的是直接编码方式;
- C. 在各种微地址形成方式中,增量计数器法需要的顺序控制字段较短;
- D. CMAR是控制器中存储地址寄存器。

某计算机存储器按字节编址,采用小端方式存放数据。假定编译器规定int和short型长度分别为32位和16位,并且数据按边界对齐存储。某C语言程序段如下:

若record变量的首地址为0xC008,则地址0xC008中内容及record.c的地址分别为 ()

- A. 0x11, 0xC00E
- B. 0x11, 0xC00D
- C. 0x00, 0xC00E
- D. 0x00, 0xC00D

26.【单选题】 (1分)

在单总线结构的CPU中,连接在总线上的多个部件()。

- A. 可以有多个同时向总线发送数据,但可以有一个同时从总线接收数据。
- B. 可以有多个同时向总线发送数据,并且可以有多个同时从总线接收数据
- C. 某一时刻只有一个可以向总线发送数据,并且只有一个可以从总线接收数据
- D. 某一时刻只有一个可以向总线发送数据,但可以有多个同时从总线接收数据

在Cache的替换算法中,	最好的体现了局部性原理的是	()
		\ /

- A. 三种方式都一样
- B. 近期最少访问算法
- C. 随机算法
- D. 先进先出算法

28.【单选题】 (1分)

某存储器容量为64 KB,按字节编址,地址4000H~5FFFH为ROM区,其余为RAM区。若采用8 K× 4位的SRAM芯片进行设计,则需要该芯片的数量是()

- A. 16
- B. 14
- C. 7
- D. 8

29.【单选题】 (1分)

指令的一般格式为()

- A. 操作码字段和海明码字段
- B. 海明码字段和地址码字段
- C. 操作码字段和纠错码字段
- D. 操作码字段和地址码字段

当主机与外设传送数据时,	CPU的效率由高到低依次是()	

- A. DMA方式、程序查询方式、程序中断方式
- B. 程序查询方式、程序中断方式、DMA方式
- C. DMA方式、程序中断方式、程序查询方式
- D. 程序中断方式、DMA方式、程序查询方式

31.【单选题】 (1分)

若缓存的工作速度是主存的5倍,命中率是90%,则采用缓存后,存储器的性能是原来的()

- A. 3.57
- B. 5
- C. 1.75
- D. 4

32.【单选题】 (1分)

通道程序是由()组成。

- A. 通道控制字 (或称通道指令)
- B. 微程序
- C. I/O指令
- D. 通道状态字

在采用增量计数器法的微指令中,下一条微指令的地址()。

- A. 在微指令地址计数器中
- B. 在CPU中
- C. 在当前的微指令中
- D. 在程序计数器

34.【单选题】 (1分)

- 一个节拍信号的宽度是指()。
 - A. 机器周期
 - B. 指令周期
 - C. 时钟周期
 - D. 存储周期

35.【单选题】 (1分)

总线复用方式可以()。

- A. 增加总线功能
- B. 提高总线传输带宽
- C. 减少总线中信号线数量
- D. 提高CUP利用率。

36.【单选题】 (1分)

某中断系统中,每抽取一个输入数据就要中断CPU一次,中断处理程序接收取样的数据,并将其保存到主存缓冲区内。该中断处理需要X秒。另一方面,缓冲区内每存储N个数据,主程序就将其取出进行处理,这种处理需要Y秒,因此该系统可以跟踪到每秒()次中断请求。

- A. max[1 / X ,1 / Y]
- B. N / (X + Y) N
- C. N / (NX + Y)
- D. min[1 / X ,1 / Y]

取指周期的目的是取指令,	下述关于中断隐指令错误的是()

- A. 中断隐指令完成保护断点、转移到中断处理程序入口、关中断
- B. 中断隐指令在中断周期由硬件完成
- C. 指令系统没有中断隐指令
- D. 中断隐指令完成恢复现场的功能

38.【单选题】 (1分)

中断服务处理程序的最后一条指令是()

- A. 转移指令
- B. 中断返回指令
- C. 入栈指令
- D. 出栈指令

39.【单选题】 (1分)

某计算机主存空间为4 GB,字长为32位,按字节编址,采用32位定长指令字格式。若指令按字边界对齐存放,则程序计数器(PC)和指令寄存器(IR)的位数至少分别是()

- A. 30, 30
- B. 32, 32
- C. 30、32
- D. 32, 30

40.【单选题】 (1分) 某指令格式如下所示。 OP M I D 其中M为寻址方式,I为变址寄存器编号,D为形式地址。若采用先变址后间址的寻址方式,则操作数的 有效地址是() A. ((I))+D B. ((I)+D) C. (I)+D D. I+D 41.【单选题】 (1分) 用海明码对长度为8位的数据进行检/纠错时, 若能纠正一位错, 则校验位数至少为() A. 2 B. 4 C. 3 D. 5 42.【单选题】 (1分)

下列选项中,不会引起指令流水线阻塞的是()

- A. 资源冲突
- B. 数据相关
- C. 条件转移
- D. 数据旁路 (转发)

下列关于超标量流水线特性的叙述中,

- I. 能缩短流水线功能段的处理时间
- Ⅱ. 能在一个时钟周期内同时发射多条指令
- Ⅲ. 能结合动态调度技术提高指令执行并行性 正确的是()
 - A. 仅I、Ⅲ
 - B. 仅Ⅱ
 - C. 仅Ⅱ、Ⅲ
 - □ D. I、Ⅱ和Ⅲ

44.【单选题】 (1分)

下列关于多重中断系统的叙述中,错误的是()

- A. 中断请求的产生与当前指令的执行无关
- B. CPU通过采样中断请求信号检测中断请求
- C. 在一条指令执行结束时响应中断
- D. 中断处理期间CPU处于关中断状态

下列天」CaCITENI保法中,指送的定(「列关于CaChe的说法中,错	误的是()
-----------------------	-----------------	------	---

- A. CaChe对程序员透明
- B. CaChe行大小与主存块大小一致
- C. 读操作也要考虑CaChe与主存的一致性问题
- D. 分离CaChe(也称哈佛结构)是指存放指令的CaChe与存放数据CaChe分开设置

46.【单选题】 (1分)

在二地址指令中()是正确的。

- A. 指令的地址码字段存放的一定是操作码
- B. 指令的地址码字段存放的一定是操作数
- C. 指令的地址码字段存放的一定是操作数地址
- D. 运算结果通常存放在其中一个地址码所提供的地址中

47.【单选题】(1分)

加法器采用先行进位的目的是()。

- A. 优化加法器的结构
- B. 节省器材
- C. 增强加法器结构。
- D. 加速传递进位信号

假定基准程序A在某计算机上的运行时间为100秒,其中90秒为CPU时间,其余为I/O时间。若CPU速度提高50%,I/O速度不变,则运行基准程序A所耗费的时间是()

- A. 60秒
- B. 65秒
- C. 70秒
- D. 55秒

49.【单选题】 (1分)

以下指令周期具有间址周期的是()

- A. 直接访存指令周期
- B. 直接转移指令周期
- C. 间接转移指令周期
- D. 非访存指令周期

50.【单选题】 (1分)

某计算机字长为32位,按字节编址,采用小端(Little Endian)方式存放数据。假定有一个double型变量,其机器数表示为1122 3344 5566 7788H,存放在0000 8040H开始的连续存储单元中,则存储单元0000 8046H中存放的是()

- A. 77H
- B. 22H
- C. 33H
- D. 66H

DMA方式下,关于预处理,下列叙述正确的为()

- ✓ A. 设备地址送入 DAR
- B. 通知DMA控制逻辑传送方向
- ▼ C. 通过几条输入输出指令预置传送信息
- ▼ D. 主存地址送入AR, 传送字数送入WC

52【多选题】 (5分)

符合存储体系构建思想的是()

- ▼ A. 空间局部性
- ▼ B. 编程采用顺序结构
- ▼ C. 时间局部性
- D. 编程采用分支结构

有4片74181和1片74182,可以选择实现()

- ▼ A. 单重分组跳跃进位链的16位ALU
- ▼ B. 双重分组跳跃进位链的16位ALU
- C. 双重分组跳跃进位链的32位ALU
- D. 三重分组跳跃进位链的32位ALU

54【多选题】 (5分)

DMA方式是在高速I/O设备和主存储器间进行自动成批数据传送的方式,DMA接口的类型常用的有()。

- A. 独立型DMA接口
- ☑ B. 选择型DMA接口
- C. 链式型DMA接口
- ▼ D. 多路型DMA接口

55【多选题】 (5分)

关于一地址指令操作数的下列描述中,错误的是()

- ✓ A. 一定有两个操作数,另一个是隐含的
- B. 可能对一个操作数,也可能对两个操作数进行运算
- C. 只能对该唯一地址码指定的操作数进行运算
- ▼ D. 若有两个操作数,另一个操作数采用间接寻址

下列关于数据通路的叙述中,正确的是()

- A. 数据通路是指令周期内信息传输的路径
- ▼ B. 不同指令执行使用的数据通路可以不同
- C. 不同数据路径不能使用相同的功能部件
- ▼ D. 同一指令在执行的不同阶段使用的数据路径不同

57【多选题】 (5分)

I/O设备和主机信息传送的控制方式有 ()

- ▼ A. 通道方式
- ▼ B. 程序中断方式
- ▼ C. DMA方式
- ✓ D. 程序查询方式

存储器与CPU的连接过程中,以下()连线是需要考虑的?

- ▼ A. 数据线
- B. 地址线
- ▼ C. 片选线
- ▼ D. 读写控制线

59【多选题】 (5分)

以下说法错误的是()

- A. 定点原码一位乘法运算中, 乘积的符号有两数的符号位异或得到
- B. 定点补码一位乘法运算中,被乘数也要右移
- C. 浮点数的正负有阶码的符号决定
- D. 尾数部分只进行乘法和除法运算

60【多选题】 (5分)

下列关于浮点数和定点数叙述正确的是()

- ▼ A. 在溢出的判断方法上,浮点数是对规格化数的阶码进行判断,而定点数是对数值本身进行判断
- B. 浮点数在数的表示范围、数的精度、溢出处理方面都优于定点数
- ▼ C. 当浮点数为规格化数时,其相对精度远比定点数高
- ▼ D. 在定点机和浮点机中数的位数相同时,浮点数的表示范围比定点数的范围大得多