# 计算机组成与设计 课程实验报告

实验题目: 补码加法器

实验学时: 2 实验日期: 2024-03-21

#### 实验目的:

熟悉并验证补码加法器的功能

#### 实验软件和硬件环境:

软件环境:

QuartusII 软件

## 硬件环境:

- 1.实验室台式机
- 2.计算机组成与设计实验箱

### 实验原理和方法:

本实验要求采用一位全加器和异或门设计一个四位二进制补码加法器,操作数和运算结果均采用补码表示,该加法器要求可做补码加法,也可做补码减法运算。 在补码运算中:

$$(X)_{*+} + (Y)_{*+} = (X + Y)_{*+}$$
  
 $(X)_{*+} - (Y)_{*+} = (X)_{*+} + (-Y)_{*+}$ 

图 3 是四位补码加法器的原理图,图中 SUM3-SUM0 表示四位和数,C4 为向高位的进位,A3-A0 为 A 操作数,B3-B0 为 B 操作数,C0 为低位来的进位, K 为控制端,当 K 为高电平时,执行减法运算,K 为 低电平时,执行加法运算。





图 3 四位补码加法器原理图

## 实验步骤:


### 基础要求部分

(1) 原理图输入:从元件库中选取相应器件实现四位补码加法器电路设计。




- (2) 管脚锁定: 完成原理图中输入、输出的管脚锁定。 平台工作于模式 5, 将 SUM3-SUM0、C4 依次定义在 LED 指示灯 D5-D1 上,将 K、C0、A3-A0、B3-B0 依次 绑定在红色拨码开关 dout1、dout2、键 8-键 5、键 4-键 1 上。
- (3)原理图编译、适配和下载:在 Quartus Ⅱ 环境中选择 EP4CE6/10E 器件,进行原理图的编译和适配,无误后完成下载。
- (4)功能测试:利用输入开关键改变 K、CO 和 A、B 操作数的值,看 LED 指示灯显示的结果是否正确并记录结果。

测试 5+3 0101+0011 = 1000






测试低位进位 5+3+1=9 1001





向高位进位 11 + 9 = 20 1011 + 1001 = 0100 进位 1



测试 7-2=5:0111-0010=0101






(5) 生成元件符号。

我们将生成的元件符号称作 4-bitAdder.

### 仿真结果:

图为本次实验的仿真结果,如图所示,证实了实验的准确性。



## 结论分析与体会:

这次实验让我对于四位补码加法器和减法器有了更深刻的认识, 其中实验过程中也碰到了一些问题, 并成功解决, 锻炼了自己解决问题的能力.

问题一: 生成仿真文件的时候会自动输出上次实验仿真成功的结果?

解决方案: 重新建立一个项目生成仿真文件即可

问题二:减法器若低位不进位的话输出结果不对?

解决方案:观察电路图可知,减法器低位需要进位,实现补码取反+1的效果,最终成功得到正确结果.