山东大学 计算机科学与技术 学院

数字逻辑 课程实验报告

|  |  |  |  |
| --- | --- | --- | --- |
| 学号：202200400053 | 姓名： 王宇涵 | | 班级：2班 |
| 实验题目：译码器 | | | |
| 实验学时：2 | | 实验日期： 2023-11-14 | |
| 实验目的：  （1）学习组合电路的设计方法；  （2）了解译码器的工作原理和构成；  （3）熟悉EDA工具软件的使用方法。 | | | |
| 硬件环境：  （1）操作系统为WINDOWS XP的计算机一台；  （2）数字逻辑与计算机组成原理实验系统一台；  （3）三输入与门和非门电路若干。 | | | |
| 软件环境：  软件quartusII | | | |
| 实验步骤与内容：  本实验要求完成一个3 线－8 线译码器的设计。其中i2-i0 为译码器输入端，y7-y0 为译码器输出端  **实验步骤**   1. 输入原理图:          1. 定义器件管脚   将译码器的三个输入端分别定义在K2-0上。  将译码器的七个输出端分别定义在LD7-0上。   1. 原理图编译   通过选择EP2C8Q208C8 器件进行编译   1. 原理图下载   开启电源,通过选择USB接口进行下载,将程序传入实际电路中   1. 生成符号图   生成原件符号.   1. 结果调试   通过调整开关K0,K1,K2观察输出端LD0~LD7的灯亮情况,来判断结果是否正确.  (7)关闭电源  **结果预期**  输入K0,K1,K2分别对应了三位二进制数的三个不同的位,LD0-LD7共有8个灯,一共可以表示8个数(0到7).当输入指定的位之后(如111),则对应的灯就会亮起(如LD7).通过测试样例(101,000,111),亮起灯(LD5,LD0,LD7)来验证结果是否正确.  **最终实现结果**  通过严格地执行相应的实验步骤,最终完美地得到了实现结果. | | | |
| 结论分析与体会：  本次实验我们完成了3-8译码器的设计,通过电路图的仿真和实际的测试,最终完美实现了该译码器的设计,并深化了对于译码器原理的理解.本次实验我们也遇到了一些问题,如编译时发生失败,后来通过查阅资料重新命名了block,从而解决了问题,获得了经验,提高了解决问题的能力.我们有更加充足的信心面对未来的挑战. | | | |