بنام خدا دانشکده مهندسی کامپیوتر م**دارهای منطقی** Logic Design

دوره کارشناسی مهندسی کامپیوتر

نيمسال اول ١۴٠٠

ساعات درس: روزهای یکشنبه و سه شنبه ساعت ۹:۱۰ تا ۱۰:۳۰

پیش نیاز: ساختمانهای گسسته

استاد درس: مهدی صدیقی

صفحه وب استاد: http://ceit.aut.ac.ir/~msedighi

اطلاعات درس: fileserver\common\sedighi\Logic/

دفتر كار: ساختمان دانشكده كامپيوتر - طبقهٔ چهارم

ساعات مراجعه دانشجویان: ← برنامه تابلوی دفتر کار

شماره تلفن دفتر کار: ٦٤٥٤٢٧١٥

msedighi [at] aut.ac.ir :آدرس پست الکترونیکی

تدریسیار درس: خانم مهندس کردی

اهداف درس:

آشنایی با اصول طراحی مدارهای دیجیتال، نحوهٔ تحلیل و اشکالزدایی آنها، آشنایی با اجزاء اصلی مدارهای دیجیتال

Course Outline:

Course Outline.	
#	Topic
1	Introduction to digital and analog systems
2	Logic operators and gates, truth tables, Boolean algebra, theorems and optimization
3	Boolean algebra, combinational circuit analysis
4	Canonical representation, Minterms, Maxterms, Sum of product and Product of sums.
5	Circuit Optimization by Karnaugh Map, Prime Implicants, and Essential Prime
	Implicants, Introduction to Verilog
6	Circuit Optimization by Karnaugh Map (Continued)
7	Don't Care Concept, Design by Universal Gates
8	Delay in Combinational Logic, Decoders, Encoders, 7-Segments, High-Impedance, 3-
	State Buffers
9	Multiplexers, Demultiplexers and Their Applications
10	Integrated Circuits, Programmable Logic Devices (PLA, PAL, ROM) and Their
	Applications
11	Verilog Coding, Parity Checking
12	Number Theory, Coding Schemes
13	Binary Arithmetic
14	Arithmetic Circuits, Comparators, Adders, Subtractors and Multipliers
15	Arithmetic Circuits (Continued)
16	Verilog Coding
17	Introduction to Sequential Circuits, Clock Signal, Synchronous vs. Asynchronous
	Circuits, Latches (SR, JK,), Their Internal Structure, Timing Diagrams, Race
	Condition in Latches
18	Flip Flops, Characteristics Table, Timing Diagrams, Set-up and Hold Times,
	Propagation Delays, Synchronous Inputs, Asynchronous Inputs
19	Flip Flops (Continued)
20	Sequential Circuit Analysis, State Table, State Diagram,
21	Sequential Circuit Analysis, State Table, State Diagram,
22	Mealy and Moore Machines, Circuit Analysis by Signal Tracing, False Outputs in
	Mealy Machines
23	Sequential Circuit Design, Design Procedure, Sequence Detectors, State Assignment
24	State Minimization, Row Matching Algorithm, Equivalent Sequential Circuits,
	Implication Table
25	Hazard
26	CMOS Circuits
27	FPGA
28	Counters and Registers
	<u> </u>

Text Book:

• Roth, Fundamentals of Logic Design, 7th Edition, 2014.

Other References:

- Wakerly, Digital Design Principles and Practices, 4th Edition, 2005.
 Katz, Contemporary Logic Design, 2nd Edition, 2004.
 Mano, Digital Design, 4th Edition, Prentice-Hall, 2006.

- 4.

نحوه ارزیابی درس:

امتحان ميان ترم: 20% (معمولاً هفته نهم آموزشي)

امتحان پایان ترم: 20٪

تمرینها و کوییزها: ۱۵٪

آزمایشگاه: ۲۵٪

تذکر بسیار مهم: این درس و آزمایشگاه با هم یک درس ٤-واحدی هستند. لذا دانشجو میبایست نمره قبولی بخشهای تئوری و عملی را به صورت جداگانه کسب کند تا در این درس موفق شود!

تمرینها و کوییزها:

- هر دو هفته یک سری تمرین (تحویل سه شنبه ها)
- کوییز ممکن است سر کلاس و یا در کلاس تدریسیار باشد
 - کلاسهای تدریسیار: هر هفته

منابع درس:

- کتاب درسی
- اسلایدهای درس که به ترتیب روی فایل سرور قرار می گیرند
 - نرمافزارهای طراحی
 - سایر کتابها در صورت نیاز یا تمایل

انتظارات دانشجو از استاد

- تسلط علمی بر محتوای درس
 - تدریس قابل فهم
- آمادگی کامل قبل از ارائه درس
- فراهم کردن محیطی مناسب برای فراگیری مطالب
 - نظم و انضباط در ارائه مطالب درسی
- پاسخ به سوالات با گشاده رویی، دقت، و صداقت
 - احترام به شخصیت همه دانشجویان
- کسب دانش عمیق به همراه نمره خوب در پایان ترم

انتظارات استاد از دانشجو

- حضور و مشارکت فعال در همه کلاسهای درس و تدریسیار
 - احترام متقابل به استاد از طریق:
 - ٥ حضور بهموقع در كلاس و ترك بهموقع كلاس
 - ٥ عدم استفاده از تلفن همراه (برای جلسات حضوری)
 - صداقت متقابل از طریق:
- انجام تمرینها و پروژهها توسط خود دانشجو در مهلت تعیینشده
 - ۰ امانت در پاسخ برگههای امتحانی
 - نگاه کلی به اسلایدها پیش از کلاس
 - نتبرداری از مطالب ناقص اسلایدها
 - حل تمرینهای اضافی
 - خواندن کتاب درسی (و سایر کتب در صورت نیاز یا تمایل)
 - فهم همه مطالب و عدم حذف بخشهایی از درس به دلخواه