DKBA1352-2004.11

终端互连设计规范 \1.0

2004-XX-XX 发布

2004-XX-XX 实施

华为技术有限公司发布

目录 Table of Contents

1	范围		9
2	规范性	生引用文件	9
3	术语和	□定义	9
4	终端产	[►] 品 PCB 设计活动过程	11
5	系统分	}析	12
	5.1	系统模块划分与系统互连设计	12
	5.2	关键元器件的选型	12
	5.3	物理实现关键技术分析	13
	5.4	互连成本分析	13
		5.4.1 不共面信号的互连方案成本分析	13
		5.4.2 PCB 成本分析	15
		5.4.3 柔性板成本分析	15
6	布局		17
	6.1	创建网络表和板框	17
	6.2	预布局	17
	6.3	布局的基本原则	17
	6.4	射频电路布局	18
		6.4.1 模块布局	18
		6.4.2 模块内布局	
	6.5	数模混合布局设计	
		6.5.1 数模混合设计的基本概念理解	
		6.5.2 电路种类区分	
		6.5.3 数模混合设计的布局规则	
	6.6	层设计与阻抗控制	
		6.6.1 层设计	
		6.6.2 阻抗控制	
		6.6.3 信号质量测试需求	
	6.7	6.6.4 热设计	
	0.7	6.7.1 拼板与辅助边连接设计	
	6.8	DFT 设计	
		DFI 设计	
	0.5	6.9.1 AXI	
		6.9.2 AOI	
7	布线		
		所有层布线都要遵循的原则	
		一般的 DRC 参数设置	
		7.2.1 VIA 设置	

		7.2.2 线宽和安全间距的设置	40
		7.2.3 非金属化孔,接地孔和板边铜皮避让	41
	7.3	RF 信号的布线	42
		7.3.1 微带线结构完整性	42
		7.3.2 带状线结构完整性	43
		7.3.3 RF 信号布线一般原则	43
		7.3.4 屏蔽罩	44
		7.3.5 阻抗控制与阻抗突变点的布线	45
		7.3.6 电源和滤波	47
		7.3.7 接地	48
		7.3.8 功放电路	50
	7.4	数模混合布线设计	
		7.4.1 通用规则	51
		7.4.2 平面层分割	
		7.4.3 电源处理	
		7.4.4 布线跨越相邻平面层分割间隙的方法	
	7.5	特殊单元电路的设计	54
		7.5.1 频率源	
		7.5.2 城堡式器件	
		7.5.3 天线	
		7.5.4 I/Q 信号	
		7.5.5 音频电路	
		7.5.6 LNA 电路	62
8	投板育	前需处理事项	63
	8.1	层叠结构标注和阻抗控制说明	63
		8.1.1 镭射钻孔材料相关特性	63
		8.1.2 厂家常备芯板厚度系列	
		8.1.3 阻抗控制说明	
	8.2	X-OUT 处理及报废光学点设置	
		8.2.1 什么是 X-OUT	
		8.2.2 报废光学点设置	
	8.3	选择性化学镍金处理设计	
		8.3.1 选择性化学镍金表面处理	
		8.3.2 选择性化学镍金在设计文件中的表示方式	
	8.4	光绘文件选项设置	65
9	测试验	金证过程	66
	9.1	终端产品测试分类	66
		9.1.1 分析测试	66
		9.1.2 综合测试	66
	92	终端产品测试设计	67

10 附录一 EMC 设计和 FPC 设计	68
10.1 终端产品 EMC 设计	68
10.1.1 一般性设计准则	68
10.1.2 特殊性设计准则	72
10.2 柔性板设计	76
10.2.1 柔性板的分类	76
10.2.2 柔性板在终端项目上的使用	76
10.2.3 柔性板材料	77
10.2.4 柔性板设计特点	77
11 附录二 封装设计	77
11.1 建库规范说明:	77
11.1.1 命名	77
11.1.2 丝印	78
11.1.3 阻焊	79
11.1.4 原点	79
11.1.5 角度	79
11.1.6 占地面积	79
11.1.7 禁布区	79
11.1.8 焊管脚排序	80
11.2 焊盘设计	80
11.2.1 焊盘设计总体说明	80
11.2.2 片式贴装器件回流焊盘设计	80
11.2.3 翼型引脚器件回流焊盘设计	81
11.2.4 J 形引脚器件回流焊盘设计	81
11.2.5 SOT 类器件回流焊盘兼容设计	82
11.2.6 BGA 器件焊盘设计	82
11.2.7 城堡式焊端器件焊盘设计	82
11.2.8 半城堡式焊端器件	83
11.2.9 底部焊盘城堡式焊端器件	84
11.2.10 MLFB/BCC/LLP 器件焊盘设计	86
11.2.11 表面贴装屏蔽盒焊盘设计	86
12 条夹立献	QQ

表目录 List of Tables

表 1	规范引用文件	9
表 2	最常用的三种积层材料的参数对比:	.26
表 3	1+4+1,0.8mm 板厚,镭射层用 FR-4,提供厂家: 联能	.27
表 4	1+4+1,0.8mm 板厚,镭射层用 FR-4,提供厂家:沪士	.27
表 5	1+4+1,1.0mm 板厚,镭射层用 RCC,提供厂家:沪士	.28
表 6	1+4+1,1.0mm 板厚,镭射层用 RCC,提供厂家:沪士	.29
表 7	2+4+2,1.0mm 板厚,镭射层用 RCC,提供厂家: XX	.29
表 8	2+4+2,1.0mm 板厚,镭射层用 RCC,提供厂家: XX	.30
表 9	2+4+2,1.0mm 板厚,镭射层用 LDP,提供厂家:XX	.31
表 10	0 部分厂家常备材料和 working panel 尺寸列表	. 35
表 1′	1 过孔设置	. 39
表 12	2 双频和三频天线对地高度要求	.60
表 13	3 镭射钻孔材料相关特性	.63
表 14	4 系统产品与终端产品封装名比较	.77
表 15	5 制定本规范参考的一些文献:	.88

图目录 List of Figures

图 1	1 终端产品 PCB 设计活动过程图	11
图 2	2 "软板+连接器+硬板"实现方式图例	14
图 3	3 "软板+Hotbar+硬板"实现方式图例	14
图 4	4 "全部软板"实现方式图例	15
图 2	2 GSM/WCDMA 双模手机典型分腔布局示例	19
图 3	3 一字形布局示例	19
图 4	4 L 形和 U 形布局示例	20
图 5	5 从大到小的供电路径	23
图 6	6 手机电池连接器布局	23
图 7	7 接地路径远	24
图 8	8 射频互连线阻抗设计参考结构	25
图 9	9 单板拼板示意图一	33
图 10	10 单板拼板示意图二	34
图 11	11 PCB 加工排版示意图	34
图 12	12 拼板表示方式示意图	35
图 13	13 拼板表示方式示意图二	36
图 14	14 IC 的 AXI 设计示意图	37
图 15	15 VIA TO VIA 最小间距要求(焊盘边缘间距大于 3.5mil)	39
图 16	16	41
图 17	17 非金属化孔,接地孔和板边铜皮避让示意图	42
图 18	18 微带线的结构完整性	42
图 19	19 带状线结构的完整性	43
图 20	20 RF 信号过孔与电源线相对位置示意图	44
图 21	21 屏蔽罩腔内器件布局	45
图 22	22 地层掏空	46
图 23	23 过孔的 3D 结构效果图	46
图 24	24 不同出线方式引起的过孔 Stub 长度差异	47
图 25	25 缩小地回路的滤波电容布线方式	48
图 26	26 孤立铜皮和尖角的处理	49
图 27	27 屏蔽腔壁接地方法	49
图 28	28 Heatsink 过孔布置方式示意图	50
图 29	29 线性电源模块的散热布线方法	53
图 30	30 跨分割信号线的桥接方法	53
图 31	31 CLK 信号对压控信号的干扰的处理方式	55
图 32	32 CLK 信号对 VCO 电源的干扰的处理方式	55
图 33	33 混频器投影区内的表面层是禁布区	56

图 34	特殊器件焊盘禁布区	56
图 35	城堡式器件本身 PCB 上的信号过孔	56
图 36	天线辐射原理示意图	57
图 37	外置绕线天线常规布局	58
图 38	外置绕线天线主板馈点布线处理	59
图 39	镜像天线示意图	59
图 40	错误做法	59
图 41	PIFA 天线原理图	60
图 42	LTCC 天线优选布局方式	61
图 43	I、Q 信号布线示意图	62
图 44	射频测试接口设计	67
图 45	开关电流回路	73
图 46	火花间隙	73
图 47	ESD 防护原理图	74
图 48	滤波器 PCB 设计实例	75
图 49	柔性板在手机中应用图例	77
图 50	HSC0603 封装	78
图 51	0402 封装库尺寸设计示意	81
图 52	0603 焊盘尺寸	81
图 53	0805 焊盘尺寸	81
图 54	城堡式焊端器件	82
图 55	城堡式焊端器件焊盘设计	83
图 56	半城堡式焊端器件	84
图 57	半城堡式焊端器件焊盘设计	84
图 58	底部焊盘城堡式焊端器件	85
图 59	底部焊盘城堡式焊端器件焊盘设计	
图 60	表面贴装屏蔽盒	86
图 61	表面贴装屏蔽盒器件尺寸示意图	87
图 62	表面贴装屏蔽盒器件焊盘设计示意图	87

密级: 内部公开 DKBA1067-2004.07

前 言

本标准根据国家标准印制电路板设计和使用等标准编制而成。

本规范由中央硬件互连设计部提出。

本规范主要起草和解释部门: 互连设计部

本规范主要起草人:

本规范主要审核人:

本规范批准人:

终端互连设计规范 V1.0

1 范围

本规范规定了我司终端互连设计开发人员参与手机或其它终端产品的设计过程和必须遵守的设计原则。

本规范适用于我司设计生产的所有终端产品印制电路板。

2规范性引用文件

下列文件中的条款通过本规范的引用而成为本规范的条款。凡是注日期的引用文件, 其随后所有的修改单(不包括勘误的内容)或修订版均不适用于本规范,然而,根据本规 范达成协议的各方可自行研究决定是否使用这些文件的最新版本。凡是不注日期的引用文 件,其最新版本适用于本规范。

表1 规范引用文件

序号	编号	名称
1	GB4588.3—88	印制电路板设计和使用
2	RND/PD03	硬件开发流程 IPD-HCMM
3	Q/DKBA3128.1-2003	PCB 工艺设计规范
4	DKBA1179-2002.11	RF PCB 设计规范
5	DKBA1179.2-2003.08	数模混合 PCB 设计规范
6	无	手机的EMC设计指导书
7	DKBA1067-2003.12	印制电路板(PCB)设计规范

3 术语和定义

- 印制电路板(PCB—printed circuit board): 在绝缘基材上,按预定设计形成印制器件或印制线路以及两者结合的导电图形的印制板。
- 原理图(schematic diagram):电路原理图,用原理图设计工具绘制、表达硬件电路中各种器件之间的连接关系的图。

- M络表(Schematic Netlist):由原理图设计工具自动生成的、表达元器件电气连接关系的文本文件,一般包含元器件封装、网络列表和属性定义三部分。
- I Stand Off: 器件安装在 PCB 上后,本体底部与 PCB 表面的距离。
- u 板厚(board thickness):包括导电层在内的包覆金属基材板的厚度。板厚有时可能包括附加的镀层和涂敷层。
- 金属化孔(plated through hole): 孔壁镀覆金属的孔。用于内层和外层导电图形之间的连接。同义词: 镀覆孔
- i 非金属化孔(NPTH non-plated through hole):没有用电镀层或其他导电材料加固的孔。
- 过孔(Via hole)用作贯通连接的金属化通孔,内部不需插装器件引脚或其 他加固材料。
- i 盲孔(blind via):来自 TOP 面或 BOTTOM 面,而不穿过整个印制电路板的过孔。
- 里 埋孔(埋入孔,buried via):完全被包在板内层的孔。从任何表面都不能接近它。
- ュ 盘中孔(Via in pad): 在焊盘上的过孔或盲孔。
- I 阻焊膜 (solder mask or solder resist): 是用于在焊接过程中及焊接之后 提供介质和机械屏蔽的一种覆膜。阻焊膜的材料可以采用液体的或干膜形式。
- 」 焊盘(连接盘,PAD):用于电气连接、器件固定或两者兼备的部分导电图形。
- ı SMT:表面安装技术。
- i 波峰焊(wave soldering):印制板与连续循环的波峰状流动焊料接触的焊接过程。
- 回流焊 (reflow soldering): 是一种将零、部件的焊接面涂覆焊料后组装在一起,加热至焊料熔融,再使焊接区冷却的焊接方式。
- 正接: 由弹性的可变形的插针,或实体(刚性)的插针与 PCB 的金属化孔配合而形成的一种连接。在插针与金属化孔之间形成紧密的接触点。
- ı 桥接(solder bridging):导线之间由焊料形成的多余导电通路。
- ı 当前层(Active layer):当前正在编辑的层。当前层与辅助层配对。
- u 物料清单(BOM-Bill of materials):装备部件的格式化清单。
- 光绘(photoplotting):由绘图仪产生电路板工艺图的过程,绘图仪使胶片曝光从而将被绘制部分制成照片。
- 设计规则检查(DRC-Design rules checking):通过通知您设计违规,确保建立的设计符合规定的设计规则的程序。
- 电磁兼容 EMC (Electromagnetic compatibility):设备或系统在其电磁环境中能正常工作且不对该环境中任何事物构成不能承受的电磁骚扰的能力 (ANSI C64.14-1992)。

sl(Signal Integraty): 信号完整性 MD (Mechanical Design): 结构设计

ID(Industrial Design): 工业设计或外形设计

IDFM (Design For Manufacture) :可制造设计IDFT (Design For Test) :可测性设计IDFI (Design For Inspection) :面向检验的设计

ALIVH(any layer inner via hole): 日本松下公司的任意层内部导通孔 PCB 制程技术

NMBI (Advanced Neo Manhattan Bump Interconnection): 韩国 LG 公司与日本 North 公司联合开发出的一种先进的铜凸块互连 PCB 制程技术

4 终端产品 PCB 设计活动过程

终端互连设计开发人员的活动贯穿于整个终端产品开发过程中,为产品开发提供全流程的信号完整性分析、布局布线设计、测试验证等系统和单板物理设计与实现方面的技术服务。

互连设计开发人员参与终端产品的活动过程分为四个阶段:

- · 终端互连系统分析过程;
- · 前仿真及布局过程;
- · 布线及仿真验证过程;
- · 测试验证过程。

如图 1 所示:




图1 终端产品 PCB 设计活动过程图

密级: 内部公开 DKBA1067-2004.07

1.系统分析: 互连设计系统分析工程师在概念阶段必须参与产品规格的讨论,根据终端产品硬件总体规格,对终端互连进行信号完整性分析,确定终端设计规格的合理性和物理可实现性,并完成终端产品的互连设计方案。

2.布局:在综合考虑 MD/ID、RF 通道设计、模块隔离、EMC、热设计、DFM/DFT、安规等方面要求的基础上,将器件合理的放置到板面上。

3.仿真: 在器件 IBIS、SPICE 等模型的支持下,利用 EDA 工具对 PCB 的预布局、布线进行信号质量和时序分析,得出一定的物理电气规则参数,并运用于布局布线中,从而在单板的物理实现之前解决 PCB 设计中存在的时序问题和信号完整性问题。仿真通常分为基带的仿真和 RF 仿真两部分。

4.布线: 在遵循信号质量、RF 信号隔离度、DFM、EMC 等规则要求下,实现器件管脚间的物理连接设计。

5.测试验证:终端产品互连设计工程师从 PCB 物理实现的角度参与 RF 通道的测试和信号完整性测试两部分,并对出现的信号质量问题和 RF 指标问题进行问题定位和提供解决方案。

5系统分析

5.1 系统模块划分与系统互连设计

在终端产品系统方案中,需要对终端系统进行合理的模块划分和模块隔离设计考虑,从互连设计的实现角度,对其模块划分方案的物理可实现性进行验证评估。若验证后发现有不合理的地方,应给出解决方法,提出合理的划分方案。

对于大部分已经有继承性的产品来说,其系统各功能模块的划分已经过相关产品的验证,这时可省略这部分的分析内容。这里单独提出这一部分的分析要求,主要针对部分新产品,尤其是预研产品,由于新技术或新方案中选用的套片或部分芯片使用了较新的接口、电平类型或封装,须结合相关技术资料,从终端的互连设计实现和终端 SI 仿真方面进行分析,给出优选的物理可实现的方案。

5.2 关键元器件的选型

终端系统的主板一般包括基带和 RF 两部分,基带芯片根据产品规格需求选用合适的型号,其周边元件,如 SDRAM、FLASH、晶振等在选型时需要进行仿真分析来评估是否满

足驱动能力或拓扑结构的要求。功放、滤波器、天线、射频开关、双工器、蓝牙模块、WLAN模块等 RF 元器件也需要根据其性能、供货能力和价格等方面的比较去综合考虑。

5.3 物理实现关键技术分析

物理实现即 PCB 设计实现方案。根据系统中不同的信号特性,可选择从如下几个方面进行分析。

- 1. 终端产品一般是采用 6-8 层的 PCB 结构,厚度一般要求控制在 0.7~0.8mm 之间,如果预计用普通 FR4 材料设计单板将严重超出结构要求的厚度时,可考虑使用低损耗、低介电常数的材料。
- 2. 目前的终端产品由于单板尺寸小,导致器件密度很极高,器件 PIN 间距小(如 MSM6250 采用 0.5mm 的 BGA 封装),同时系统内射频信号与数字信号共存在一个系统内,射频 PCB 设计在手机设计中至关重要。射频部分的工作性能指标直接影响系统的灵敏度、邻道隔离、杂散辐射、EMC 等系统关键参数。在非常有限的空间内实现多个射频通道,对 PCB 设计是非常大的挑战,需要非常优化地处理空间串扰、阻抗匹配、双工隔离等复杂的问题,在物理上实现我们的硬件设计方案。对外围 IC 以及分离器件尽量使用低功耗小封状在前提下,采用我们掌握的 1+c+1、2+c+2 等设计技术。手机产品需要根据其特点,系统互连方面采用微型连接器以及柔性板设计技术。采用 ADS、HFSS 等射频仿真软件对 RF 系统的关键部分进行仿真分析。

5.4 互连成本分析

在终端产品设计中,互连成本的重要性等同于结构模具。它影响着产品的价格、开发效率、可靠性、可测试性、可生产性和可维修性等,因为这些要求都是通过互连设计来实现。互连设计的好坏甚至决定着产品的命运!

互连成本构成可以分成显性成本和隐性成本。显性成本有: PCB 价格,柔性板价格, PCB 柔性板工程费,板对板连接器价格,组装成本,引发的模具修改成本等等。隐性成本 有:影响生产效率,影响上市时间,影响开发进度,可靠性,维修成本等等。在互连设计 阶段要注意增强成本意识,本着可用可行的原则选择合适的设计方式。互连设计者要与结 构、硬件、工艺、生产和装备等人员充分沟通,一起确定最优成本。

5.4.1 不共面信号的互连方案成本分析

终端设计中存在较多的不共面信号之间互连。比如翻盖手机中 LCD 驱动板与主板之间的互连;摄像头与主板互连;直板手机中 LCD 显示屏与主板之间的互连等等。互连方案成

本主要由 PCB 价格、FPC 价格、连接器价格、组装成本和可靠性成本等等构成。为了实现不共面的信号之间互连,可以采用下面几种实现方案:

1. 软板+连接器+硬板。为了实现不共面信号互连,可以采用 FPC 通过连接器与硬板连接。如下图所示:



图2"软板+连接器+硬板"实现方式图例

其中为了省一个连接器和提高互连密度,可以采用 FPC 上的金手指直接与连接器互连(如上图)。

优点:柔性板面积小, FPC 成本较低;而且连接器便于拆装维护等等。

缺点:需要多两个连接器(若采用金手指方式时则只多一个连接器);厚度变厚;连接器连接可靠性差等。

2. 软板+Hotbar+硬板

某些情况下软板可以采用 Hotbar (热压) 方式与硬板焊接。如下图所示:



图3"软板+Hotbar+硬板"实现方式图例

采用 Hotbar 方式时,一般要求 FPC 用电镀铅锡 (Tin-Lead Plating) 表面处理,在 FPC 焊盘上镀上一定厚度的铅锡。它与硬板对应焊盘对位以后,用热压设备把 FPC 上的铅锡融 化即可与硬板焊接起来。

优点:连接比连接器可靠;组装厚度变薄;节省了连接器成本;总成本相对低廉。 缺点:需要特殊设备;维修相对困难。

3. 全部软板。像下图所示的手机的 LCD 驱动板和通过转轴 FPC 就做成一体。



图4"全部软板"实现方式图例

优点: 组装厚度可以做到最薄; 连接可靠性高;

缺点:价格相对较贵。

4. 软硬结合板

在某些情况下可以制作软硬结合板(Rigid-Flex)来实现不共面互连。

优点: 节省连接器: 连接可靠性高。

缺点:加工复杂:成本高。

5.4.2 PCB 成本分析

PCB 成本受材料费、加工费、工程费、采购量、厂家利润率等因素影响。在设计时要考虑合理的拼板效率,选择合适的层结构,选取适当的板材和采用合适的 HDI 技术 (如1+C+1、2+C+2、ALIVH、NMBI等)。这些影响着产品的材料费、加工费和工程费用。比如普通两层板工程费约 1000~2000 元,而 1+4+1 结构工程费则达到 10000~15000 元; 2+4+2 结构工程费达 15000~20000 元。工程费只是在研发阶段新投板时发生。到量产阶段以后,对于普通手机大小的 PCB,普通两层板价格约 3 元,1+4+1 的约 16 元,2+4+2 的约 30 元。互连设计者在设计最初阶段就应确定合理的层压结构,否则到设计最后再进行成本优化时将会花费许多研发调试时间。

5.4.3 柔性板成本分析

1. 材料费

一般来说材料费约占 FPC 总费用的 30%。不同厂家的材料价格相差很大。一般国内的材料(如典邦、九江)比较便宜,但是性能一般。台湾的材料(如台虹、律胜)比较物美价廉,目前国内柔性板厂家加工低层数 FPC 多用台湾板材。而日本的材料(如日立、东芝,新日铁 Nippon Steel)较贵。美国的材料(如 Dupont,Rogers)最贵种类,性能也最好,适用于多层和高性能要求场合。

还有不同类型的基材、胶和介质的价格相差也较大。一般来说 Polyimide 的比 Polyester 的贵,丙烯酸胶(acrylic)比改良环氧树脂胶(modified epoxy)贵。无胶材料比有胶材料贵很多。

另外目前加工厂家为了从节省成本考虑,一般是用较贵的介质板材与较便宜的胶搭配使用的。

在进行普通要求的 FPC 设计时(如两层板弯曲 10 万次以上),最好在设计文件中注明应用场合和柔性要求,由厂家根据材料备料情况和性价比来选用材料。但是在高性能设计时必须规定清楚胶、介质和基材的厂家型号、厚度等等。

- 2. 工程费。
- **3.** 组装费。柔性板加工厂家一般也能提供器件组装业务。该费用包括元器件费用和组装费用。
 - 4. 良品率。一般良品率的高低也影响到产品价格。报废部分最终体现到价格上。
 - 5. 模具费

FPC 的外形需要用模具来冲压。一般模具分刀模和钢模。因为两种模具使用的次数和加工精度不同,它们的费用也不一样。普通的刀模一般能使用几百次到 3000 次左右,加工外形精度约±0.2mm;刀模价格一般几百元。而钢模一般能用 10000 次以上,多的可以用50 万次左右;它的精度可达±0.05mm,价格从几百元到几万元不等。在设计时外形遵循能简不繁的原则,避免使用复杂的模具。

6. 营运费

不同的公司费用不一样。

7. 供货周期

设计时要考虑 FPC 的加工周期。紧急供货一般也导致价格上升。

8. 运费

需要考虑加工地点对运费和供货周期的影响。

9. 采购量

采购量的多少对 FPC 的单价影响很大。

6 布局

6.1 创建网络表和板框

- 1. 新器件或新模型,将器件的封装资料或模型资料提供给相关的建库人员或模型验证人员。封装建库遵照终端 PCB 封装库建库规范。
- 2. 根据结构要素图,通过 MD 输出的 DXF 或者 IDF 文件将板框和标注、定位等信息输入到 CAD 软件中。 坐标原点可以参照 MD 的定义,一般建议为板框左、下边沿延伸线交点。
- 3. 根据原理图和 PCB 设计工具的特性,选用正确的网络表格式,创建符合要求的网络表。对于 EPD 软件输出的网络表,建议采用不转换的方式直接输入到 PCB 设计工具 A 软件中。

6.2 预布局

- 1. 根据系统规格、ID/MD 工程师和工艺工程师一起讨论确定关键器件的定位。
- 2. 电路按模块分布,各模块之间统一接口,射频模块之间相互隔离屏蔽,射频模块的各级振荡源、前后级分别隔离屏蔽。
- 3. 根据物理特性和电气特性进行分区。物理分区主要涉及元器件布局、朝向和屏蔽等问题;电气分区可以继续分解为电源分配、RF 走线、敏感电路和信号以及接地等的分区。然后根据器件朝向和屏蔽方式对不同电气分区进行预布局。在保证电性能的前提下,结合 MD 设计,合理安排 PCB 正反器件面的器件布局,降低整机的厚度尺寸。
- 4. 预布局的结果需要充分与 ID/MD 设计工程师进行交流。根据预布局的结果,规划屏蔽腔的大小和位置,输出含有高度、位置信息的 IDF 格式的文件给 MD 工程师。

6.3 布局的基本原则

- 1. 与相关人员沟通以满足 MD、SI、DFM、DFT、DFI、ESD、EMC 方面的特殊要求。
- 2. 根据基板确定的 MD 结构要素图,放置连接器、安装孔、提示灯、按键等需要定位的器件,并给这些器件赋予不可移动属性。根据结构要素图和器件属性,确定禁布区域,赋予禁布器件或者禁布线属性。

- 3. 布局应尽量满足以下要求: 总的连线尽可能短,关键信号线最短; 大电流信号与小电流信号的弱信号完全分开; 模拟信号与数字信号分开; 高频信号与低频信号分开; 高频元器件的间距要充分。
- 4. RF 部分布局时,尽可能将高功率电路(RF 放大器、VCO 等)和低噪声放大器(LNA)隔离开。RF 的输出远离 RF 的输入。敏感的模拟部分(如自动增益电路、音频信号等)尽可能远离 RF 部分和高速数字部分。
- 5. 合理的利用的金属屏蔽罩对 RF 电路进行隔离,规划器件的布局,使得金属屏蔽罩的形状尽可能为规则的长方形或者正方形,便于装配和降低加工成本。
- 6. 根据芯片对电源噪声的要求以及电容电感器件的谐振频率和引脚电感,合理的选择电源去耦器件,并处理好布局布线。

6.4 射频电路布局

6.4.1 模块布局

对终端产品而言,有以下一些特殊电路在布局时需要特别注意:

- 1. 接收电路前端: 是敏感电路;
- 2. VCO 电路的电源、环路滤波部分: 是敏感电路;
- 3. 功放电路、发射后级电路: 是强烈的辐射源;
- 4. 基带数字信号处理电路: 是强烈的辐射源;
- 5. 参考时钟和晶体振荡器: 是强烈的辐射源;
- 6. 音频信号: 是敏感电路;
- 7. 天线: 天线性能极易受周围空间环境影响;

模块布局是射频布局设计的关键,应当保证模块间射频信号关系清晰,关联射频信号 线路径最短。当前最常规的布局方式如下:按信号流向由上到下放置天线电路、射频接收、 发射电路、射频变频单元、基带电路,注意模块间的相互隔离。对于单模产品这样的布局 还比较容易做到,而对双模甚至三模产品来说就比较困难。为防止不同模式间的干扰需要 谨慎布局,常用的方法是将两种模式的射频单元分别放置在单板的两面以达到最好的隔离 效果。图 5 就是一个双模手机的布局框图,从中可以看到模块布局和屏蔽腔设计思想。由 于多模产品的体系复杂,射频模块多,这极大的影响了射频模块布局。考虑到不同模式的 射频单元基本是分时工作,因此在实际布局中应当优先考虑同一模式内的射频性能,其次 考虑不同模式射频模块间干扰。




图5 GSM/WCDMA 双模手机典型分腔布局示例

6.4.2 模块内布局

布局时要考虑 RF 主信号走向,和器件间的相互耦合作用。在同一个屏蔽腔内布局时应 按 RF 主信号流向一字布局,如图 6 所示。




图6 一字形布局示例

由于空间限制不能采用一字布局时,可以采用 L 形,如图 7 左边的屏蔽腔所示。慎用右边的屏蔽腔所示的 U 形布局,做 U 形布局前,一定要对 U 形布局的输出与输入间的隔离度要做仔细分析,确保不会有问题。




图7 L 形和 U 形布局示例 关键 RF 器件周围元件布局,要参考器件资料。

6.5 数模混合布局设计

6.5.1 数模混合设计的基本概念理解

终端产品一般都包含数模混合的 PCB 设计,不同的信号具有不同的抗干扰能力。在互连设计过程中必须对不同信号之间的串扰进行合理的控制才能保证最终产品的指标要求。

对于以下基本概念的理解非常重要,掌握有关数模混合设计的基本概念,有助于理解 后面制定得很严格的布局和布线设计规则,从而在终端产品数模混合的设计时,不会轻易 打折执行其中的重要约束规则。并且有助于灵活有效地处理数模混合设计方面可能遇到的 串扰问题。

1. 模拟信号与数字信号在抗干扰能力方面的重要区别

数字信号电平有较强的抗干扰能力,而模拟信号的抗干扰能力很差。举个例子,3V 电平的数字信号,即使接收到 0.3V 的串扰信号,也可以容忍,不会对逻辑状态产生影响。但在模拟信号领域,有些信号极微弱,例如 GSM 手机的接收灵敏度能够做到-110dBm 的指标,仅相当于 0.7uV 的正弦波有效值。在 LNA 前端即使接收到 uV 数量级的带内干扰噪声,也足以使基站接收灵敏度大幅度劣化。这种轻微干扰可能来自数字控制信号线或电源地线上的细小的噪声。

从系统的观点来看,数字信号一般只在板上或框内传送。比如内存总线信号、电源控制信号等,只要保证从发送端到接收端接收到的干扰不足以影响逻辑状态的判别即可。而模拟信号需要经过调制、变频、放大、发射、空间传播、接收、解调等一系列过程才能被

密级: 内部公开 DKBA1067-2002.02

> 回复。在此过程之中噪声不断地跌价到信号上,从系统的角度来讲必须保证最终的信噪比 满足要求才能正确解调。最大的干扰来自空间传播的衰减和噪声,为了达到更好的通讯性 能,必须尽可能减小板内互连引入的串扰。

因此可以认为,模拟信号对串扰的要求比数字信号高几十倍,甚至有可能达到几万倍。

2. 高精度 ADC、DAC 电路

理想情况下,线性 ADC、DAC 电路信噪比与转换位数间的关系是:

 $SNR=10Log(F2/N2)=10Log[A2/2/(A2/3\times2n)]=6.02n+1.76 dB$

对于 14 位的线性 ADC、DAC,如果使最低位数据(LSB)有效,可计算出的理论上的信噪比为 86dBc,与数字电路约 20dBc 的串扰要求相比,高精度 14 位线性 ADC、DAC 对噪声的要求至少比数字信号高 1000 倍。当然,如果最低有效位数只需要 11 位,串扰要求就可以适当放低,但仍然比数字信号的要求高很多。

上面的两种情况,说明数模混合单板中,模拟电路极易受到干扰,会影响信噪比等指标。所以在数模混合单板 PCB 设计过程中,要对布局布线提出很高的要求。

3. 数字信号对于模拟信号是强干扰源

数字信号的电平相对于模拟信号来讲非常高,并且数字信号包含有丰富的谐波频率, 因此数字信号对于模拟信号而言,本身就是很强的干扰源。特别是大电流的时钟信号、开 关电源等更是在数模混合设计中需要关注的强干扰源。

4. 数模混合互连设计的根本目的

我们可以这样来理解数模设计问题,对于数字电路我们遵循数字电路的设计规则,在数字电路区域,可以允许较大的干扰存在,只要不影响系统功能实现和对外 EMC 指标即可。我们这里所讲的"较大"是相对于模拟电路而言的。对于数字电路,我们没有必要也不可能象对待模拟电路一样地控制串扰的存在。

对于模拟电路,我们必须遵循模拟电路的设计规则,在模拟电路区域所允许存在的干扰远远小于数字电路区域。

数模混合互连设计的目的就是要通过合理的布局、布线、屏蔽、滤波、电源地分割等设计方法来保证数字信号的干扰只存在于数字信号区域。

我们需要重点关注的内容包括干扰源、敏感电路、干扰途径。本规范下面将从这 3 个方面来讲述采用的布局布线原则。成功的数模混合单板设计必须仔细注意整个过程中每个步骤及每个细节才有可能实现,这意味着必须在设计开始阶段就要进行彻底的、仔细的规划,并对每个设计步骤的工作进展进行全面持续地评估。对于布局和布线必须仔细地检查

和核对,要保证百分之百遵守布局布线规则。否则,一条信号线走线不当就会彻底破坏一个本来非常不错的电路板。

规则是死的,透过规则深刻理解原则才能保证我们能正确运用规则,完成优秀的设计。

6.5.2 电路种类区分

在讲解数模混合设计布局规则之前,现对终端板上的干扰源、敏感电路做以及干扰途径一个区分,了解这些干扰源和敏感电路能够帮助我们正确制定布局和布线方案,另外对 干扰途径的理解至关重要。

1. 模拟电路

对于终端产品,模拟电路包括所有射频电路、射频电源、射频控制电路、数模转换电路、音频电路。所用以上模拟电路都是敏感电路,其中特别需要关注的敏感电路包括频终电路(包括本振信号、频综电路的电源以及控制信号)、接收前端电路、音频电路。

2. 干扰源

干扰源包括所有数字电路、大功率射频电路(功放、天线和其他大功率射频电路)。 其中特别需要关注的干扰源包括时钟电路、开关电源、大电流的电源线、功放电路、天线 电路。对于功放、天线等射频信号的干扰在本规范射频设计部分分析。

3. 干扰途径

对于数模混合设计需要关注的干扰途径包括:空间辐射、电源地(平面或走线)、数模转换电路、模拟电路的各种控制信号。

- (1) 空间辐射:相互靠近的电路之间会通过辐射产生串扰,这与数字信号串扰的概念 是相同的,但需要注意的是,模拟信号能够容忍的串扰要远远小于数字信号,因此有必要 在布局阶段就对串扰进行控制。减小空间辐射的方式一般是拉远布局的距离合使用屏蔽盒。
- (2) 电源地:电源地是数字与模拟电路公共的回路,因此干扰干扰信号可能通过电源地导体传导到敏感电路。控制电源地串扰的方式是合理使用滤波器件和电源地分割。
- (3)数模转换电路:是模拟于数字信号的接口,如果布局或布线处理不当,比如数字与模拟电路布局分区不明确、走线交错,就可能引起串扰。
- (4)模拟控制信号:理想的模拟器件应该是控制信号与模拟电路在器件内部是隔离的,控制信号只要能保证正确的逻辑电平即可。但器件往往做不到这一点,控制信号上的干扰信号可能直接耦合到模拟电路中。解决方式是尽量降低模拟电路控制信号受到的干扰,合理使用滤波器件。

6.5.3 数模混合设计的布局规则

规则 1: 模拟器件布局在模拟区。

规则 2: 数字器件布局在数字区。

规则 3:数模混合芯片作为模拟器件处理,布在模拟区域,但数字接口需要靠近对应的数字器件布局。

规则 4: 以下电路尽可能使用屏蔽盒进行保护

1. 接收前端电路,包括天线到接受芯片之间的滤波器、LNA、阻抗匹配电路等。

2. 频率源电路: VCO、锁相环芯片、环路滤波器、晶振等电路。

3. 功放电路。

在布局时尽可能是不同的电路有独立的供电路径

规则 5: 在电源进入模拟区之前放置滤波电容

规则 6: 数字电源与模拟电源从不同的方向进行供电。

规则 7: 同一方向供电路径采用从大信号到小信号的路径进行供电。




图8 从大到小的供电路径

如图 8 所示:从大到小的供电路径可以减小大信号的回路对小信号电路的干扰。

规则 8: 对于功放电源走线应尽可能短,减小线路压降。

较早期的手机电池连接器一般设计在手机板中部,上面为射频电路,下面为数字电路,如图 9 所示:




图9 手机电池连接器布局

密级: 内部公开 DKBA1067-2002.02

这样布局的好处在于射频与数字部分供电路径独立,攻放的供电路径短。

规则 9: 电源模块在布局和布线时,根据功耗情况,预留散热铜皮区域。

规则 10: 布局是为重要的管脚预留接地过孔的空间。

射频器件的接地管脚需要就近接地,并且需要连接到射频信号的参考层,比如如果对 第二层进行了挖空处理,那么接地管脚就必须就近连接到第三层。




图10 接地路径远

规则 11: 滤波电容靠近性电源模块的管脚, 高频滤波电容更靠近管脚。

6.6 层设计与阻抗控制

6.6.1 层设计

手机终端类 PCB 一般采用 1+c+1、2+c+2 的 HDI 类设计加工技术。PCB 层数以 6、8 层居多。普遍采用 1+4+1、1+6+1 或者 2+4+2 的 HDI 设计。

在层的属性设置上,由于手机在一块单板上实现了射频、模拟、数字电路的混合设计,需要针对各个不同的电路特性对相关的层属性进行分配。一般来说,布线分布在所有布线层,整板基本上无传统的完整地平面概念,不同种信号之间靠分区避让,相邻层垂直布置来尽量减少信号耦合,小心处理 RF、模拟、数字信号线之间的隔离。所有层布线尽量均匀。布线完成后每一层都铺地网络铜,铜皮尽量完整。

一般来说,普通 1+6+1 直板手机板的层分布参考如下:

LAYER1: 键盘信号线和其小电流电源线。

LAYER2: 数字接口线,LCD 信号线,分区布置部分小电流电源线。

LAYER3: 主要电源线,分区布置射频线。

LAYER4: 全部音频线,分区布置射频线。

LAYER5: 完整地平面,可布置少量的射频线。

LAYER6: 主要射频线,分区布置部分电源线。

LAYER7:基带部分数字线,分区布置部分小电流电源线。无射频线,音频线。在射频器件区无长线。仅有短的换层线。在主要射频线和焊盘下做挖空处理,其它面积尽量完整。

LAYER8: 元件面,主要射频信号。主要射频线对应 LAYER7 层面积做挖空处理,与 LAYER6 层不同种信号做分区避让。


6.6.2 阻抗控制

保证方法。

PCB 信号走线的阻抗与板材的介电常数、PCB 结构、线宽、线厚等有关。

手机内需要进行阻抗控制的信号有:射频部分互连(包括天线部分)、数字电路部分。数字部分:由于目前的手机内基带处理器及其外围数字电路的总线频率不高(小于100MHz),互连线短,因此传输线作用比较弱,因为阻抗的不匹配带来的数字信号质量问题一般不突出。但随着今后手机在多媒体音视频能力和数字应用处理能力方面的不断提高,核心处理器主频将超过500MHz,外围数据接口总线工作频率提高,必须将手机的基带应用处理部分电路看作高速数字电路,在电路设计和PCB的设计中完善的考虑和规划信号质量

射频部分:射频部分的互连线一般处理在器件面,以相邻第三层的地为参考平面,中间层挖空处理,形成微带线结构,保证微带线的结构完整性。如果处理在第二层,则参考平面为第三层,表层 5 倍介质厚的范围内不作地铜皮覆盖。关于射频布线相关规范请参照相关章节。






图11 射频互连线阻抗设计参考结构 在处理阻抗控制互连线的设计时,必须考虑 HDI 类 PCB 的层压材料特性。

1. 手机板 PCB 的铜箔

对于 RCC 板材的背胶铜箔厚度一般为: 18、12、9 微米;

对于芯板和半固化片铜箔厚度一般为: 35、18 微米。

2. 手机板 PCB 的 HDI 介质材料

HDI 板积层材料必须有利于激光成孔,除了考虑电气性能之外还必须考虑可加工性和可靠性以及成本方面的要求。常用的积层材料为:

RCC (Resign Coated Copper): 60um, 80um (不包括铜厚)

LDP (Laser Drill Prepreg) (FR-4): 3.4mil (1x1086); 3.2mil(1x1067)

Normal Prepreg (FR-4): 2.8mil (1x1080); 3.0mil (1x1080H)

High Tg Prepreg (FR-4): 3.0mil (1x1080); 2.5mil (1x106)

Halogen Free Prepreg: 2.4mil (1x1080)

表2 最常用的三种积层材料的参数对比:

材料	成孔质量(以	介电常	成本(以	层压厚度	铜厚(um)	介质厚度
	FR4 为基准)	数	FR4 为单	控制		(um)
			位)			
普通	一般	4.3	1	容易	18	80
FR4						
LDP	良好	4.3	1.4	难		
RCC	最优	3.4	2	一般	18, 12, 9	40-100

由于采用 RCC 积层材料的介电常数与 FR4 的不一样,在设计手机板阻抗控制线时经常用到以第三层平面地为参考的表层传输线阻抗控制,这就涉及到混合板材的阻抗设计。一般我们可以通过 Ansoft 或者 ADS 的软件进行粗略计算。由于厂家在控制 RCC 层压时的生产控制工艺不同,树脂的流胶不同,使得阻抗的计算与实际厂家控制有偏差,在验证阶段一般通过余量设计以允许厂家通过对线宽的微调来修正。对于一些特殊设计,例如直接设计在 PCB 上的无源微带器件,线宽调整可能会影响无源微带器件的指标,在处理厂家工程邮件时需要仔细确认。

3. 手机 HDI 板芯板材料有如下几种:

1) FR-4

Normal material: Tg 140 DK 4.3 (1MHz) High Tg Material: Tg>160 DK4.1 (1MHz)

- 2) Halogen Free Prepreg(环保材料): Hitachi MCL-BE-67 (H) /GEA-67BE (H) Tg 150 DK4.9(1GHz)
 - 3)高频板材: Rogers RO4350、RO4403: Tg >280 DK 3.5(1GHz) Hitachi MCL-LX-67/GXA-67N: Tg >175 DK 3.7(1MHz)

4. 参考叠层设置:

1+4+1 常见层压结构

表3 1+4+1, 0.8mm板厚, 镭射层用FR-4, 提供厂家: 联能

			THK(mm)	THK(mil)						
							Solder mask	0.015	0.60	
L1	Min	ovia					Base copper 0.5oz+plated	0.038	1.40	
		-L2					1080	0.069	2.70	
L2	Li	LZ					Base copper 0.5oz+plated	0.036	1.40	
					Prepreg	0.113	4.46			
L3				Through		1.0oz	0.030	1.20		
			Buriec	l	hole		core	0.152	6.00	
L4			hole		L1-L6		1.0oz	0.030	1.20	
			L2-L5				Prepreg	0.113	4.46	
L5	Mior	ovia					Base copper 0.5oz+plated	0.036	1.40	
		-L2					1080	0.069	2.70	
L6	Li	L1-L2				Base copper 0.5oz+plated	0.036	1.40		
							Solder mask	0.015	0.60	
	SUM>= 0.750 29.52									

特点:表层(L1,L6)走线隔层参考(分别参考L3层和L4层)的微带线15mil线宽可以控制50欧阻抗。内层L3,L4走线分别与相邻层构成的带状线4mil线宽也可以控制50欧。

表4 1+4+1, 0.8mm板厚, 镭射层用FR-4, 提供厂家: 沪士

	THK(mm) THK										
					Solder mask	0.015	0.6				
L1	Microvia				Base copper 0.5oz+plated	0.038	1.5				
	L1-L2				1080H	0.069	2.53				
L2	L1-L2				Base copper 0.5oz+plated	0.041	1.6				
					Prepreg	0.102	4.03				
L3	Thre		Through		1.0oz	0.030	1.2				
		Buried	hole		core	0.178	7				
L4		hole	L1-L6		1.0oz	0.030	1.2				
		L2-L5			Prepreg	0.102	4.03				
L5	Microvia				Base copper 0.5oz+plated	0.041	1.6				
	L1-L2				1080H	0.064	2.53				
L6	LI-LZ				Base copper 0.5oz+plated	0.038	1.5				
					Solder mask	0.015	0.6				
	•				SUM>=	0.760	29.92				

特点:表层(L1,L6)走线隔层参考(分别参考L3层和L4层)的微带线 15mil 线宽可以控制 50 欧阻抗。内层L3,L4 走线分别与相邻层构成的带状线 4mil 线宽也可以阻抗控制在 50 欧。缺点:7mil 芯板厚度不是多数厂家的常备料。

表5 1+4+1, 1.0mm板厚, 镭射层用RCC, 提供厂家: 沪士

								THK(mm)	THK(mil)			
							Solder mask	0.015	0.6			
L1							Base copper+plated	0.038	1.5			
	Microv L1-L2						80um RCC	0.069	2.7			
L2							Base copper+plated	0.041	1.6			
									Prepreg	0.213	8.4	
L3					Through			1.0oz	0.030	1.2		
			Buried		hole L1-L6		core(0.010")	0.254	10			
L4			hole				hole L2-L5	21 20		1.0oz	0.030	1.2
			L2-L3				Prepreg	0.211	8.3			
L5										Base copper+plated	0.041	1.6
	Microv L1-L2						80um RCC	0.071	2.8			
L6							Base copper+plated	0.038	1.5			
	Solder mask								0.6			
				1.067	42							

特点:表层(L1,L6)走线隔层参考(分别参考L3层和L4层)的微带线 16mil 线宽可以控制50欧阻抗。内层L3,L4走线分别与相邻层构成的带状线5mil 线宽也可以控制50欧。但是RCC比较贵,可以改用1080。

THK(mm) THK(mil) Solder mask 0.015 0.6 L1 Base copper+plated 0.038 1.5 Microvia 80um RCC 2.9 0.069 L1-L2 L2 Base copper+plated 0.041 1.6 4 Prepreg 0.102 L3 1.0oz 1.2 Through 0.030 Buried hole core 0.406 16 L1-L6 L4 hole 1.0oz 0.030 1.2 L2-L5 4 Prepreg 0.102 L5 Base copper+plated 0.041 1.6 Microvia 80um RCC 0.074 2.9 L1-L2 L6 Base copper+plated 0.038 1.5 Solder mask 0.015 0.6 SUM>=42 1.067

表6 1+4+1, 1.0mm板厚, 镭射层用RCC, 提供厂家: 沪士

特点:表层(L1,L6)走线隔层参考(分别参考L3层和L4层)的微带线 16mil 线宽可以控制 50 欧阻抗。内层L3,L4走线分别与相邻层构成的带状线 5mil 线宽也可以控制 50 欧。但是RCC比较贵,可以改用1080。

2+4+2常见层压结构

表7 2+4+2, 1.0mm板厚, 镭射层用RCC, 提供厂家: XX

							THK(mm)	THK(mil)
						Solder mask	0.015	0.6
L1						Base copper (0.5oz)+plated	0.038	1.5
	Microvia L1-L2					65um RCC	0.058	2.3
L2		Aicrovia -				Base copper (0.5oz)+plated	0.041	1.6
		L2-L3				65um RCC	0.058	2.3
L3						Base copper (0.5oz)+plated	0.038	1.5
				Ш		Prepreg	0.203	8
L4			Buried		Through	1.0oz	0.030	1.2
			hole L3-L6	Ш	L1-L6	core	0.102	4
L5			13-13		LI-LO	1.0oz	0.030	1.2
				П		Prepreg	0.203	8
L6		/licrovia				Base copper (0.5oz)+plated	0.038	1.5
		L6-L7				65um RCC	0.058	2.3
L7		25 27				Base copper (0.5oz)+plated	0.041	1.6
	Microvia L7-L8					65um RCC	0.058	2.3
L8						Base copper (0.5oz)+plated	0.038	1.5
						Solder mask	0.015	0.6
						SUM>=	1.067	42

特点:表层(L1,L8)走线隔层参考(分别参考L3层和L6层)的微带线 13mil 线宽可以控制 50 欧阻抗。内层L4,L5 走线分别与相邻层构成的带状线 4mil 线宽也可以控制 50 欧。

表8 2+4+2, 1.0mm板厚, 镭射层用RCC, 提供厂家: XX

							THK(mm)	THK(mil)
						Solder mask	0.015	0.6
L1						Base copper (0.5oz)+plated	0.038	1.5
	Microvia L1-L2					65um RCC	0.058	2.3
L2						Base copper (0.5oz)+plated	0.041	1.6
		Microvia L2-L3				65um RCC	0.058	2.3
L3						Base copper (0.5oz)+plated	0.038	1.5
						Prepreg	0.152	6
L4			Buried		hrough	1.0oz	0.030	1.2
			hole		hole	core	0.152	6
L5			L3-L6	1	L1-L6	1.0oz	0.030	1.2
						Prepreg	0.152	6
L6						Base copper (0.5oz)+plated	0.038	1.5
		Microvia L6-L7				65um RCC	0.058	2.3
L7						Base copper (0.5oz)+plated	0.041	1.6
	Microvia L7-L8					65um RCC	0.058	2.3
L8						Base copper (0.5oz)+plated	0.038	1.5
						Solder mask	0.015	0.6
	SUM>=					1.016	40	

特点:表层(L1,L8)走线隔层参考(分别参考L3层和L6层)的微带线 13mil 线宽可以控制 50 欧阻抗。内层L4,L5 走线分别与相邻层构成的带状线 4.5mil 线宽也可以控制 50 欧。

表9 2+4+2, 1.0mm板厚, 镭射层用LDP, 提供厂家: XX

							THK(mm)	THK(mil)
						Solder mask	0.015	0.6
						Base copper		
L1	Microvia					(0.5oz)+plated	0.038	1.5
	L1-L2					1086	0.079	3.1
	21 22					Base copper		
L2		Microvia				(0.5oz)+plated	0.041	1.6
		L2-L3				1086	0.079	3.1
						Base copper		
L3						(0.5oz)+plated	0.038	1.5
						Prepreg	0.160	6.3
L4			Buried	7	Through	1.0oz	0.030	1.2
			hole		hole	core	0.102	4
L5			L3-L6		L1-L6	1.0oz	0.030	1.2
						Prepreg	0.160	6.3
						Base copper		
L6		Microvia				(0.5oz)+plated	0.038	1.5
		L6-L7				1086	0.079	3.1
		Eo Ei				Base copper		
L7	Microvia					(0.5oz)+plated	0.041	1.6
	L7-L8					1086	0.079	3.1
	L/-Lo					Base copper		
L8						(0.5oz)+plated	0.038	1.5
						Solder mask	0.015	0.6
					SUM>=	1.062	41.8	

特点: 表层(L1, L8) 走线隔层参考(分别参考 L3层和 L6层)的微带线 16mil 线宽可以控制 50 欧阻抗。内层 L4, L5 走线分别与相邻层构成的带状线 3.5mil 线宽也可以控制 50 欧。

6.6.3 信号质量测试需求

一般手机板无需要做 ICT 测试,产品板上只预留生产用功能测试点。 测试点 PCB 设计参数参照工装测试夹具需求。

6.6.4 热设计

1.发热量大的元器件应合理分布,不要集中布在一起,以免局部高温,使元器件可靠性 下降、故障率升高;

- 2.热敏感元器件(热传感器除外)应远离发热量大的元器件;
- 3.发热量大的元器件,本身的封装散热焊盘如果是接地的,就在附近的 PCB 上多加些接地过孔,利于散热。
- 4.对于发热量大的元器件,如 LDO、PA等,需要考虑通过 PCB 的铜箔进行散热的设计参数,通过对温升、热阻、电路板热特性的计算,得到合适的铜箔散热面积大小。

5.进行合适的热分析仿真。

6.7 DFM

6.7.1 拼板与辅助边连接设计

1. 拼板设计步骤

我们在拼板和辅助边设计时,既要考虑器件组装的可加工性,也需要考虑 PCB 加工厂家的排版效率。因为辅助边和拼板方式直接影响着器件组装效率;但是增加或加大辅助边将会降低排版效率,从而提高 PCB 加工价格。

这要求我们从一开始必须从 PCB 厚度、长宽方向、器件类型以及长期积累的经验等等来判断单板的变形情况。然后了解器件组装工艺路线,与工艺人员一起确认是否需要托盘加工等。接着初步确定一个拼板方式。再验证排版效率,最好能请 PCB 加工厂家人员对该拼板方式提供建议。最后才能落实具有最优性价比的单板拼板方式。如图 9 中单元板之间有一条约 2mm 的辅助边来增强 SMD 支撑力度。




图12 单板拼板示意图一

当单板需要采用托盘来进行器件 SMD 时,因为有托盘的支撑,辅助边宽度就可以缩短,并省掉不需要的辅助边。往最高的排版效率靠拢。如图 13 所示,0.4mm 厚的单板必须采用托盘支撑。所以单元板之间只有 2mm 铣刀间距,用邮票孔连接。使得最终拼板面积缩短。




图13 单板拼板示意图二

2. PCB 排版效率计算和考虑

下图是某一 PCB 在加工厂家最终的排版示意图。其中"TOP"所在的矩形是一块带有辅助边的 4X1 拼板(我们称之为大单元板),也就是最终加工厂家交付的成品。它在一个 23X17inch 的 working panel 中的排版个数是 12。那么对我们来说排版效率就是我们拼板的面积乘以排板个数再除以 working panel 面积的百分比。




图14 PCB 加工排版示意图

如上图所示,在 working panel 中,为了满足 PCB 加工需要,大单元板距离排版的长边(转送边)至少是 0.7inch,距离短边至少是 0.6inch。大单元板之间的距离至少应该是 4mm(至少 0.16inch,如上图 0.2inch)。当有阻抗测试需要而在大单元中又没法加测试条时,在 working panel 中还要加上阻抗测试条。阻抗测试条的尺寸至少是 12mmx120mm。

各个加工厂家的 working panel 可能不同,但是他们都是从原材料上裁板分割下来的。原材料的尺寸一般是 36X48inch,40X48inch,42X48inch 等。分割 PCB 厂家可以加工的最大和常见的 working 尺寸如表 10 所示:

厂家名称	常备原材料尺寸	最大可加工	常见 working panel
		working panel	尺寸
沪士	36X48inch	24X24 inch	16X18,16X20, 18X24,
	40X48inch		20X24, 24X24inch
	42X48inch		
联能	36X48inch	20X24 inch(FR-4)	16X18, 16X20, 18X24,
	40X48inch	20X22inch(RCC)	20X24,另外可以根据
			设计需要自由剪裁

表10 部分厂家常备材料和working panel尺寸列表

另外从生产效率来考虑,PCB 加工厂家优先安排大的排版。因此为了降低加工成本,我们在设计辅助边尺寸时也应往尽量大的 working panel 上靠。当在最大 working panel 排版时还有空间时,反过来可以适当加大辅助边的尺寸,以满足终端产品大规模 SMD 的需求。

3. 拼板表示方式

我们在光绘中提供拼板表示方式的主要有两种。第一种是提供完整的拼板文件,PCB 厂家不用另外复制拼板图形。第二种是只提供第一个单元的图形以及其它单元的板框位置,请 PCB 厂家根据拼板板框的位置来复制图形。第二种方式在外形不规则、拼板要求复杂的终端产品中特别适用。业界绝大多数是采用第二种方式。如下图所示:




图15 拼板表示方式示意图

为了方便 PCB 加工和兼容我司通常拼板方式,当采用第二种方式表示拼板时,我们在设计文件中必须进行如下操作:

(1)第一个单元的板框线条采用 board outline 属性,其它单元板的板框外形、铣刀外形和最终拼板外形的线条采用 "board geometry" 中新加的"spell"属性。该属性在所有光绘层中必须选上,等效于 board outline。这样方便公司 ICT 人员编程使用。

- (2)第一单元的板框和铣刀外形(如果有的话)要做为一个整体一起复制平移或旋转、 镜像到其它拼板单元的位置。如阴阳拼板时需要把反面的板框和铣刀外形镜像过来。
- (3)辅助边上必须规定好定位孔、定位光学点的位置。当进行阴阳拼板时,定位孔、定位光学点也应与翻板过来另一面的完全重合。
- (4) 在各个拼板单元位置里用"drill"层写上"TOP"和"BOTTOM"表示拼板的方向。第一单元面为TOP面,与第一单元面一样的标"TOP",镜像的标"BOTTOM"。在"drill"层标注好各个单元之间的间距尺寸。如下图所示




图16 拼板表示方式示意图二

4. 阴阳拼板及其设计检查注意事项

阴阳拼板是指沿着 SMD 的进板方向翻板过来以后能与没翻板之前的完全重合的拼板方式。在器件组装过程中打正反两面器件可以共用一张钢网、不用切换生产线,从而提高了生产效率。

在设计文件中一定要按照上面的描述来规定。另外在进行设计检查时,一定要在 CAM350 中把一张 TOP 面的光绘与一张 BOTTOM 面的光绘重叠在一起,来检查 TOP 面 光绘和 BOTTOM 面光绘的板框、辅助边是否重叠;还有定位光标、定位孔是否重叠。

5. 辅助边连接设计

终端产品拼板的板框与辅助边之间一般用邮票孔来连接,以方便组装生产时自动分板的需求。邮票孔的数量、位置根据具体情况与工艺人员一起讨论安排。

6.8 DFT 设计

终端产品一般不进行 ICT 测试。它上面的测试点主要是生产测试用的和研发调试用的功能测试点。鉴于终端产品单板面积小和功能调试需要测试点之间的矛盾,对于生产调

试用的测试点,希望能用焊接焊盘、屏蔽条等来代替部分测试点,尽量减少测试点个数。同时测试点间距要求大于 75mil,最好能够同面放置。

对于研发调试用的测试点,间距可以适当减少。位置也可以根据布局、布线需要来自由 安排。


6.9 DFI 设计

6.9.1 AXI

- 1. 在设计单板工艺边时, 其长度应与单板边长相等。
- 2. 在设计单板尺寸时通常应满足以下要求:

长度: 127~609mm 宽度: 102~457mm 厚度: 0.4~3.2mm

- 3. 单板不论在 SMT 后、波峰焊后、压接后或制成板加工完成后进行 AXI 检查时, 必须保证有两条边可用来进板, 即这两条边自 PCB 板边算起 5mm 范围内禁止布置器件。
- 4. 为满足单板在检查时对位要求, 尽量在 PCB 四个角的任意三个角上设计有 QFP、PLCC 器件或者两个相邻的 CHIP 器件设计成互相垂直分布。
- 5. 双面板布线时应尽量避免较大的电容(如 0805 及以上电容)直接布在 IC(特别是细间距器件、BGA、CGA)引脚、或焊盘另一面。
- 6. 如果单板表层上设计有网格、大面积铜箔(如电源层或接地层),则需在较大 IC(如 BGA、QFP、PLCC等)器件四个角周围留出¢1mm 的空间(指表面仅有阻焊膜存在)。



注: 兰色图形表示的IC已包括引脚部分

图17 IC的 AXI设计示意图

注: DFI 的详细技术要求可参见 DKBA3125-2002.10《PCBA 的 DFI 设计规范》

6.9.2 AOI

- 1. 在设计单板工艺边时, 其长度应与单板边长相等。
- 2. 在 PCB 表层布线时避免通过走线直接短路 IC 引脚焊盘;同时要避免在 IC 引脚之间设计白色丝印。
- 3. 为防止较高器件挡住光线而影响检查需要在器件的四周保留一定空间,需要满足下列条件之一:
 - (1) ♥=35°~65°, ♥的值越大越好
 - (2) L/H≥0.5~3.5, L/H 的值越大越好

注:

- C: 为器件引脚前端至周围高器件连线与过器件引脚前端之垂线间夹角。
- L/H: L 为两器件间距离; H 为较高器件之高度。

7布线

7.1 所有层布线都要遵循的原则

- 1. 不同种信号(如数字信号,模拟信号,射频信号)在同层和相邻层都考虑分区布置。
- 2. 不同种信号同层布置时考虑 5H 的隔离度,相邻层按 5H 的隔离度分区避让,
- 3. 有个别重要信号线隔层交叉,考虑严格的垂直布置,并为回流信号过分隔区的重要信号在分隔区周围加地孔,保证回流信号在其它地层有最短回流路径。
 - 4. 射频和音频等敏感信号尽量不打孔换层,除出线外不增加过孔。
- 5. 所有内层走线都是盲孔出线,埋孔换层。除地网络外,所有信号不用通孔换层互连,以做到减少信号耦合和电磁辐射。保证大电流信号,射频信号,时钟信号被屏蔽到内层。
 - 6. 时钟和其它高频信号走内层,走成局部带状线。

7.2 一般的 DRC 参数设置

7.2.1 VIA 设置


终端产品由于采用 HDI 的叠层结构,必然会遇到微孔,机械盲孔,机械通孔三种过孔。每种过孔的作用不同,要求的参数也各不相同。一般来讲,过孔使用原则如下:

- 1. 微孔不小于 5MIL, 否则电镀孔壁达到 20UM 困难。
- 2. 不做叠孔,即单板上不应该有 VIA ON VIA ,或者 VIA ON HOLE ,否则厂家加工 困难。

- 3. 1MM 单板通孔和机械盲孔优先选用大于 22MIL 的过孔 PAD 直径,这样厂家可以根据自己的加工能力和成本控制方案选择做出 8MIL 或 10MIL 的成品孔直径。
- 4. 过孔焊盘以及 DRC 间距设置是非常关键的两个参数,直接影响单板的加工成本和 LAYOUT 难度。

对于微孔参数控制最小值为:

机械过孔参数控制最小值为:



A: 微孔最小 DRC 间距

B: 机械孔最小 DRC 间距

图18 VIA TO VIA 最小间距要求(焊盘边缘间距大于 3.5mil)

- 5. 电源和地网络用微孔可以选择加*号的 8MIL 微孔,也可以替换为两个或更多 5MIL 微孔。视实际通流能力需要而定。推荐整板用一种尺寸的微孔,以简化厂家激光钻孔过程控制环节。但两个微孔 DRILL 边缘到 PAD 外边缘的间距也要按图 18 中 A 图控制。
 - 6. 微孔和机械孔之间间距按两个机械孔之间间距要求控制。
- 7. 为了在不影响设计效率的情况下,最大限度利用单板资源,表 11 给出了一组过孔设置。

表11 过孔设置

Via Type	Drill (mil)	Pad (mil)	Anti Pa d (mil)	Func
Via5_1_2(partial)	5	12	28	Only Sign Via
Via8_2_7(partial)	8	22	32	Defa
Via5_7_8(partial)	5	12	28	Only Sign Via
Via8_1_8(through)	8	22	32	Only GNE

				Via
*Via8_1_2(partial)	8	18	28	Only PWF ND \
*Via8_7_8(partial)	8	18	28	Only PWF ND \

7.2.2 线宽和安全间距的设置

1. 线宽的设置:

终端产品的线宽设置要视信号种类和阻抗要求以及 LAYOUT 要求分别设置,一般设计原则如下:

- (1) 在保证信号阻抗连续的情况下,尽量保证不同种信号之间有连接到地网络的隔离铜皮。
- (2) 同时尽量减少铜皮对信号的容性负载效应,如在 RF 信号的相邻层做铜皮挖空处理,在 RF 信号的同层按 1.5 倍线宽的空间避让铜皮,以便不影响射频端口匹配网络的匹配效果。
 - (3) 特殊线宽的设置定义到网络中去。
 - (4) 由于走线优化较多,阻抗控制线的线宽一定要定义到网络属性中去。
- (5) 电流型音频信号的线宽要大于等于 6MIL, 当走线为了分区避让其它种信号而增长时, 要适当增加线宽以减少线路压降。
- (6) 电源走线线宽按文档"线宽与通流能力对照表"折算,注意选择正确的铜皮厚度和允许温升条件。实际通流能力要按 50%降额计算。

2. 最小安全间距设置:

原则就是尽量增大过孔和过孔,过孔和焊盘之间的间距,以降低加工难度和信号之间的耦合。把小间距的设置控制到局部,这样即使有加工难度,出错的范围和概率都大大降低了。下面图 19 给出一个示例,0.8MMBGA 的布线打孔情况,并给出一组 DRC 设置参数,在设计中可以参考,也可应用到其它区域。

0.8MM Pinch 的 BGA 区域一般在直径 14MIL 的 BALL 上布置 PAD 直径为 13MIL 的 微孔,在四个 BALL之间布置 PAD 直径为 22MIL 的机械盲孔。显然表层的 B/B Via to B/B Via 的 DRC 值应该考虑微孔之间 18.5mil 的实际间距值。而第 2 层或第 5 层(以 1+4+1 的 HDI 板为例),由于微孔和机械盲孔共面,B/B Via to B/B Via 的 DRC 值应该考虑最小间距

4.7mil。两个内层,LAYER3 和 LAYER4 的 B/B Via to B/B Via DRC 值只要考虑两个机械 盲孔之间的距离 9.5mil 就可以了。




图19 孔间距示意图

7.2.3 非金属化孔,接地孔和板边铜皮避让

- 1.非金属化孔要加大 8mil 的禁布区。
- 2.铜皮到板边至少保证 8mil 的距离。
- 3.除邮票孔外,接地通孔到板边至少保证 10mil 的距离。
- 4.一般手机板接地通孔也按不开窗设计。

样例如下:




图20 非金属化孔,接地孔和板边铜皮避让示意图

7.3 RF 信号的布线

应该说终端产品中的射频体系和技术与基站系统是相通的,因此终端产品的射频互连设计和常规基站系统的互连设计方法基本是相同的。但除了射频电路的通用规则以外,终端产品的互连设计还有着自身的鲜明特点其设计难度显而易见:

首先,由于终端产品小型化要求,单板的布局布线密度相当高。而且射频收发通道、本振、变频、数字等模块都置身其中。模块间距离将非常小,空间耦合必须考虑。这对射频互连设计要求更高。其次,终端产品单板厚度都很薄,最常见的是 0.8-1.0mm。对于 6 层或 8 层板来说表示层与层之间的距离更小,这意味分布参数的影响将更加明显。任何一个焊盘、不合适的走线拐角都有可能会影响到射频性能,这也对射频互连设计提出了挑战。

7.3.1 微带线结构完整性

PCB 项层走 RF 信号, RF 信号下面的平面层必须是完整的接地平面,形成微带线结构。 如图 21 所示。由于终端产品高密的特点,本规范降低了对射频安全间距的要求为 2H。




图21 微带线的结构完整性

要保证微带线的结构完整性,必须做到:

- 1. 同层内,微带线要做包地铜皮处理,建议地铜皮边缘离微带线边缘有 2H 的宽度。H 表示介质层厚度。
 - 2. 且在 2H 范围内,不得有其它信号过孔。
 - 3. 禁止 RF 信号走线跨第二层的地平面缝隙。
 - 4. 非耦合微带线间要加地铜皮,并在地铜皮上加地过孔。
 - 5. 微带线至屏蔽壁距离应保持为 2H 以上。

7.3.2 带状线结构完整性

有些 RF 信号要从 PCB 的中间层穿过,例如四层 PCB 中的第三层走,第二层和第四层必须是完整的接地平面,即偏心带状线结构。 如图 22 所示。 要保证带状线的结构完整性。必须做到:

- 1. 同层内,带状线要做包地铜皮处理,建议带状线两边的边缘离地平面边缘有 2H 的 宽度。H 定义为带状线上下介质层总厚度。
 - 2. 且在 2H 范围内,不得有其它信号过孔。
 - 3. 禁止带状线跨上下层的地平面缝隙。





图22 带状线结构的完整性

7.3.3 RF 信号布线一般原则

- 1. 要求地铜皮到信号走线间隔≥2H。
- 2. 地铜皮边缘加地线孔,孔间距约在 100mils 左右,均匀整齐排列;
- 3. 地线铜皮边缘要光滑、平整,禁止尖锐毛刺;
- 4. 除特殊用途外,禁止 RF 信号走线上伸出多余的线头。
- 5. 除耦合器外, RF 信号布线周围如果存在其它 RF 信号线, 就要在两者之间辅进地铜皮, 并在地铜皮上间隔 100mils 左右加一个接地过孔, 起隔离作用。
- 6. RF 信号布线周围如果存在其它不相关的非 RF 信号(如过路电源线),要在两者间辅进地铜皮,并每隔 100mils 左右加一个接地过孔。要注意,RF 信号过孔与内层的其它布线靠近,如图 23 左所示的过路电源线靠近了 RF 信号过孔,电源线上的 EMI 干扰会窜入 RF 布线,所以要采用图 23 右正确的布线方法,在电源线与 RF 信号过孔间辅地并加地过孔,起隔离作用。 有时内层的 RF 信号线与其它有较强干扰的信号(如过路电源线)过孔靠近,也采用同样的方法辅地并加地过孔。






图23 RF 信号过孔与电源线相对位置示意图

- 7. 器件安装孔是非金属化孔, RF 信号布线要远离器件安装孔。需要在 RF 信号布线与安装孔间辅进地铜皮,并加接地过孔。
- 8. 特别注意射频信号的换层过孔,以 2+4+2 结构为例:带状线在第五层,注意到中间使用的 3-6 层的盲孔,在第六层还存在射频信号焊盘。因此第七层的布线应避开六层焊盘,放置相邻层耦合。

7.3.4 屏蔽罩

RF信号可以在空气介质中辐射。在端口阻抗都不变(例如 50 匹配负载)的前提下,空间距离越大、工作频率越低、输入输出端的寄生耦合就越小、即隔离度就越大。 腔体内器件间或 RF信号布线间的典型隔离度约在 40~60dB。为了防止这些敏感器件、干扰源相互干扰,布局时应尽量使这些模块相互远离。由于终端产品空间的限制往往达不到要求,因此常采用金属屏蔽罩隔离办法。

终端产品属于消费类产品,其特点是数量大,为了提高生产效率通常采用下面两种形式的屏蔽罩:

方法 1: 表贴金属屏蔽罩

方法 2: 终端外壳内部形成梁并喷涂导电油,通过导电胶加强与 PCB 的连接性能。

采用方法 2 的好处是产品生产装配简单,可以最大限度的减小产品的厚度。但缺点也很明显:喷涂导电油的导电性能有限,另外随着导电胶的老化外壳与 PCB 接触可靠性下降。这些都导致隔离效果变差,目前业界使用较多的仍然是表贴金属屏蔽罩。

屏蔽罩的厚度一般是 0.2mm~0.3mm,相应焊盘的宽度为 0.6mm,屏蔽罩焊盘需要良好接地。

还选择合适的屏蔽罩的腔体尺寸,屏蔽罩的高度一般要小,只需保证最高的元件能放进去即可。最低高度为微带线对应介质厚度的 10 倍(这一点通常都能满足,因为终端产品单板均采用 HDI 技术,微带线到参考地距离小于 0.15mm)。建议最低谐振频率大于工作频率的三倍,对于规则的屏蔽罩结构可以用《RF PCB 设计规范》附录 A 的公式计算最低谐振频率。HFSS 可仿真任何形状的屏蔽罩最低谐振频率。

对应封闭屏蔽罩,信号出入屏蔽罩需要打孔换层转成带状线。对射频信号而言过孔呈感性会影响到传输效果,如果使用结构一次换层会有3个过孔,这个影响是相当严重的。 另外一种方法是直接使用微带线出入屏蔽罩,将屏蔽墙对应微带线位置处开口。开口宽度为线宽加6倍介质厚度,高度为5倍介质厚度。这样有利于射频信号传输,推荐使用此种方法。

尽量使内部元件焊盘远离屏蔽罩焊盘,这样可以有效防止连锡以及减小屏蔽罩对临近器件焊接时热量的影响。如图 **24** 所示:




图24 屏蔽罩腔内器件布局

7.3.5 阻抗控制与阻抗突变点的布线

1. 地掏空处理

终端产品使用的为 50 欧系统,因此 RF 信号线的阻抗控制要求为: 50±5Ω。前面已 经提到终端产品均采用 HDI 技术进行 PCB 设计,相邻层间距非常小。常规情况下表层 50 欧微带线线宽非常细,只有 5mil 左右。这会引起如下问题:

- (1) PCB 加工误差会更加明显影响到阻抗;
- (2) 线宽太细会增加信号在传输线中的损耗;
- (3) 信号通道上的器件焊盘比信号线宽得多,连接处存在阻抗突变;

为解决以上问题,通常采用的方法是对射频通道(包括射频微带线和器件焊盘)下的第二层的地铜皮进行掏空,将表层微带线的参考地平面换到第3层,这样表层50欧微带线线宽将变宽到11mil左右。可以较好的解决上面三个问题,在进行地掏空时需注意一下问题:

对走线的掏空宽度推荐为线宽加 6 倍介质厚度以上,对焊盘掏空宽度也为焊盘宽加 6 倍介质厚度。

对应第2层掏空,必须保证在第3层有完成的参考地平面。

图 25 就是 2 层掏空设计




图25 地层掏空

对于此结构的单板, 1-2 与 2-3 层介质相同。掏空后微带线到参考地平面仍为单一介质,可以使用 Polar 软件计算阻抗。对于 1+c+1 结构,掏空后微带线到参考地平面间是混合介质,这种情况用 HFSS 软件计算阻抗。

2. 过孔

过孔的 3D 结构如图 26 所示。过孔是引起 RF 通道上阻抗不连续性的重要因素之一,当频率高于 1GHz 时,某些结构的过孔回损指标会大于-18dB,如果信号频率大于 1GHz,就要考虑过孔的影响。采用 HDI 的 1+c+1 结构,信号换层时会引入两个过孔;如果采用的是 2+c+2 结构,那么换层会引入三个过孔,这都影响了射频传输性能。





图26 过孔的 3D 结构效果图

减小过孔的阻抗不连续性的常用方法有:采用无盘工艺、选择合适的出线方式、优化 反焊盘直径等。优化反焊盘直径是一种最常用的减小阻抗不连续性的方法。由于过孔的不 连续性与孔径、焊盘、反焊盘、层叠结构、出线方式等结构尺寸相关,很难直接给出不同 过孔反焊盘的经验值。设计时可以根据具体情况用 HFSS 和 Optimetrics 进行优化仿真。

无盘工艺是指 PCB 的信号过孔的顶层、底层和信号层有焊盘,而其它层无焊盘,例如 在图 27 中的左图六层板,如果只有一、三、六层有焊盘,而二、四、五层无焊盘,就是无 盘工艺。因为通常情况下过孔都呈容性,而无盘工艺降低了过孔的分布电容,所以改善了阻抗不连续性。

下面对出线方式做些介绍,对于一块六层板,如果布线从顶层经过过孔到第三层,那么,过孔的第四层到第六层就相当于信号线上的 Stub。Stub 相当于在传输线上并联了分布电容到地。如果布线方式改成从顶层经过过孔到第五层,那么,只有过孔的第六层相当于传输线上的 Stub,较短。改善了传输线的阻抗不连续性。如图 27 所示过孔剖面图中的绿色部分就是 Stub。左图是微带线换层到第三层,右图是微带线换层到第五层。可以看到,右图的 Stub 很短。





过孔的Stub较长,阻抗连续性差

过孔的Stub较短,阻抗连续性好

图27 不同出线方式引起的过孔 Stub 长度差异 对于任何一种出线方式,都能优化出反焊盘直径的具体值。但我们建议使用图 27 右所示的出线方式,因为能优化出一个很合适的反焊盘值,且回损指标更好。

7.3.6 电源和滤波

电源线是 EMI 出入电路的重要途径。通过电源线,外界的干扰可以传入电路,干扰电路正常工作;同样,电路中的干扰也可以通过电源线传到外部电路,对其他设备造成干扰。 手机板中电源线种类繁多,一般是用走线完成。除线宽和滤波电容的放置外,可以等同一般数字信号的处理。

当用电引脚滤波不足,或根本没有滤波时,电源线要等同数字线进行隔离和避让,包 括同层和相邻层与其它信号之间都要考虑有地铜皮或地孔隔离。系统中常用的地平面在信 号层和电源层之间起隔离作用的方法,也在这里适用,叫做分层避让,就是说,当电源走 线和重要信号线无法做到分区避让的话,可以考虑增加地层进行层间隔离。

RF PCB 的电源入口处组合并联三个滤波电容,利用这三种电容的各自优点分别滤除电源线上的低、中、高频。例如: 10uf, 0.1uf, 100pf。

RF 器件的电源滤波电容一定要靠近电源引脚,要符合容量最小的电容最靠近电源引脚的原则。如电源通道上必须有过孔换层,过孔优先放置在滤波电容的焊盘上。这样避免在滤波电容和器件管腿间引入额外分布电感。

应注意退耦、滤波,防止不同单元通过电源线产生干扰,电源布线时电源线之间应相 互隔离。电源线与其它强干扰线(如 CLK)隔离。

小信号放大器的电源布线需要地铜皮及接地过孔隔离,避免其它 EMI 干扰窜入,进而恶化本级信号质量。

要注意电源线的过电流能力,保证足够的裕量。对过孔换层,有必要时可以使用两个以上的过孔并联。

7.3.7 接地

1. 接地回路

接地线要短而直,减少分布电感,减小公共地阻抗所产生的干扰。

调整各组内滤波电容方向,缩小地回路。如图 28 所示的三个滤波电容,接地偏向于相关的 RF 器件方向,尤其是高频滤波电容。





图28 缩小地回路的滤波电容布线方式

2. RF 器件的接地

RF 主信号路径上的接地元件和电源滤波电容需要接地时,为减小器件接地电感,要求:

- (1)、射频器件接地焊盘上直接放置 HDI 微孔,同时在器件焊盘旁放置接地通孔就近接地;如无法打通孔就放置微孔,铺铜时保证有两根线接铺地铜皮;
 - (2)、接地过孔与地平面采用全连接的方式;
- (3)、接地线需要走一定的距离时,应加粗走线线宽、缩短走线长度,禁止超过 1/20 导引波长,以防止天线效应导致信号辐射;
 - (4)、在工艺允许的前提下,缩短焊盘边缘与过孔焊盘边缘的距离。
- (5)、有些元件的底部是接地的金属壳,要在元件的投影区内加一些接地孔,投影区内的表面层不得布线和过孔;
- (6)、城堡式器件的接地焊盘是花焊盘。除特殊用途外,不得有孤立铜皮,铜皮上一定要加地线过孔;如图 29 左所示。铜皮灌水(Flood)后的尖角处理,如图 29 右所示。






图29 孤立铜皮和尖角的处理


(7)、禁止地线铜皮上伸出终端开路的线头,如果存在,就要在靠近线头终端开路处加一个接地过孔;

3. 单板边缘的接地

单板边缘应尽可能加上均匀接地过孔,以增强屏蔽效果,防止干扰信号进入或板内干 扰信号向外辐射。

4. 屏蔽腔的接地

PCB与屏蔽腔壁接触的绿油开窗部位定义为信号禁布区,禁止表面层布信号线和信号过孔。PCB在设计时要加上"过孔屏蔽墙",就是在PCB上与屏蔽腔壁接触的部位加上接地的过孔。而屏蔽盖焊盘的接地方式有全连接和花盘连接两种。对终端产品,屏蔽盒都很小并且很轻,如果采用图 30 左边的全连接方式,焊盘的热阻很低。进行焊接时存在散热太快的现象,可能会影响加工,因此推荐采用如图 30 右边的花盘连接方式。甚至可以将接地盘中孔移到焊盘外紧靠焊盘以进一步增大热阻。






图30 屏蔽腔壁接地方法

5. Heatsink 过孔布置方式

在终端产品板中大量器件都有 Heatsink,也就是器件中间有个大散热焊盘。Heatsink 一般有三个作用:接地,屏蔽,散热。为增加散热效果通常要通过过孔把 Heatsink 连到 PCB 的各个内层地层。通常为保证焊接性能我们采用了如下过空布置方式。

- (1)表层通过微孔连到次表面层。
- (2)上下两个次表面层之间用盲孔连通。
- (3) 微孔和埋孔交错布置,避免 VIA ON HOLE 的设计,以免增加厂家加工难度和不良品率。

样例如下:




图31 Heatsink 过孔布置方式示意图

在工艺许可的范围内,可以考虑在热焊盘中直接打8mil的通孔增加各方面性能。

7.3.8 功放电路

功放电路为大功率干扰电路,在互连设计方面需要处理好散热、供电、串扰问题。同时功放电路地增益控制等信号为敏感电路,处理不当会在输出端调制处杂波信号。

- 规则 1: 功放电路布局远离敏感电路,特别是 LNA、VCO、音频信号。
- 规则 2: 功放的控制信号作为敏感电路对待。
- 规则 3: 功放散热设计要求同 7.3.7 节要求。
- 规则 4: 功放电源为强干扰源,充分远离敏感电路,特别是音频走线。要单独走一支分支走线并尽量短,以免大电流引起的线路压降对其它供电支路产生影响。走线宽度按通流能力要求控制。

规则 5: PA 一般有两个引脚接电源,由于两脚一般接内部的一级运放和二级运放,一般有不同的滤波要求。如没有明确两个引脚的分工,建议严格按 PA 器件资料推荐的滤波电容布置位置布置,同时走线也要参考推荐意见。

规则 6: PA 的控制信号线 VREFERENCE 是敏感信号,在引脚处要加滤波处理。

7.4 数模混合布线设计

在本规范第 6.5 节介绍了数模混合设计的基本概念和布局原则,这里介绍的是数模混合设计在布线方面的要求。

7.4.1 通用规则

规则 1: 在单板的所有层中,数字信号原则上在电路板的数字部分布线。

规则 2: 在单板的所有层中,模拟信号原则上在电路板的模拟部分布线。

规则 3: 模拟信号线要求最短。

7.4.2 平面层分割

建议 1: 可以对地进行分割,以不影响任何布线回流路径为首要原则。

建议 2: 也可以不分割地平面,在电路板的模拟部分和数字部分下面敷设统一地平面。说明: 地平面不分割,并不意味着模拟部分和数字部分不分区,相反,模拟部分和数字部分必须要有清晰的布局和布线分区,不能交错重叠、互相渗透。终端产品是一种复杂的系统产品,一般布局密度很大,数字与模拟电路之间存在复杂的连线。比如 IQ 信号线、控制总线、各种射频器件的关断控制信号、模拟控制信号等。在设计中需要保证这些信号的回路完整,因此很难对数字与模拟部分进行分割。在大多数终端产品设计中,对模拟与数字地是不进行分割的。

规则 1:每个平面层的数字区不会与其它层的模拟区重叠,每个平面层的模拟区也不会与其它层的数字区重叠。

说明:每个平面层的数模分割线都重叠起来,就能满足要求。

建议 3: 在数模混合区,如果设计条件允许,将电源层与接地层相邻,这样将降低电源 和地之间的阻抗,从而减少电源信号上的噪声。

规则 2: 在模拟区域,将第二层设置为地平面,起隔离作用,将顶层器件与其它布线层隔开来。

说明:例如把敏感的模拟参考源布线、压控信号布线、PLL 电源布线与第一层的强干扰电路隔离。在 1+c+1 的 HDI 单板中,RCC 介质层厚度很薄,导致 50 欧微带线很细。因此,通常将微带线下方的第二层地平面挖空,这时在微带线附近,第三层就是参考地平面。

7.4.3 电源处理

一般来说,电源线较长,分支多,布满了整个单板,在设计不当的单板中,电源布线 会起到 EMI 传输媒介的作用,把各种噪声带到单板每个角落。所以在数模混合单板中,对 电源走线有严格的要求。

规则 1:模拟电源和数字电源相互隔离,以避免数字电路噪声通过电源进入模拟电路。 说明:数字与模拟部分电源最好使用不同的电压转换芯片进行供电。对于数字与模拟 部分内部的不同单元电路可以使用 LC 或 RC 网络进行隔离供电。

建议 1: 把模拟电路的电源看成是易感染的小信号。

说明:要避免数字信号、开关电源对它的干扰。模拟电源直接给模拟电路供电,模拟 电源上的干扰会直接进入模拟电路,降低信噪比。

规则 2: 在 RF 区域, 电源采用树状布线, 不宜采用电源平面的形式。

说明:在大多数终端产品设计中,很难提供一个完整的电源平面;同时对于不同射频 电路之间的电源一般需要采用隔离措施,即使不采用 LC 网络进行隔离,也需要在 PCB 设 计过程中规划好各部分电路的供电路径,避免不同电路的供电路径形成干扰。

规则 3: 电源布线不能跨地分割,如果跨地分割,一定要有桥接措施。

规则 4:参考电源滤波电容接地端接在模拟区内。

说明:参考电源一定是模拟电路,所以其滤波电容也属于模拟电路。

规则 5: 要避免在邻近电源线的地方走数字时钟线和高频模拟信号线,并辅地,加地孔隔离。

规则 6: 供电路径采用从大信号到小信号的路径进行供电。

规则 7: 对于功放电源走线应尽可能短,减小线路压降。

规则 8: 功放电源走线远离音频信号线,避免 217Hz 包络信号对音频信号造成干扰。

建议 2: 长电源线沿途增加滤波电容滤波。

说明: 因为感应到电源线上的噪声将耦合到敏感的模拟信号之中。

规则 9: 嵌入式开关电源芯片或开关电源模块输出端一般要加滤波器、线性电源稳压器或电子滤波器等电路,再提供给模拟电路使用。

说明: 因为开关电源纹波较大,不能直接提供给模拟电路使用。

建议 3:线性电源模块在布局和布线时,根据功耗情况,要添加接地过孔或预留散热铜 皮区域。如图所示。

说明:如果线性电源稳压模块散热不好,温升过高,会产生热噪声,同样会成为干扰源。




图32 线性电源模块的散热布线方法

7.4.4 布线跨越相邻平面层分割间隙的方法

如何降低数字信号和模拟信号间的相互干扰呢?在设计之前必须了解电磁兼容(EMC)的两个基本原则:第一个原则是尽可能减小电流环路的面积;第二个原则是系统只采用一个参考面。相反,如果系统存在两个参考面,就可能形成一个偶极天线。

规则 1: 所有高速信号不能跨越相邻层的地平面分割间隙,也不能跨越相邻层电源平面分割间隙。

规则 2: 必须跨越分割电源之间间隙的低速信号线要位于紧邻大面积地的布线层上,地平面要有桥接措施。

说明:桥接方法如图 33 所示。先在被分割的地之间进行单点连接,形成两个地之间的连接桥,然后通过该连接桥布线。这样,在每一个信号线的下方都能够提供一个直接的电流回流路径,从而使形成的环路面积很小。事实上,终端产品的体积一般很小,如果对所有跨分割走线都采取桥接措施,最终得到的结果与不分割没有明显区别。这也是在手机设计中一般不对数字与模拟地进行分割的原因。




图33 跨分割信号线的桥接方法

7.5 特殊单元电路的设计


7.5.1 频率源

频率源输出信号电平较高,本身是比较大的干扰源,所以,要单独放在一个屏蔽腔内, 与其它任何电路都隔离。

频率源的实现办法是采用锁相环电路,由鉴相器输出到 VCO 电路的压控信号线,是模拟信号,要求纹波极低,同样,VCO 的电源也要求很干净,否则都会影响到 VCO 输出频率的相噪指标。参考时钟是强干扰源。所以,频率源要关注参考时钟、压控信号、VCO 电源布线的相对位置。压控振荡器(VCO)可将变化的电压转换为变化的频率,这一特性被用于高速频道切换,但它们同样也将控制电压上的微量噪声转换为微小的频率变化,而这就给RF 信号增加了噪声。总的来说,在这一级以后你再也没有办法从 RF 输出信号中将噪声去掉。那么困难在哪里呢?首先,控制线的期望频宽范围可能从 DC 直到 2MHz,而通过滤波来去掉这么宽频带的噪声几乎是不可能的;其次,VCO 控制线通常是一个控制频率的反馈回路的一部分,它在很多地方都有可能引入噪声,因此必须非常小心处理 VCO 控制线。同时需要注意其它的干扰,例如平面层噪声、VCO 电源噪声、数字控制信号线的噪声、参考时钟源上的噪声会增大 VCO 输出信号的杂散。如果产生了相噪或杂散,就很难从后级电路中滤除。一定要从源头上解决。

谐振电路(一个用于发射机,另一个用于接收机)与 VCO 有关,但也有它自己的特点。简单地讲,谐振电路是一个带有容性二极管的并行谐振电路,它有助于设置 VCO 工作频率和将语音或数据调制到 RF 信号上。 所有 VCO 的设计原则同样适用于谐振电路。由于谐振电路含有数量相当多的元器件、板上分布区域较宽以及通常运行在一个很高的 RF 频率下,因此谐振电路通常对噪声非常敏感。信号通常排列在芯片的相邻脚上,但这些信号引脚又需要与相对较大的电感和电容配合才能工作,这反过来要求这些电感和电容的位置必须靠得很近,并连回到一个对噪声很敏感的控制环路上。要做到这点是不容易的。要求如下:

(1)、参考时钟和压控信号间要有地线层隔离,同时要关注过孔与线间的隔离。如图 34 所示。右图 CLK 信号与压控信号孔间有铜皮及接地过孔,是正确的布线方法。同样,CLK 过孔与压控信号线间也需要铜皮及接地过孔隔离。







图34 CLK 信号对压控信号的干扰的处理方式

(2)、参考时钟与 VCO 电源间要有地线层隔离,同时要关注 VCO 电源过孔与 CLK 线间 也要有地过孔隔离,并辅进地铜皮。如图 35 所示。







图35 CLK 信号对 VCO 电源的干扰的处理方式

(3)、数据、时钟、使能线不能在数字频率合成器芯片、晶体、晶振、变压器、光耦、 电源模块等器件底部表面层走线。

7.5.2 城堡式器件

终端产品中使用了有很多城堡式器件,如 VCO、混频器、双工器、滤波器等,底部是金属外壳与接地脚相连。所以,此类器件的元件面投影区是禁布区,不能布微带线和过孔,否则,金属外壳会显著降低微带线的阻抗,引起信号失配。且过孔会与金属接地外壳短路。如图 36 所示的混频器底面禁布区布线比较。






图36 混频器投影区内的表面层是禁布区

某些器件,器件底部的接地焊盘与信号焊盘间距很大。我们在进行 PCB 接地铜皮设计时的间距往往达不到这个宽度,那么器件装配后信号焊盘与地的距离实际便小了。这增大了信号焊盘的分布电容,影响射频信号的传输效果。因此需要按器件资料在焊盘周围添加禁布区,当然最好是将禁布区加到封装库中。如下图中右边是没有加禁布区,直接使用规则铺铜后的效果,下图左边是加禁布区的效果:




图37 特殊器件焊盘禁布区

还有些城堡式器件,底部是一小块 PCB,上面有过孔,这些过孔可能是电源或信号。 如图 38 所示




图38 城堡式器件本身 PCB 上的信号过孔

布线时要注意表面层器件投影区内对应信号过孔的地方不能辅地铜皮,否则可能会使 城堡式器件本身的信号过孔与地短路,或者降低器件可靠性指标。

7.5.3 天线

天线最主要的功能在于转换两种不同传播介质中的电磁波能量,是建立终端与基站系统联系的关键部件,在满足 SAR 指标的前提下我们总是希望天线对外辐射越强越好。天线接口电路既是敏感电路,同时又是非常严重的干扰源。从接收的角度来看,天线接收来自

空间非常微弱的信号,这样的接收信号非常容易收到干扰;从发射的角度来看,天线将来自功放的很强的调制信号发射出去,是很强的辐射干扰源。天线对于周边接地金属面十分敏感,像是电路板上的接地面或是电路板上防止静电用的屏蔽金属片都会严重影响到天线的辐射特性,当然孤立金属也作为无源散射体的对手机天线的电特性影响特别大。手机天线在手机结构中的位置决定了手机天线在手机中的电特性,如果手机天线的位置设计或天线周围的结构设计不好,带来的效率损失可能是致命的。因此天线接口电路的设计需要满足以下4个方面的要求:

- (1)保证天线的辐射效率。
- (2)保证天线与电路的阻抗匹配。
- (3)防止天线干扰其他敏感电路,特别是接收前端电路、音频电路、频率源电路。
- (4)防止天线受到数字、VCO等电路的干扰。

说明:保证天线辐射效率需要有足够开阔的空间。否则即使能将天线输入口的发射系数匹配得很好,辐射效率也无法提高。规则要求中的 5x5mm 是最低要求,如果条件允许最好做到 10x10mm 以上。下图可以说明天线辐射效率与空间结构的关系:




图39 天线辐射原理示意图

常用的天线类型有外置绕线天线和内置天线两种。对这两种天线的 PCB 设计方法分别进行说明:

1. 外置绕线天线




图40 外置绕线天线常规布局

外置绕线天线如图 40 所示,对外置绕线天线,终端主板上只有单个接触馈点焊盘。那么对于天线周围的结构的要求是:最好在上图黑框的范围内,不要有屏蔽盒等金属的东西。主要是这样会引起天线与屏蔽盒之间的互耦,这样会降低天线的效率,而且匹配很难做。假如实在没有办法,那么,应该通过仿真软件计算,要求屏蔽盒与天线之间的耦合度<-30dB。这样才可以满足要求。根据经验值,800MHz的天线与屏蔽盒之间的距离要大于15mm左右。

关于外置天线的 PCB 馈电的布线如下:

- (1)天线接口电路需要放置在板角和板边上,最好是角上。
- (2)保证在天线馈点及天线实体的 PCB 投影区外扩 2MM 的区域内所有层不能放置任何 金属物体,包括器件、铜皮、过孔、走线等
- (3)要求天线馈电点周围的地距离天线 d>2mm,并尽可能扩大该禁布区,在天线延长线方向上避免布局 LNA、VCO 等非常敏感地电路。

图 41 是外置绕线天线馈点处的设计示意图




图41 外置绕线天线主板馈点布线处理

说明:因为天线镜像效应地存在,在天线馈点处地接地面上,存在很大地汇结电流。 汇结电流产生地效应等效于一个镜像天线,如图 42 所示,因此优选的布局方案为天线延长 线方向上布功放电路。




图42 镜像天线示意图 (4)螺钉坚决不能在天线的周围,这样会对天线性能造成致命的影响。




图43 错误做法 (5)天线周围的地打上地孔保证地的完整性,并起隔离作用。

2. 内置天线

内置天线尽管实现形式多样,但目前使用最多的是基于 PIFA 天线的变型,并安装与手机外壳上,通过簧片或探针与主板相连。下图就是一个典型的内置天线原理示意图




图44 PIFA 天线原理图

一般目前 PIFA 天线最多可以做到 3 频天线,大概体积可以做到下表中数据。结构工程师应该根据这样的数据进行结构设计,才能够满足天线的性能要求。

Dual band	Triple band	
W *L > 30*20 mm,	W *L > 30*25 mm,	
H > 6 mm	H > 7 mm	

表12 双频和三频天线对地高度要求

为保证天线性能,对于 PCB 布线的要求,馈电点位置的要求与外置螺旋天线相同。不同的是内置天线要求发射体在主板的投影区要有完整的参考地平面,同时对发射体距离 PCB 参考地平面高度有要求。对于双频天线,要求至少大于 6mm。对于三频天线,要求至少大于 7mm。如果直接以 PCB 表明做参考地平面,那么发射体投影区内不能放置任何器件、非地信号、过孔等。必须是整块地铜皮并良好接地,同时此区域需要阻焊开窗。如果是以屏蔽盒上表面做为参考地平面,必须保证屏蔽盒良好接地并且屏蔽盒的上表面平滑没有形变。

3. 特殊天线

对于蓝牙、WLAN 的内置 LTCC 或 PIFA 等天线布局在板边和板角, 优选与板边平行布局, 如图所示:




图45 LTCC 天线优选布局方式 LTCC 天线四周 5mm 区域内不等放置其他器件和走线包括背面,所有层地挖空。

7.5.4 I/Q 信号

- 1. 接收和发送 I、 Q 信号按严格的差分方式设计,推荐线宽满足器件手册上的容性负载要求。
 - 2. 保证 I 线对和 Q 线对等长,等负载电容和电阻,从而保证两路信号之间的相位关系。
 - 3. 差分线对的两跟线不要交叉,如由于布局影响而必须交叉,则把过孔布置到芯片侧。
- 4. I、Q 信号是敏感模拟信号,远离数字逻辑信号和时钟信号,在四个方向加良好的地屏蔽。
- 5. 因为表层器件布局密集,很难保证地铜皮完整和大面积布线空间,一般尽量把 I/Q 信号布置成带状线,在内层选上下两个相邻层,要有完整的局部地做参考平面。
- 6. 检查信号布线质量时,请一定同时打开两个相邻布线层,从上、下、左、右四个方向考察信号周围地屏蔽的完整性。

样例如下:




图46 I、Q 信号布线示意图

7.5.5 音频电路

音频信号是敏感小信号,特别需要避免低频干扰。在 GSM 手机中,时隙周期为 217Hz, 正好处于音频范围内。

规则 1: 音频信号走线原理功放、功放电源、天线等干扰源。

规则 2: 音频信号采用差分走线方式。

建议 1: 音频信号采用独立地进行屏蔽。特别是对于内置天线的手机,存在很严重的 217Hz 干扰。

规则 3: 驱动扬声器的电流较大,需要根据允许的压降和印制板上铜的电阻率、温度系数、铜厚度和线长等因素计算出需要的线宽,根据降额的要求确定走线线宽。

规则 4: 由于换层时的过孔可能成为信号的瓶颈并导致压降,尽量避免将差分信号从一层换到另一层。如果需要换层,过孔需要保证足够的通流量。

规则 5: 音频部分的输入和输出滤波电路部分按照输入和输出的要求进行布局和布线。

规则 6: 音频的防护电路按照防护要求进行布局和布线工作。

7.5.6 LNA 电路

射频开关控制接收前端的电路,控制信号是基带数字单板通过逻辑电路送过来的,而 LNA 信号幅度有时小于-110dBm,即使受到数字信号的轻微干扰,也会降低灵敏度指标。 所以要把控制 LNA 的数字信号和供电电源当做模拟小信号处理,在接口板上的处理方法:

规则 1: 控制信号线旁边不能有其它信号过孔。

建议 1: 控制信号线包地处理,在内层布线,到达终点后才换层到表面布线。

密级: 内部公开 DKBA1067-2002.02

建议 2: 控制信号线加匹配电阻,降低信号幅度。

规则 2: 注意控制信号和 LNA 电源的滤波,加 EMI 滤波器或磁珠、高频滤波电容。

规则 3: LNA 布局远离 VCO、PA、开关电源、功放电源、天线等干扰源。

建议 3: 控制信号线在刚进入 RF 区域时,就进行滤波处理。

8投板前需处理事项

8.1 层叠结构标注和阻抗控制说明

8.1.1 镭射钻孔材料相关特性

表13 镭射钻孔材料相关特性

性能	RCC	LDP	FR-4
	(Resin Coated	(ImprovedLaser	
	Copper foil)	Drillable Prepreg)	
型号	65um RCC 或	1086 或 1067	106 或 1080
	85umRCC		
介质厚度	65um	85um(1086)	60um(106)
	85um	80um(1067)	70um(1080)
树脂含量(%)	100	60~70(1086)	72~78(106)
		72~78(1067)	62~68(1080)
玻璃转化温度(Tg)	≥130°C	≥130°C	≥130°C
介电常数(Dk)	3.4(1GHz)	3.5(1GHz)	3.7(1GHz)
损耗因子(Df)	<0.05(1GHz)	<0.07(1GHz)	<0.07(1GHz)
孔的形状/电镀能力	++	++	+
尺寸稳定性	+	+++	++
表面平整度	+++	++	+
厚度控制能力	+	+++	++
刚性	+	++	+++
价格	+++	++	+

对于一阶"1+c+1"HDI单板,建议采用FR-4(1080或106)作为镭射层介质。因为目前业界用1080或106加工的技术很成熟,盲孔品质和良品率都比较高。而且用FR-4不用特殊备料,价格比RCC的低,另外刚性也比较高有利单板加工。

8.1.2 厂家常备芯板厚度系列

我们在设计过程中选用厂家常备的材料可以减少工程确认次数、减少厂家备料周期, 从而加快产品供货周期和降低产品的价格。因为通常不同厂家常备的芯板厚度是不一样的, 所以我们在设计过程中最好尽量选择多数厂家都有备料的板材系列。下面是我司两家供应 商联能和沪士目前常备的芯板厚度:(芯板介质厚度值,单位:mil)

联能: 3, 4, 5, 6, 8, 10, 12, 15, 18, 21, 28, 39mil 等

沪士: 3, 4, 5, 6, 7, 8, 10, 12, 14, 15, 16, 18, 20, 24, 26, 36, 38mil 等 因为不同厂家或者一个厂家的不同时期都可能会有变化,所以设计之前需要与加工厂家确认。常见的层压结构请参见本规范的 6.6。

8.1.3 阻抗控制说明

终端产品从成本方面考虑一般不相系统产品一样有完整的参考平面,因此当有阻抗控制时一定要注意描述阻抗控制层和它的参考层。另外,当产品中信号频域跨度比较大时(如手机中有大于 1GHz,也有 1MHz 左右),因为相同的介质在不同频率下介电常数也略有不同,需要考虑到阻抗控制中。

8.2 X-OUT 处理及报废光学点设置

8.2.1 什么是 X-OUT

由于加工技术能力和品质管控的原因,在大批量 PCB 拼板加工时,不可避免会有一个单元板或者几个单元板出现不良。但是拼板上剩下的其它单元是良好可用的。如果加工厂家与客户之间有不良品可以接受的协议,那么加工厂家就在不良的单元板上打"X"记号来表示不良品被"CUT"掉了,并且有相同"X"位置的拼板分拣包装,单独出货。这种做法我们称之为"X-OUT"。"X-OUT"可以有利环保、降低单板价格、加快 PCB 供货周期等。特别是在良品率不高的 PCB 加工场合可以采用。当良品率很高时,意义就不大了。

对于有"X"记号的拼板,器件组装厂家的做法是通过调整程序来挑选打板。还有就是扫描单板上的报废光学点来决定打哪些板。因为单独调整程序或者扫描光学点都会影响生产效率,所以报废板接收获得单板成本降低和生产效率低引起组装成本变高之间需要有个均衡决策。

从我司的主流供应商来看,一般 1+c+1 HDI 加工良品率大于 90%。2+c+2 的在 90%左右。如果接受部分不良单元板的话,理论上单板价格应该会降低约 10%,当大批量单板加工时就可以节省不少开支。

一般来说多连板拼板中单块报废率在 **20**%左右在业界是可以接受的。比如一个 **4** 拼板中可以允许 **1** 块单板不良。具体的接受情况不同公司有不同策略。

8.2.2 报废光学点设置

在多连板拼板设计时,每个单元板在辅助边上都有一个光学点来对应,用来表示相对应单板的良品情况。当该单元板不良时,PCB加工厂家就把对应的光学点钻掉或者涂黑。这样到 SMD 加工时机器就可以不打没有光学点的单元板了。这样的光学点我们叫做报废光学点。

报废光学点是直径等于或大于 2.54mm 的贴片焊盘。它们在拼板辅助边上的位置可以 集中排列放置在一起,也可以在靠近相对应单板。而它们的中心间距距一般是直径的一倍 以上。

同时在设计文件中需要有如下相应的描述:

报废光学点与单板的对应关系。

当出现报废板以后,对应的光学点需要钻掉还是涂黑。

8.3 选择性化学镍金处理设计

8.3.1 选择性化学镍金表面处理

密间距或者小焊盘采用化学镍金处理时会有黑盘失效的风险。大批量加工中就可能会引发各种各样的不良。对于这样的焊盘建议采用 OSP 处理。但是 OSP 不耐磨,像按键、天线簧片或者测试点等需要接触而不是焊接的地方又必须采用化金处理。所以出现了选择性化学镍金(Selective ENIG)的表面处理方式。PCB 加工时先把其它部位保护好来完成需要ENIG 处理的部位,然后把完成 ENIG 的部位保护好其它部位去掉保护后做 OSP。

8.3.2 选择性化学镍金在设计文件中的表示方式

在光绘文件中附加钢网文件。钢网文件上面的焊盘做 OSP 处理。其它地方采用化学镍金表面处理。

8.4 光绘文件选项设置

终端产品涉及范围广,不同产品对 PCB 的丝印、阻焊以及板材、表面处理方式等有不同的要求。所以在设计时对这些内容需要灵活处理。

比如在手机主板设计时,因为单板面积比较小,像阻容类丝印、元器件的标识等丝印内容就没必要也没法完全表示出来。需要采用换层等方式把不需要的内容不选在 silktop 和

silkbotm 光绘选项中,保证光绘的正确性。另外密间距器件使得器件的标识完全按照系统板一样放置在器件丝印的本体外面也不现实了。为了指导器件组装,器件标识必须放置在器件本体丝印框内,然后装配图 adt 和 adb 层中需要选上全部器件的丝印内容和标识,但是焊盘就没法选上了。

还有在柔性板设计中,补强板位置和材料、aircap 分层位置、贴双面胶位置、银浆层等等这些内容也需要单独注明,而这些是在硬板中所没有的。所以光绘文件也应该参考"柔性印制电路板(FPC)设计规范"并且根据实际设计需要来设置。

9 测试验证过程

9.1 终端产品测试分类

终端产品测试包括分析测试和综合测试。

9.1.1 分析测试

分析测试是对电路的功能和性能进行的测试,比如:

- 1. LNA 的噪声系数测试
- 2. 本振信号的频率误差和相位噪声测试
- 3. 匹配电路 S 参数测试
- 4. 电源地纹波测试
- 5. 控制信号的电平测试

分析测试的目的在于验证电路功能,分析解决设计问题。对于终端产品而言,分析测试一般在产品功能样机开发阶段进行。分析测试一般在研发实验室进行,使用的仪器包括示波器、频谱仪、网络分析仪、综测仪等。

9.1.2 综合测试

综合测试就是通常所说的综测。是对终端产品最终的的功能和性能进行评价,综合测试包括以下两种方面的内容:

1. 一致性测试

一致性测试主要是检查终端产品是否具备需要的功能,比如测试手机是否能与机站进行连接;是否能在规定的时间内完成小区切换;是否能正确进行功率控制等。

2. 兼容性测试

兼容性测试主要是 EMC 方面的测试,兼容性测试的要求是:

- (1)终端产品需要有一定的环境适应能力,比如在存在干扰的环境下、在移动的环境下、 在多径环境下、在一定的温度湿度环境下终端产品要求能满足一定的灵敏度指标。
- (2)终端产品对其他电子准备产生的影响必须符合一定的要求,比如杂散辐射测试、发射功率测试、灵敏度测试等。

综合测试一般是根据一定的测试协议标准在专业的测试实验室进行。

测试标准有针对某类终端产品的标准,如 3GPP、3GPP2、ETS、FTA、TRAC 等。这些标准的测试协议中包含了一致性测试和兼容性测试的内容。也有只针对一致性测试的标准,如 Wi-Fi 测试。

另外一些测试标准是比较通用的,针对多类电子产品,如 FCC、CCC 等。

9.2 终端产品测试设计

终端产品因为体积限制,对于良产之后的产品设计的测试接口一般很少,对于射频测试一般只在天线接口处设计天线开关和抬针触点进行测试校准。

在样机开发阶段因需要对各部分电路的功能进行验证,需要设计较多的测试接口,尽量保证对各个单元电路和匹配电路都能进行测试。测试接口的设计可以采用 0 欧姆电阻分配的方式,如下图所示:




图47 射频测试接口设计

焊接 R1, 电路正常工作, 电路 A 输出的信号直接进入电路 B 进行后级处理;

焊接 R2,测试连接器连接到信号源或网络分析仪,对电路 B 进行测试:

焊接 R3,测试连接器接到信号分析仪器,对电路 A 进行测试。

在样机开发阶段,建议采用功能样机板和测试版同时投板的方式进行设计。

功能样机板按照手机正常的结构密度进行设计,只预留少量测试点,保证布局布线设计只需要很少量的更改就可以进行下一版本开发;

测试板以较大的空间进行设计,预留尽量多的测试接口,在关键的射频部分保证与样机板设计相同。这样,可以在测试板上进行电路分析,匹配参数调试等工作,并且参数结果可以直接实施到样机板上;如果样机板指标符合要求,可以直接用于下一版本开发,保证射频部分设计的一致性。

在北研 Q 项目第一版样机开发中就采用了这种方式,即能保证开发进度,又能满足样 机阶段的测试需求。

10 附录一 EMC 设计和 FPC 设计

10.1 终端产品 EMC 设计

本部分详细可参考《终端产品的 EMC 设计指导书》

EMC 设计是当今从事电子工程设计人员不可回避的一个问题.EMC 是一门包括很多学术领域的基础性学科,他的复杂性使得很多设计人员觉得高深莫测.其实不然,任何的事物都有它的自然规律性,只要我们掌握了他的自然规律性,满足它的自然规律性的要求,我们就会设计出具有良好的 EMC 性价比的产品.

终端产品是众多电子产品的一个分支,它的产品形态的特点是体积小巧,功能众多,结构复杂,省电便携,价格低廉,而它的应用环境又决定了对 EMC 性能要求的苛刻性,因此可以说终端产品的 EMC 设计将 EMC 研究推向了一个新的顶点,它即具有传统设备的一般性特点,又有它的特殊性,由于本文重点是描述终端互连设计规范性文章,不对原理性做过多描述.整个规范也是按照一般性和特殊性为基线进行描述。

10.1.1 一般性设计准则

1. PCB 层设置

规则 1: 要求有完整的镜像平面使走线上的 RF 电流通过平面紧紧耦合到源端,没有其它路径可走。

规则 2: 平面上的多个排成一条直线的通孔,会形成沟壑,降低平面的连续性,相当于在信号回路里增加了电感。禁止在 PCB 板上成一条直线布上密集、连续的过孔,防止出现缝隙。

规则 3: 如果单板上存在地分割,则跨分割平面走线的信号线应必须在连接桥上或靠近连接点进行走线。如 A/D、D/A 转换部分

规则 5: 器件的模拟地脚和数字地脚,应分别接到相应的分割区内。

规则 6:模拟电源滤波电容的接地脚和数字电源滤波电容的接地脚,应分别接到各自的分割区内

2. PCB 布局

规则 7: 多种模块电路在同一 PCB 上放置时,不同的模块电路必须有各自独立的布局空间,禁止将他们混杂在一起。这些电路主要包括: 数字电路与模拟电路; 高速电路与低速电路: 敏感电路与干扰源电路。

规则 8:整体布局参照原理功能框图,各模块电路分开放置,其位置关系参照信号的实际流向,确保总的信号线最短,优先保证总线、时钟线、高速信号走线和强信号等的走线最短。

规则 9: 除光耦、隔离变压器等隔离器件以外,其它器件禁止放在地层分割线上。

规则 10: 电源模块靠近电源的入口放置,尽可能保证电源的输入线最短。

规则 11: 时钟驱动芯片靠近负载均衡放置

规则 12: 总线驱动芯片靠近负载放置,间距在 100mil 之内

规则 13: 禁止电感、继电器和变压器等易发生磁场耦合的感性器件靠近放置。

规则 14: 滤波电容的电源管脚应靠近器件的电源管脚排步,确保电流先经过滤波电容滤波,再供器件使用。

规则 15: 网口连接器、网口变压器和共模电感距 PCB 板边依次排步,各器件间距在 100mil 之内。

规则 16:接口信号的滤波、防护和隔离器件等尽可能靠近接口连接器处,相应的信号连接线尽可能短。

规则 17: 避免不同类型接口的信号连接器互相间隔放置。

规则 18: 电路板电源滤波的滤波器和防护器件必须就近放置在电源入口处。

规则 19: 器件的电源脚与退耦电容之间的间距尽量小。

规则 20: 复位开关的复位线附近应放置一个 0.1uF 电容。

规则 21: 对于差分线上的滤波电感应该同层、就近、平行、对称放置。

规则 22: 在离屏蔽外壳(不包含接口、孔缝等) 500mil 以内的地方禁止放置发射较大、比较敏感和容易接收干扰信号(例如感性器件)的器件等。对于发射很大或特别敏感的器件(例如晶振、晶体等),应远离屏蔽外壳 500mil 以上。

规则 23:对于局部发射较大的电路和器件或较为敏感的电路和器件,可对他们进行屏蔽,完整的屏蔽方法是在此区域下方铺一层地。屏蔽盒与这层地进行多点连接。连接点间隔不要小于信号波长的 1/20。

密级: 内部公开 DKBA1067-2002.02

规则 24: 低电平信号通道不能靠近高电平信号通道和无滤波的电源线,包括能产生瞬态过程的电路。

规则 25: 印制电路板 (PCB) 布局时要尽可能地将低电平的模拟电路和数字电路分开, 避免模拟电路、数字电路和电源公共回线产生公共阻抗耦合。

规则 26: 高、中、低速逻辑电路在 PCB 上要用不同区域。充分利用 PCB 上未腐蚀部分作接地和屏蔽。

规则 27: 安排电路时要使得信号线长度最小: 穿过屏蔽盒的导线最少。

规则 28: 印制板上的屏蔽体要直接接地到主机壳。

规则 29: EMI 滤波器要尽可能靠近 EMI 源或敏感电路,并放在同一块电路板上。

规则 30: DC/DC 变换器、开关元件和整流器应尽可能靠近变压器放置,以使其导线长度最小。

规则 31: 尽可能靠近整流二极管放置调压元件和滤波电容器。

规则 32: 在可能的地方使用模块式结构(有屏蔽外壳的功能单元)。

规则 33:要把电源线滤波器、高电平信号电路、低电平信号电路放在不同的屏蔽隔舱内。

规则 34: 在设备内采用屏蔽体,例如板或隔墙来分隔高电平源和灵敏的接收器。

规则 35: 合理屏蔽高压电源,并同敏感电路隔离。

规则 36:在整个音频敏感电路周围使用磁屏蔽,以减小同电源线的耦合。可以用这样的方法来有效地减小 400Hz/50Hz 交流声这种低频干扰。

规则 37: 电缆屏蔽可按电缆长度分为电学上长和电学上短。I<I/20 称为电学上短或者 低频屏蔽: I>I/20 称为电学上长或者高频屏蔽。

规则 38: 低频电容性屏蔽,屏蔽层一端接地;低频电感性屏蔽,用高导磁的磁屏蔽,磁屏蔽没有接地要求,但有厚度要求。低频电感性耦合也可用双绞线减小环面积来切断。

规则 39: 高频屏蔽,屏蔽层必须两端接地。这种类型涉及 30~1000MHz 范围的发射和敏感度分析。

规则 40: 必须将电缆屏蔽层的周围都与地搭接, 预防电流穿越屏蔽。

规则 41: 对于连接器,要保持从电缆屏蔽层到连接器后壳、到配合连接器板、再到机架都要连续密封。

规则 42: 分系统间的连接电缆和连接器的设计要协调一致。例如,不能一端要求其所有屏蔽层彼此隔开,而另一端却只给一个连接器留 1 根插针供屏蔽层端接。不能一端用屏蔽线控制于扰辐射,而另一端却选用非导电涂层的连接器

规则 43:不要让主电源线和信号线通过同一连接器。

规则 44:尽量不要让输入输出信号线通过同一连接器,特别对于模拟信号。

规则 45: 放大器的布局应设计成最短的距离上传送低电平信号,否则易引入干扰。

3. PCB 布线

规则 46:接地孔至少要有两个花盘条接地平面或地铜皮。

规则 47: 对于相邻的两层信号走线,相交时,通常使他们十字相交。如果是两邻层平行长距离走线,走线不得重合。

规则 48: 一般走线尽量短,不迂回。

规则 49:对于有延时要求的信号走线,实际走线长与仿真或计算长度相差不超过 3%。

规则 50: 任何走线上禁止有线头伸出。除非特别说明,有特殊用途的除外。

规则 51: 为了减少线间的串扰,通常可遵循 **3W** 规则走线,即从线的中点至相邻线中点的距离为 **3W** (W: 线宽)。

规则 52: 不同类型的信号线尽可能间隔开一些。

规则 53: 总线要平行走线,禁止不受约束地任意自动走线。

规则 54: 差分信号线在单板上同层、等长、等宽、就近平行走线。并严格保持阻抗一致。

规则 55: 差分信号走线中间禁止放地线。

规则 56: 关键信号少走过孔,如果要换层,必须布在走线层对上。

规则 57: 关键信号走线的每个过孔附近加一个地线过孔。且换层后的镜像平面仍然是 地平面。

规则 58: 禁止模拟信号线走到 数字区域里去,或数字信号线走到模拟区域里去。

规则 59: 禁止信号线从电源滤波器输入线下走线

规则 60: 不能在时钟输出脚附近走线。

规则 61: 禁止数字电路的镜像电流流入到的模拟区域里。

规则 62: 电源与地之间同样需要使它们的回路面积尽可能小。

规则 63: 应尽可能避免出现地环路现象,特别是大的地环路。

规则 64: 走线要尽可能避免出现分支线(stub),如果不可避免的需要这样做,则必须使分支线小于 100mils。

规则 65: 关键信号线禁止跨越密集过孔区域走线。

规则 66: 关键信号线尽量在一层走完,避免多的过孔,建议一般不超过两个。跨层走线时,要保证走线的阻抗保持一致。

规则 67: 避免滤波器的输入、输出信号线就近平行走线或交叉走线。

规则 68: 滤波电容的焊盘到过孔边缘的走线长要小于 25mils。电源或地的走线宽度不小于 20mils。对于封装极小的滤波电容,走线宽可以小到 10mils。

规则 69: 在多层板中,对于局部的、功率相对很小的电源,可以将其当作信号线来处理,即它可以在信号层上走线(邻近层一定必须是地层),并对此电源作单独的滤波。

规则 70: 贴片 IC 的接地脚只接一个地线过孔, 在走线密集的 PCB 中, 最多可以由四个表面贴接地脚接一个地线孔。对于 IC 的电源脚同样如此。

规则 71:表面贴保险丝管的焊盘要有至少三个过孔接到相应电源平面。

规则 72: 电源滤波电容的焊盘尽可能有两个过孔接到相应平面。

规则 73: 同一接口连接器里存在不同类型的信号时,必须用地针隔离这些信号,特别是对于一些比较敏感的信号。

规则 74:禁止不同接口的信号线或同一接口中不同类型的信号线走到其他接口或其他 单元线路区域里去。

规则 75: 对于接口信号中的信号地线,可当作信号线来处理。

规则 76: 排线紧挨着的两根线应该是信号线和对应的信号回线,或者是信号线和对应的地线。

规则 77: 用手工布关键线(时钟、高速重复控制信号、复位线、中继线、I/O 线等)。若完全用计算机自动布线,必须仔细检查和修改违反 EMI 控制的地方。

10.1.2 特殊性设计准则

1. 电源 EMC 设计

在终端产品中大量使用 DC/DC 变换电路和 LDO 电压调整器,与传统电子产品不同之处受 PCB 布局空间限制,器件封装小,开关频率高,这样可以选择小体积的储能电感和滤波电容,那么随之而来就引入了高频干扰,PCB 设计如何抑止高频信号显得尤其重要。

规则 1: 在可能的条件下,单独为各功能单元供电

规则 2: 使用公共电源的所有电路必须互相兼容,并且尽可能彼此靠近。

规则 3: 有效隔离电源的输入和输出线及滤波器的输入和输出线。

规则 4: 对电源进行有效的电磁场屏蔽,特别是开关电源。因为开关电源会引起高频辐射和传导干扰。

规则 5: 为稳压二极管提供足够的射频旁路。

规则 6: 为获得最大效率,开关上升和下降的时间已被做得尽可能短了,为防止辐射和高频谐振问题,要适当安排连接与开关节点的器件的布局,使得续流二级管,开关引脚及输入旁路电容器的引脚尽量短,可将磁场辐射减小到最小程度。

规则 7: 尽量缩小于开关引脚相连的所有走线的长度和面积,可以减小电场辐射。

规则 8: 开关器电路下面一定要有地平面,以防止各层之间的耦合。

规则 9: 反馈电阻和补偿元件应尽量远离开关节点。

规则 10:续流二极管输入电容器的大电流接地通路应该设计的非常短。

规则 11:如下图,高速开关通路上的引脚长度尽量短,这极为重要,他可保证干净的 开关操作和低幅 EMI,且走线短而粗。




图48 开关电流回路

规则 12: DC/DC 变换器的输入电容尽可能靠近芯片输入引脚,因为这个电容向功率 mosfet 管提供 AC 电流。

规则 13: 使输入电容和输出电容的负极尽可能的靠近。

2. 接口 ESD 设计

规则 14: 在 PCB 的被保护端口布线上放置如下图所示的牛角形尖端,彼此间的距离很短,可实现类似于气体放电管(GDT)的功能。当静电电压从左端进入时,由于尖端上的电荷密度高,会发生空气放电,把静电泄放掉,从而保护器件不受损伤。




图49 火花间隙

规则 15: ESD 过程中流过防护器件的瞬态电流是相当大的,因此产生相当强烈的电磁场。防护器件靠近连接器放置,远离敏感器件,可以减少敏感线路受到 ESD 所造成电磁干扰的强度

规则 16:如下图:由于整个电路的箝位点是 T 点, L_{S1} 上的压降与 V_T 无关,所以防护器件的放置应尽量靠近连接器一侧,使 L_{S2} 尽量大,这样在保护动作过程中, L_{S2} 上的压降可以大一点,到达被保护器件管脚上的残压就小一点,从而提高防护能力。




图50 ESD 防护原理图

规则 17: 避免在 PCB 边缘安排重要的信号线,如时钟和复位信号等;

规则 18: 将 PCB 上空余的部分填充为接地层;

规则 19: 机壳地线与信号线间隔至少为 2.2mm;

规则 20: 保持机壳地线的长宽比小于 5:1, 以减少电感效应

规则 21:根据物理特性和电气特性进行分区。物理分区主要涉及元器件布局、朝向和 屏蔽等问题;电气分区可以继续分解为电源分配、RF 走线、敏感电路和信号以及接地等的 分区。然后根据器件朝向和屏蔽方式对不同电气分区进行布局。

规则 22: 布局时,首先固定位于 RF 路径上的元器件,并调整其朝向以将 RF 路径的长度减到最小,使输入远离输出,并尽可能远地分离高功率电路和低功率电路。将 RF 路径上的过孔尺寸减到最小不仅可以减少路径电感,而且还可以减少主地上的虚焊点,并可减少 RF 能量泄漏到层叠板内其他区域的机会。

规则 23: 布局设计时需要考虑不同电路之间的隔离,通过隔离来减少不同电路之间的相互干扰和影响,应该尽可能地把高功率 RF 放大器(HPA)和低噪音放大器(LNA)隔离开来,应该进行接收回路和发射回路的隔离、射频电路和基带电路的隔离

规则 24: 在物理空间上,像多级放大器这样的线性电路通常足以将多个 RF 区之间相互隔离开来,但是双工器、混频器和中频放大器/混频器总是有多个 RF/IF 信号相互干扰,因此必须小心地将这一影响减到最小,RF 与 IF 走线应尽可能走十字交叉,并尽可能在它们之间隔一块地

规则 25: 因为空间的限制,不太可能在多个电路块之间保证足够的隔离,在这种情况下就必须考虑采用金属屏蔽罩将射频能量屏蔽在各自电路区域内。 因此可以对射频电路、基带电路分开屏蔽

规则 26: 尽可能保证屏蔽罩的完整非常重要,进入金属屏蔽罩的数字信号线应该尽可能走内层,而且最好走线层的下面一层 PCB 是地层。RF 信号线可以从金属屏蔽罩底部的小缺口和地缺口处的布线层上走出去,不过缺口处周围要尽可能地多布一些地,不同层上的地可通过多个过孔连在一起

规则 27: 对于基带电路,可以将 PCB 的第二层和底层布置成一块地平面,使整个 PCB 形成一个屏蔽体。对于射频部分,高功率区至少有一整块地,最好上面没有过孔,而且铜 皮越多越好。

规则 28: 例如手机里大多数电路的直流电流都相当小,电源线的走线宽度通常不是问题,因此可以将电源布置在信号平面,这样可以减少 PCB 的层数。对于高功率放大器的电源,可以考虑单独走一条尽可能宽的大电流线,以将传输压降减到最低

规则 29: 如果射频信号线不得不从滤波器的输入端绕回输出端,这可能会严重损害滤波器的带通特性。为了使输入和输出得到良好的隔离,首先必须在滤波器周围布一圈地, 其次滤波器下层区域也要布一块地,并与围绕滤波器的主地连接起来。把需要穿过滤波器 的信号线尽可能远离滤波器引脚也是个好方法。下图就是滤波器的接地的设计:




图51 滤波器 PCB 设计实例

规则 30:在 PCB 板的每一层,应布上尽可能多的地,并把它们连到主地面。尽可能把 走线靠在一起以增加内部信号层和电源分配层的地块数量,并适当调整走线以便你能将地 连接过孔布置到表层上的隔离地块。应当避免在 PCB 各层上生成游离地,因为它们会像一 个小天线那样拾取或注入噪音。在大多数情况下,如果不能把它们连到主地,就必须把它们去掉。

10.2 柔性板设计

10.2.1 柔性板的分类

柔性电路板,又称挠性板,是由在柔性介质表面制作有导体线路来组成,可以包含或不包含覆盖层。一般导体与柔性介质之间是用胶粘接的,尽管目前有无胶铜箔材料。柔性板介质的介电常数比较低,可以给导体提供良好的绝缘和阻抗性能。柔性介质很薄和具有柔性,它同样具有良好的抗拉力、多功能性和散热性能。

不像普通 PCB(硬板),FPC 能够以很多种方式进行弯曲、折叠或重复运动。为了挖掘 FPC 的全部潜能,设计者可以使用多种结构来满足各种需求,如单面板、双面板,多层板和软硬结合板等。

因为在不同的应用场合对柔性和其它性能要求不同,使得柔性板设计也是不一样的。从 应用类型来看,柔性板的分类有如下几种:

类型 A: 能够承受安装时的柔性需要(安装时柔性)。

类型 B: 能够承受设计文件中规定的连续柔性弯曲次数(动态柔性)。

类型 C: 高温环境(高于 105°C)。


类型 D: UL 认证。

类型 E: 轻、小、薄的设计需要。


在设计文件中,最好规定着计划的用途和设计验证需要的测试条件。在设计文件中,最好规定着计划的用途和设计验证需要的测试条件。

10.2.2 柔性板在终端项目上的使用

柔性板因其固有的轻、薄、柔性等优点在终端产品上获得广泛的应用。比如手机中用到 柔性板的部分如下图所示:



(一)翻盖手机LCD与主板连接



(二)键盘板



(三)柔性板内置天线



(四)翻盖手机连接LCD驱动板与主板

图52 柔性板在手机中应用图例

10.2.3 柔性板材料

在柔性板设计中,材料的类型和结构非常重要。它主要决定着柔性板的柔软性、电气特性和其它机械特性等;对柔性板的价格起着重要的作用。我们必须在设计图纸中规定好所有的材料。

柔性板的介质主要是 POLYMIDE(聚酰亚胺,简称 PI),还有 POLYSTER(聚酯)。导体主要是压延铜,它比硬板所用的电解铜更能适应多次重复挠曲。柔性板的介质与导体之间主要靠胶来粘接。常用的胶有丙烯酸(acrylic),改良环氧树脂(modified epoxy)等等。

10.2.4 柔性板设计特点

相对于普通硬板而言,柔性板的设计难度更大。因为在比较薄的情况下获得相同的电气性能难度就较大;而且设计时除了考虑电性互连实现方式外,也要关注柔性、可靠性等结构要求。另外,柔性板选材、加工方式和精度等对最终成品的价格、供货周期影响很大。这样要求设计者在设计时也要非常关注成本分析。既要考虑电气性能,又要考虑结构,还要考虑价格和供货周期等等。

具体的请参考我司的"柔性印制电路板(FPC)设计规范"。

11附录二 封装设计

终端产品与系统设备相比有其特殊性,比如产品微型化需求强烈,对可靠性要求没有 系统设备严格等,布局布线的高密度对封装库也有了特定的需求,主要是在现有的建库规 范上说明其特殊要求。

基本原则:

终端产品封装库今后将采取单独管理,不与系统设计库混在一起;

尽量借鉴现有的建库规范,补充特殊的方面;

本规则未加规定的参见 DKBA3127-2003.12《焊盘图形库设计规范》,如 BGA、MLF、BCC、LLP等器件。

11.1 建库规范说明:

11.1.1 命名

既考虑到终端产品库的特殊性,又能通过命名很快找到其对应的常规库。

参考常规库的命名,终端库在其前面加 H;

部分通用性较差的器件需要在封装名后加上厂家型号等信息;

表14 系统产品与终端产品封装名比较

系统产品封装名	终端产品封装名
SC0603	HSC0603
SOT23	HSOT23

11.1.2 丝印

为了统一库的管理,即保证终端产品的特殊性,又让其对常规库有所区分,故在以下 终端库的丝印规则中, PCB 设计者一次性的光绘设置,换来建库设计者工作效率的提升, 换来不至于因大的改动带来的建库工作者工作习惯的改善,更换来对现有库平台的兼容。

1. 终端 A 库丝印设计

- (1)分别在 PACKAGE GEOMETRY/SILKSCREEN_TOP 及 PACKAGE GEOMETRY/ASSEMBLY_TOP 层做装配层及丝印层丝印,线宽 5-8mil;在 PCB 装配层,显示全套器件的外型丝印,REFERENCE,一脚及器件极性标志。但在单板实际丝印层,只有 IC 的外型丝印,1 脚标志,REFERENCE。以及有极性器件的极性标志。
- (2)装配层外形应与封装实体的投影大小一致,但丝印不能与焊盘重叠,重叠的地方删除丝印,象贴片阻容器件等大部份丝印都与焊盘重叠的可以不做丝印层丝印;
- (3)丝印层丝印应描述器件在单板上所占的实际面积,包括焊盘部分,其他器件不能够在平面上与其共存,装配层丝印框以规则的方形或(椭)圆形为主,有方向的器件应在装配层丝印表现;
- (4)REF 原始位置放置在器件封装的几何中心,属性为 REF SILKSCREEN TOP,字体与器件匹配;

举例:



图53 HSC0603 封装

注: 焊盘外的丝印框在 PACKAGE GEOMETRY/ SILKSCREEN_TOP 层

2. 终端 P 库丝印设计

装配层: 按现有的 L26 层及 L29 层设计装配丝印的 TOP 及 BOTTOM 层,设计规则与常规库一致。

丝印层:额外新增 L21/L22 层,对应丝印层的 TOP 及 BOTTOM 层,主要针对大器件增加丝印外框。

3. 终端产品 PCB 设计者光绘丝印设计

在光绘设计时,将终端库丝印层信息映射到光绘文件的装配层中。 同时,将终端库装配层信息映射到光绘文件的丝印层中。

11.1.3 阻焊

焊盘阻焊参数:一般器件阻焊设计比焊盘大 4-6mil, 非金属化孔阻焊设计比焊盘大 8-10mil, 0.5mmCSP 器件等阻焊设计按器件资料提供的参数设计。

11.1.4 原点

参考贴装器件封装设计规范。

11.1.5 角度

参考贴装器件封装设计规范。

11.1.6 占地面积

指元器件安装到 PCB 板上后,与周围其他器件不发生冲突、干涉的最小投影面积。对于贴装元器件来讲,是指该器件实体本身和管脚的投影面积,在封装库文件中用特定的属性来表示。

器件占地面积的大小,将由器件的 PLACE BOUND TOP 属性 (A 软件) 或 LAYER 20 的 SHAPE (P 软件) 来表示。

11.1.7 禁布区

禁布区分为器件禁布区(PACKAGE KEEP OUT)、走线禁布区(ROUTE KEEP OUT)、过孔禁布区(VIA KEEP OUT),封装库用到的禁布区为走线禁布区和过孔禁布区。所有的片式器件(贴装电阻、贴装电容、贴装电感、贴装二极管、贴装保险管)实体面积范围(即丝印标记区)内应设置过孔禁布区;

器件布局时要满足需要自动贴装和返修贴装器件之间的最小设计间距要求,其他无特殊要求。

取消 BGA 的定位光标,检验用蚀刻线建议用丝印表示,只有一脚有管教标志。丝印尽量与器件外框等大。

11.1.8 焊管脚排序

封装库中管脚焊盘的序号,与器件资料上实际器件管脚序号相对应。

对于器件资料中没有定义管脚排序的器件,按照惯例参考已有的同类型器件的排序方法给与管脚排序,同类型器件的管脚排序方法尽量统一。

器件的第一管脚通常需要作出标识。其他管脚标识尽量少,但需要让使用者更较清晰的了解管脚排序。

11.2 焊盘设计

11.2.1 焊盘设计总体说明

11.2.2 片式贴装器件回流焊盘设计

1. 片式电阻、电容、电感器件

器件尺寸为 **0402** 片式器件:与我们通用的 **0402** 封装库尺寸有所不同,推荐的封装库尺寸如下图所示:




图54 0402 封装库尺寸设计示意

模块样件的 0603 和 0805 封装焊盘伸出焊端边缘的具体数据分别为: 0.25mm(10mil)、0.25mm(10mil)。

结合我司封装库设计规范,推荐:

将 0603 的焊盘外边缘两端各减少: 5mil。 0603 电阻、电容及电感焊盘的外边缘间距 统一为 80mil。




图55 0603 焊盘尺寸 0805 的电阻、电容及电感焊盘的外边缘间距统一为 100mil。




图56 0805 焊盘尺寸

2. 片式钽电容器件

片式钽器件:参见 DKBA3127-2003.12《焊盘图形库设计规范》。但焊端外侧延伸量取 15~20mil。

11.2.3 翼型引脚器件回流焊盘设计

翼形引脚器件: 参见 DKBA3127-2003.12《焊盘图形库设计规范》。但焊端外侧延伸量 Kt 取 8~10mil,或焊盘外侧间距取最大焊端外间距。

11.2.4 J形引脚器件回流焊盘设计

J形引脚器件: 参见 DKBA3127-2003.12《焊盘图形库设计规范》。但焊端外侧延伸量 Kt 取 8~10mil,或焊盘外侧间距取最大焊端外间距。

11.2.5 SOT 类器件回流焊盘兼容设计

SOT 类器件:参见 DKBA3127-2003.12《焊盘图形库设计规范》。但焊端外侧延伸量 Kt 取 8~10mil,或焊盘外侧间距取最大焊端外间距。

11.2.6 BGA 器件焊盘设计


参见 DKBA3127-2003.12《焊盘图形库设计规范》。

11.2.7 城堡式焊端器件焊盘设计

城堡式器件是射频电路中应用较多的一类器件。器件生产商将常用的射频单元电路(如滤波器、VCO等)做到一小块 PCB上,在 PCB 底面和侧面设计为焊端。底面一般为大面积接地,有较多接地焊盘。

此处的城堡式器件专指侧面焊端高度大于 0.8mm 的器件。

1. 器件尺寸



Note: Component body Widths normally described as "A" & "B" on other components are equal to "L".

图57 城堡式焊端器件

2. 焊盘设计




图58 城堡式焊端器件焊盘设计

焊盘设计公式:

Z=Lnom+30mil
G=Smin-4mil

$$Y^1 = (Z-G)/2$$


 $Y^2 = (Z-G)/2 + (T2max-T1max)$

X=W

11.2.8 半城堡式焊端器件

此处的半城堡式器件专指侧面焊端长度小于 0.8mm 的器件。

1. 器件尺寸



Note: Component body Widths normally described as "A" & "B" on other components are equal to "L".

图59 半城堡式焊端器件

2. 焊盘设计




图60 半城堡式焊端器件焊盘设计

焊盘设计公式:

Z=Lnom+20mil

G=Smin-4mil

Y1 = (Z-G)/2

Y2= (Z-G)/2 + (T2max-T1max)

X=W

11.2.9 底部焊盘城堡式焊端器件

此处的底部焊盘城堡式焊端器件专指侧面没有焊端,底部存在焊盘的器件。

1. 器件尺寸




图61 底部焊盘城堡式焊端器件

2. 焊盘设计




图62 底部焊盘城堡式焊端器件焊盘设计

焊盘设计公式:

X = Anom + 10mil

Y=Bnom+10mil

M=Dmin-4mil

P=Fmin-4mil

W = Hmin - 4mil

V=Jmin-4mil

N=E

密级: 内部公开 DKBA1067-2002.02

z=c

需保证: 大焊盘于小焊盘之间间距 A 大于 16mil, 优选 20mil; 小焊盘边缘间距大于 8mil (钢网开口间距大于 10mil)

11.2.10 MLFB/BCC/LLP 器件焊盘设计

参见 DKBA3127-2003.12《焊盘图形库设计规范》。

11.2.11 表面贴装屏蔽盒焊盘设计

1. 器件描述

表面贴装屏蔽盒具有组装简便、提高焊接质量、提高单板组装密度、生产效率、屏蔽可靠等优点,非常适合于高频电路的屏蔽,在业界广泛使用。表面贴装金属屏蔽盒的材料厚度一般是 0.2mm~0.5mm,一般外观如下图所示:



图63 表面贴装屏蔽盒

器件尺寸如下图所示:




图64 表面贴装屏蔽盒器件尺寸示意图

2. 焊盘设计




图65 表面贴装屏蔽盒器件焊盘设计示意图 X=dnom

Y=cnom+2a

W=4t

注: 屏蔽盒焊盘设计有时由于出线需要,有些焊盘上有开口。

12 参考文献

表15 制定本规范参考的一些文献:

序号	编号或出处	名称
1	中文电子文档	终端产品的 EMC 设计指导书
2	中文电子文档	PCB 安全设计规范
3	中文电子文档	SPECCTRA 规则驱动布线指导书
4	中文电子文档	传输线阻抗控制规范
5	中文电子文档	PCB 设计文件命名表
6	中文电子文档	互连信号质量控制规范
7	中文电子文档	RF PCB 设计规范
8	中文电子文档	终端设备 ESD 防护设计指导书
9	中文电子文档	终端 PCB 焊盘图形库设计准则
10	中文电子文档	可测性设计规范
11	DP020104	硬件总体方案评审要素表(信号完整性)(V1.1)
12	DP020504b	I/O buffer 选型方案评审要素表(信号完整性)(V1.02)
13	中文电子文档	HDI 类 PCB 设计指南
14	DKBA3551	《ICT 可测试性设计规范》
15	DKBA3050	《通孔回流焊接工艺规范》
16	DKBA3125-2002.10	《PCBA 的 DFI 设计规范》
17	Q/DKBA3128.1-2003	《PCB工艺设计规范》
18	DKBA1338-2004.07	柔性印制电路板(FPC)设计规范
19	DKBA1067.1-2003.9	印制电路板(PCB)设计规范
20	中文电子文档	数模混合 PCB 设计规范
21	DKBA1067	印制电路板(PCB)设计规范