

UNIVERSIDAD DE SAN CARLOS DE GUATEMALA

FACULTAD DE INGENIERÍA

ESCUELA DE CIENCIAS Y SISTEMAS

CURSO: Organización Computacional

SECCIÓN: A

CATEDRÁTICO: Otto Rene Escobar Leiva

TUTOR ACADÉMICO: Henry David Quel Santos, Gerardo Leonel Ortiz Tobar

INFORME TÉCNICO: PRÁCTICA NO. 2 CALCULADORA BINARIA: LogicCalc

GRUPO NO: 1

Carnet	Estudiante	Rol Principal
202505989	Jeremy Alexander Ramirez Panameño	Documentación Técnica
201903048	Maria Fernanda Choc Choc	Técnico y Ensamblaje
202505653	Jose Andrez Dias Maldonado	Desarrollador y simulación
202505251	Diego Otto Eduardo Rodas Aceytuno	Documentación Técnica
202504811	Diego Alexander Loch Cocón	Coordinador General
202300542	César Emmanuel Enriquez Morales	Desarrollador y simulación
201602668	Ludwing Ricardo Arias Castillo	Desarrollador y simulación

FECHA DE ENTREGA: 15 de agosto de 2026

Introducción

El presente documento técnico detalla el diseño, análisis e implementación de un prototipo de calculadora binaria denominada "**LogicCalc**". Este proyecto se desarrolla fundamentado estrictamente en los principios de la lógica combinacional, con el propósito de simular el comportamiento y la arquitectura interna de una Unidad Aritmética Lógica (ALU) básica.

El sistema está diseñado para procesar operandos de 4 bits y es capaz de ejecutar:

- **Operaciones aritméticas:** Suma, resta, multiplicación y potencia.
- **Operaciones lógicas:** AND, OR, NAND y XNOR.
- **Unidad comparativa:** Determinar si un operando es mayor, menor o igual a otro.

Todo el diseño fue elaborado absteniéndose del uso de elementos secuenciales, recurriendo únicamente a compuertas lógicas y circuitos integrados combinacionales (como sumadores, comparadores y multiplexores), validando su correcto funcionamiento tanto en la simulación virtual mediante Proteus como en su montaje físico.

Objetivos


Objetivo General

- Aplicar los principios de la lógica digital y la organización computacional para diseñar y construir una Unidad Aritmética Lógica (ALU) funcional ("LogicCalc") que ejecute operaciones aritméticas, lógicas y de comparación mediante el uso exclusivo de circuitos combinacionales.


Objetivos Específicos

- Implementar de manera exitosa operaciones aritméticas (suma, resta, multiplicación y potencia) manejando adecuadamente el acarreo y las restricciones de visualización.
- Desarrollar una unidad lógica capaz de procesar operaciones AND, OR, NAND y XNOR bit a bit, mostrando sus resultados en un arreglo de 4 LEDs.
- Construir una unidad comparativa que determine correctamente la relación de magnitud entre dos números, visualizando el resultado de manera adecuada en displays de 7 segmentos.
- Integrar un controlador central que garantice que las tres unidades principales operen de manera mutuamente excluyente según las señales de entrada seleccionadas.



Funciones



Fuente elaboración propia, 2026.



Fuente elaboración propia, 2026.



Mapas de Karnaugh

SUMA (decenas y unidades) — variables S4 S3 (filas) y S2 S1 (columnas), donde S4 = SUMA_COUT

SUMA_T1:

S4S3\S2S1	00	01	11	10
00	0	0	0	0
01	0	0	0	0
11	1	1	1	1
10	0	0	1	1

$$T1 = S3S4 + S2S4$$

$$T1 = S3S4 + S2S4$$

Fuente elaboración propia, 2026.

SUMA_T0:

S4S3\S2S1	00	01	11	10
00	0	0	0	0
01	0	1	1	1
11	0	0	1	0
10	1	1	0	0

$$T0 = S1S2S3 + S1S3S4' + S2S3S4' + S4S2' S3'$$

$$T0 = S1S2S3 + S1S3S4' + S2S3S4' + S4S2' S3'$$

Fuente elaboración propia, 2026.

SUMA_U3:

S4S3\S2S1	00	01	11	10
00	0	0	0	0
01	1	0	0	0
11	0	0	0	1
10	0	1	0	0

$$U3 = S2S3S4S1' + S1S4S2' S3' + S3S1' S2' S4'$$

$$U3 = S2S3S4S1' + S1S4S2' S3' + S3S1' S2' S4'$$

SUMA_U2:

S4S3\S2S1	00	01	11	10
00	0	0	1	1
01	0	0	1	0
11	1	1	0	0
10	1	0	0	0

$$U2 = S1S2S4' + S3S4S2' + S2S3' S4' + S4S1' S2'$$

$$U2 = S1S2S4' + S3S4S2' + S2S3' S4' + S4S1' S2'$$

Fuente elaboración propia, 2026.

SUMA_U1:

S4S3\S2S1	00	01	11	10
00	0	1	1	0
01	0	0	0	1
11	0	1	0	0
10	1	0	1	0

$$U1 = S1S2S3^{\wedge'} + S1S3^{\wedge'} S4^{\wedge'} + S1S3S4S2^{\wedge'} + S2S3S1^{\wedge'} S4^{\wedge'} + S4S1^{\wedge'} S2^{\wedge'} S3^{\wedge'}$$

$$U1 = S1S2S3' + S1S3'S4' + S1S3S4S2' + S2S3S1'S4' + S4S1'S2'S3'$$

$$(SUMA_{U0} = S0, \text{directo, sin mapa})$$

Fuente elaboración propia, 2026.

MULTIPLICACIÓN (etapa 0-31) — mismo patrón que suma, cambiando S1-S4 por MULT_R1-R4

Como usamos exactamente las mismas fórmulas que en suma (solo cambia el nombre de las variables), los mapas de MULT_T0/T1 y MULT_U1/U2/U3 son **idénticos** a los de arriba, sustituyendo S1→R1, S2→R2, S3→R3, S4→R4. No hace falta repetirlos.

MULT_T2 y MULT_T3 no existen (van directo a GND) porque en este rango el resultado máximo de decenas es 3.

POTENCIA — 5 variables (A3 A2 A1 A0 B0), dividido en dos mapas de 4 variables (uno por cada valor de B0)

POT_T3 (idéntico en ambos B0 — no depende de B0):

A3A2\A1A0	00	01	11	10
00	0	0	0	0
01	0	0	0	0
11	0	1	1	0
10	0	1	1	0

$$T3 = A0A3$$

$$T3 = A0A3$$

POT_T2, B0=0:

A3A2\A1A0	00	01	11	10
00	0	0	0	0
01	0	0	1	0
11	1	0	1	1
10	1	0	0	1

Fuente elaboración propia, 2026.

POT_T2, B0=1:

A3A2\A1A0	00	01	11	10
00	0	0	0	0
01	1	1	1	1
11	1	1	1	1
10	1	0	0	1

$$T2 = A2B0 + A3A0' + A0A1A2$$

$$T2 = A2B0 + A3A0' + A0A1A2$$

Fuente elaboración propia, 2026.

POT_T1, B0=0 / B0=1 y **POT_T0, B0=0 / B0=1** siguen el mismo patrón (dos mapas por variable). Te los resumo en la tabla de ecuaciones para no hacer esto interminable:

$$T1 = A2B0 + A3A0' + A0A1B0 + A0A2A1' + A1A2A0'$$

$$T1 = A2B0 + A3A0' + A0A1B0 + A0A2A1' + A1A2A0'$$

$$T0 = A2A0' B0' T0 = A2A0' B0'$$

$$U3 = A0A1B0' + A1B0A0' U3 = A0A1B0' + A1B0A0'$$

$$U2 = A2A1' + A3A0' + A0A1B0 + A1A0' B0' U2$$

$$= A2A1' + A3A0' + A0A1B0 + A1A0' B0'$$



$$U1 = A0A1B0 + A2A0' B0' U1 = A0A1B0 + A2A0' B0'$$

$$U0 = A0 \text{ (directo)} U0 = A0 \text{ (directo)}$$


Nota clave visible en los mapas: **POT_T3 no depende de B0** (mismo mapa en ambos casos) — por eso su ecuación no tiene ese término.

DISEÑO EN PROTEUS


COMPARADOR Y SIMULADOR DE COMPUERTAS



ENTRADAS Y CONTROLADOR




CONVERSIÓN DE BINARIO PARA DISPLAY







SUMA




DECIMALES DE SUMA- RESTA




DECIMALES DE SUMA - RESTA




MULTIPLICACIÓN




DECIMALES DE MULTIPLICACIÓN




DECIMALES DE MULTIPLICACIÓN




DECIMALES DE MULTIPLICACIÓN




COMPARADORES PARA SIMULADORES Y POTENCIA




COMPARADOR





Unidad lógica



Comparador:





Diagramas de Diseño






Diagrama de multiplicación





Materiales Utilizados



Presupuesto

Cant.	Descripción del Material	Precio Unitario	Precio Total
2	Decodificador BCD a 7 segmentos (74LS47)	Q 11.00	Q 22.00
2	Sumador de 4 bits (74LS83)	Q 15.00	Q 30.00
1	Arreglo de Resistencias SIP 8 x 1K Ohm	Q 4.00	Q 4.00
14	Resistencia 220 Ohm 1/4W	Q 0.50	Q 7.00
2	DIP Switch 4 posiciones tipo integrado	Q 5.50	Q 11.00
1	Protoboard (1 galleta blanca)	Q 34.00	Q 34.00
1	Cable USB Macho a conectores tipo lagarto	Q 20.00	Q 20.00
1	Compuerta Sumador 4 bits (74LS283)	Q 10.00	Q 10.00
1	Placa de Cobre con fibra de vidrio 7x10cm	Q 25.00	Q 25.00
1	Ácido Férrico 90ml	Q 7.65	Q 7.65
2	LED Azul Mate 5mm	Q 1.00	Q 2.00

1	Recargo tarjeta / Impuestos de facturación	Q 5.35	Q 5.35
2	Compuerta AND (74LS08) (Agregado)	Q 5.00	Q 10.00
2	Compuerta OR (74LS32) (Agregado)	Q 5.00	Q 10.00
1	Compuerta NOT (74LS04) (Agregado)	Q 5.00	Q 5.00
2	Compuerta XOR (74LS86) (Agregado)	Q 5.00	Q 10.00
1	Comparador de Magnitud (74LS85) (Agregado)	Q 12.00	Q 12.00
2	Multiplexor Quad 2 a 1 (74LS157) (Agregado)	Q 8.00	Q 16.00
2	Display 7 Segmentos Ánodo Común (Agregado)	Q 6.00	Q 12.00
3	Metros de alambre para protoboard (Agregado)	Q 3.00	Q 9.00
4	Transistor NPN 2N2222 (Agregado)	Q 2.00	Q 8.00
2	Decodificador 74ls47	11	22
2	Sumador 74ls83	15	30

1	arreglo de resistencias sip 8*1	4	4
14	resistencias de 220 ohm	0.5	7
—	TOTAL GASTADO	—	Q 333.00

Roles del Equipo

- **Diego Loch (Coordinador General):** Responsable de la dirección del proyecto, la delegación de tareas y la supervisión del correcto acoplamiento de las etapas del circuito. Actúa como el nexo que asegura el cumplimiento de los tiempos de entrega.
- **José Díaz (Desarrollador y Simulación):** Encargado del diseño, estructuración y verificación funcional del circuito de forma virtual a través de la herramienta de software Proteus. Su validación previa evita fallos críticos antes de transferir la lógica al hardware.
- **María Choc (Técnico y Ensamblaje):** Responsable de la preparación física de los componentes, lo que incluye pelar cables y liderar el armado minucioso de las conexiones en la protoboard. Su labor garantiza la continuidad y solidez eléctrica del prototipo real.
- **Jeremy Panameño (Documentación Técnica):** Encargado de la redacción, el orden metodológico y la recopilación de datos durante el experimento. Su trabajo se enfoca en plasmar la lógica teórica, diagramas y conclusiones en el informe escrito.
- **Diego Rodas (Documentación Técnica):** Trabaja en conjunto con Jeremy para estructurar el reporte técnico final, asegurando que cada fase del diseño, desde la simulación en Proteus hasta las pruebas físicas, esté correctamente detallada y justificada bajo el marco teórico del curso.
- **César Enriquez (Logística y Suministros):** Encargado de la gestión, cotización y adquisición oportuna de los componentes electrónicos necesarios (compuertas, integrados, cableado, etc.). Asegura que el equipo de ensamblaje cuente con todo el material idóneo para la construcción física del proyecto.
- **Ludwing Arias (Pruebas y Validación Física):** Responsable de someter el circuito físico a las diferentes combinaciones lógicas exigidas por la tabla de verdad. Se encarga de verificar las salidas en los displays y LEDs, diagnosticando y corrigiendo posibles falsos contactos o errores de cableado durante el montaje final.

Conclusiones

- **Validación de la arquitectura combinacional:** La implementación de la calculadora binaria "LogicCalc" permitió afianzar y aplicar de manera práctica los conceptos teóricos sobre lógica combinacional, demostrando que mediante el uso coordinado de circuitos integrados básicos

(como compuertas, sumadores y multiplexores) es posible construir una arquitectura similar a una ALU real sin depender de elementos de memoria secuencial.

- **Importancia del entorno de simulación:** La etapa de simulación a través del software Proteus resultó ser una herramienta indispensable para el desarrollo del proyecto, ya que permitió aislar problemas lógicos, corregir errores de ruteo y validar restricciones (como mostrar "EE" cuando un resultado es negativo en la resta) reduciendo significativamente el tiempo de depuración previo al montaje físico.
- **Integración y modularidad:** El diseño modular del circuito facilitó la integración exitosa de las tres unidades (aritmética, lógica y comparativa). Gracias al uso de multiplexores y un controlador central, se logró garantizar que las operaciones fueran mutuamente excluyentes y que las salidas se reflejaran de manera limpia en los displays y LEDs correspondientes.
- **Optimización mediante álgebra de Boole:** Se comprobó la alta efectividad del uso de mapas de Karnaugh para la simplificación de las funciones booleanas en la unidad de control y operaciones, logrando optimizar el uso de compuertas lógicas, lo cual se tradujo en un menor costo de materiales, ahorro de espacio en la protoboard y un menor índice de conexiones erróneas.