
μProcessador 2 Multiplexação, Barramentos, Números: a ULA

Multiplexação

Um mux é um seletor: ele escolhe uma das entradas possíveis para fornecer à saída.



(Figura: wikipedia)


Se quisermos um mux com 4 entradas ao invés de 2, a descrição fica:

Observe a versão reduzida da tabela verdade do mux 4x1 acima.

sel1	sel0	saida
0	0	entr0
0	1	entr1
1	0	entr2
1	1	entr3

Em VHDL há diversas maneiras de fazer multiplexação. Vamos ficar com a seguinte:

Lembre-se: isso não é programação, isso é um circuito! Abaixo vemos o RTL resultante deste trecho.



Mas pra que serve aquele "else '0';" da última linha? Não dá pra retirar?

Na verdade não... Lembre-se que o IEEE 1164 tem nove estados lógicos possíveis e você deve cobrir todos os casos possíveis. Se levássemos em conta apenas o 'U' (não inicializado) e o 'X' (desconhecido) além de 0 e 1, teremos dezesseis casos, se eu contei direito: 00, 01, 10, 11, 0U, U0, 1U, U1, 0X, X0, 1X, X1, XX, UX, XU e UU. O "else zero" cobre os outros doze deste exemplo, e mais ainda1.

Por uma esquisitice do VHDL, quando os casos não são totalmente cobertos, ele coloca um registrador para os valores, ou seja, vai inserir um latch no meio do nosso circuito...(!) Veja abaixo o VHDL, caso você esqueça do "else '0';", e o circuito resultante em RTL.

```
architecture a_mux4x1 of mux4x1 is
begin
                          when sel1='0' and sel0='0' else
   saida <=
                entr0
                          when sel1='0' and sel0='1' else
                entr1
                entr2
                          when sel1='1' and sel0='0' else
                entr3
                          when sel1='1' and sel0='1'; -- OPA! CADÊ O ELSE ZERO?
end architecture;
                              saida~6
                                       ΔΤΔΙΝ
                                       ATCH ENABLE
                            saida~7
Ou seja:
```

ATENÇÃO: Numa estrutura when-else sempre termine com else '0';

Tá avisado.

Construa um multiplexador 8x1 com as restrições: as entradas 0, 1 e 5 estão sempre em '0', e as entradas 3 e 7 estão sempre em '1'. Portanto, apenas as entradas 2, 4 e 6 terão entradas variáveis, o que dá 3 pinos de dados e 3 pinos de seleção na entidade. Faça um testbench adequado.

Barramentos

Um barramento (bus) é apenas um feixe de sinais, um conjunto de fios. Aqui nesta disciplina vamos usá-los sempre como números inteiros, para facilitar.

Para isso, sempre inclua a biblioteca adicional padrão "numeric std" a partir de agora:

```
library ieee;
use ieee.std logic 1164.all;
use ieee.numeric std.all;
                              -- para usarmos UNSIGNED
```

Ao definir um barramento, usamos a keyword "unsigned" (como em unsigned integer, inteiro não

1 É possível simplesmente omitir a condição da última linha, como abaixo: entr2

```
when sel1='1' and sel0='0' else
entr3;
```

A desvantagem é que se houver algum problema, veremos 'entr3' na saída; se ao invés disso observarmos a saída fixa em zero, é mais fácil localizar o bug.

2 Há também a opção de usar a biblioteca deprecada não padrão "std_logic_arith"; mas **não use essa** pois dá conflito e é proprietária.

sinalizado, ou seja, não-negativo) e obrigatoriamente indicamos a largura do barramento em bits. Por exemplo, vamos fazer um multiplexador 4x1 de largura de 8 bits:

O tipo "unsigned(7 downto 0)" significa que o sinal tem 8 bits³ (8 pinos) e deve ser tratado como um inteiro não sinalizado, sem números negativos.⁴

A implementação é quase idêntica ao mux de 1 bit:

```
architecture a_mux8bits of mux8bits is
begin
    saida <= entr0 when sel="00" else -- observe as aspas duplas!
    entr1 when sel="01" else
    entr2 when sel="10" else
    entr3 when sel="11" else
    entr3 when sel="11" else
    roo00000000"; -- saida tem 8 bits, portanto 8 zeros
end architecture;</pre>
```

Números / Constantes

As constantes devem ser obrigatoriamente representadas por um vetor de bits⁵, representado por aspas duplas. Note que a extensão (*length*) deve bater! Veja exemplos para um sinal "saida" de 8 bits:

```
saida <= "00000010"; -- certo: cte. de 8 bits atribuída a sinal de 8 bits
saida <= "010"; -- pau: mismatch de largura
saida <= 65; -- pau: mismatch de tipo unsigned <= inteiro;</pre>
```

O erro reportado na linha "saida <= 65;" é:

```
porta_e.vhdl:18:13: can't match integer literal with type
array type "unsigned"
ghdl: compilation error
```

pois o VHDL não sabe quantos bits a constante 65 possui⁶. Para resolver de forma simples, use o número equivalente em binário, "01000001", com a largura esperada por "saida".

Será fundamental recortarmos e combinarmos dados. Para isso, usamos o operador de concatenação "&" e o recurso de *slicing*, que obtém um trecho de bits.

Por exemplo, suponha dois barramentos de 8 bits:

```
signal x,y: unsigned(7 downto 0);
```

- 3 A keyword "downto" indica que a representação é bit-level little endian, ou seja, o bit 0 é o LSB (least significant bit, tem valor numérico 2°). No nosso exemplo, o bit 7 é o MSB (most significant bit) e tem valor 2⁷.
- 4 Note que para soma e subtração, podemos representar negativos em complemento de 2 usando este *unsigned* mesmo; o tal *signed* só é necessário para comparações e multiplicações sinalizadas.
- 5 Números inteiros, como 5 ou 122 por exemplo, são constantes sem especificação de largura em bits e portanto não podem ser usados diretamente com o tipo "unsigned."
- 6 VHDL é uma linguagem *fortemente tipada*, o que na prática significa que ele requer conversões explícitas de tipos por parte do programador. Isso ajuda o código a chegar com menos erros na etapa de simulação.

Podemos combinar os bits dos sinais da forma que quisermos. Como ilustração simples, vamos isolar alguns trechos arbitrários:

- (a) O bit mais significativo (MSB) do sinal $x \in dado por x(7)$
- (b) Os três bits menos significativos (LSB) de x são obtidos com x(2 downto 0)
- (c) Para obter de b5 a b3, basta fazer x(5 downto 3)

Agora se quisermos por bobeira montar um número de 8 bits que começa com '0' e é seguido por (a), (b) e (c) nesta ordem, concatenamos tudo isso com o operador "&":

```
y \le 0^{\circ} \& x(7) \& x(2 \text{ downto } 0) \& x(5 \text{ downto } 3);
```

Portanto se x vale "01101010", y será "00010101". Se x for "11001100", teremos "01100001" em y.

Operações Aritméticas

Quando usamos o tipo "unsigned"e a biblioteca "numeric_std", dá pra fazer as paradinhas diretão⁷. Por exemplo, vamos fazer um circuito com duas entradas que calcula tanto a soma quanto a subtração deles simultaneamente:

Muito mole.

Se quisermos saber se o x é maior do que o y e saber se o x é negativo ou não, podemos incluir na definição da entidade:

```
maior,x negativo : out std_logic;
```

E na arquitetura basta colocarmos as linhas:

Peralá, negativo? Sim, dá pra usar números sinalizados de 8 bits pra maioria das coisas (os circuitos são idênticos, pois realizam cálculos em módulo 28). Infelizmente, isso não funciona para a divisão. A comparação acima também só aceita números positivos (pois x e y são unsigned).

Construa um *testbench* para o circuito "soma_e_subtrai" e o simule. Isso é importante para você observar corretamente a sintaxe de constantes e compreender a arquitetura acima.

Teste direito: faça casos relevantes tentando cobrir todas as operações. Por exemplo, se você testou 3+5, não há necessidade de testar 13+15, mas talvez seja interessante testar 100+100 e 200+200... Talvez não precise. Não esqueça de testar negativos, como 18+(-3).

⁷ Isso não ocorre sem essa biblioteca, ok? Sem ela, precisa de uns malabarismos.

[Opcional/Recomendado] Múltiplos Arquivos Fonte

Para trabalhar com vários arquivos ".vhd", siga a ideia do *testbench:* simplesmente declare o que você quer usar como um componente no outro arquivo. No terminal, rode *ghdl -a* para a análise *em cada um dos fontes.*⁸

Vamos rever o arquivo (besta) da porta E do lab #1, "porta.vhd":

```
library ieee;
use ieee.std_logic_1164.all;

entity porta is
    port( in_a : in std_logic;
        in_b : in std_logic;
        a_e_b : out std_logic
    );
end entity;


architecture a_porta of porta is begin
    a_e_b <= in_a and in_b;
end architecture;</pre>
```

Aí vamos fazer um outro, igualmente besta, que vai usar *três portas E*, uau! Vamos associar três portas de 2 entradas pra fazer uma porta E de 4 entradas. Batizemo-lo de "e_4_entradas.vhd".

```
library ieee;
use ieee.std logic 1164.all;
entity e 4 entradas is
   port( in0,in1,in2,in3: in std logic;
         e out: out std_logic
   );
end entity;
architecture a e 4 entradas of e 4 entradas is
   component porta is
      port( in_a : in std_logic;
            in_b : in std_logic;
            a e b : out std_logic
      );
   end component;
   signal e 0 1, e 2 3: std logic;
   portal: porta port map(in a=>in0,in b=>in1,a e b=>e 0 1);
   porta2: porta port map(in a=>in2,in b=>in3,a e b=>e 2 3);
   porta3: porta port map(in_a=>e_0_1, in_b=>e_\overline{2}_\overline{3}, a e b=>e out);
end architecture;
```

Observe que apenas inserimos a interface do componente "porta" ali na arquitetura e o compilador se encarrega do resto. Na linha de comando, analise ambos os arquivos, dentro da mesma pasta, e rode a entidade do *testbench* final com, digamos, *ghdl -r e_4_entradas_tb --wave=result.qhw* ou algo assim.

Criei três portas E distintas: porta1, porta2 e porta3. Observe que com o "port map" nós conseguimos fazer a ligação entre os componentes sem gastar uma linha de código explícito. O circuito final é este:



Os sinais indicados em vermelho, e_0_1 e e_2_3, servem como "cola" para ligar as instâncias.

Por fim, lembrem-se de que, se encher o saco ficar selecionando sinais no *gtkwave*, podemos guardar a configuração de uma tela (sinais e *zoom*, essencialmente) usando o menu *File* => *Write Save File* para gravar a configuração de visualização (.gtkw).

Tarefa para Entregar: ULA

Nesta primeira entrega quero apenas o arquivo VHDL fonte e o VHDL do testbench.

Lembre-se que a entrega deste laboratório **vale nota** e não é pouca! Um atraso de poucos dias em um lab não vai impactar tanto a nota, mas *não coma bola!* No conjunto, vale bastante. Consulte as regras da disciplina no Moodle.

Não haverá apresentação pessoal em sala; apenas no laboratório #3 eu vou ver funcionando.

Especificação da ULA:

- duas entradas de dados de 16 bits;
- uma saída de resultado de 16 bits:
- duas ou mais saídas de sinalização de um bit (são as flags, representam o status da operação; consulte a tabela de branches condicionais sorteados para você e implemente as flags indicadas na tabela, descritas no PDF do sorteio no Moodle);
- entradas para seleção da operação.

No mínimo 4 operações, incluindo:

- soma;
- subtração;
- duas outras quaisquer escolhidas pela equipe, preferencialmente com vistas à implementação da validação (consulte o documento do sorteio para ver se a sua validação não exige alguma instrução especial);
- será utilizada no projeto do processador, portanto tente escolher operações sensatas (mas podem ser alteradas à vontade posteriormente);
- não implemente divisão, pois a implementação do compilador VHDL pode dar uns erros com divisão por zero (são contornáveis, mas melhor evitar).
- Um *testbench* que cobre todas as operações tem que ser entregue; inclua nele um conjunto de testes razoável, que cobre todos os casos de interesse, **incluindo números negativos nas entradas** (basta usar complemento de 2, com *unsigned* mesmo);
- Por favor dê nomes claros aos sinais (por ex., op, selec, selec_op ou selecionaoperacao e não "slo" ou "s")

Resumindo: entram dois dados de 16 bits, escolhe-se qual das 4 operações deve ser executada pela ULA e o resultado desta operação surge na saída de 16 bits. Entregue o .vhd e o tb.vhd.

Ou seja, tem que fazer as operações e botar um mux na saída. É assim que se faz.