Implementação em FPGA do Algoritmo de Quine-McCluskey para Minimização de Funções Lógicas

Fernando Frare Vieira 4 de julho de 2025

Resumo

Este relatório detalha o projeto e a implementação de um sistema digital que executa minimização de funções booleanas utilizando o algoritmo de Quine-McCluskey. O sistema permite ao usuário inserir uma tabela-verdade de quatro variáveis através de chaves e botões, processa os dados para encontrar a expressão booleana simplificada e exibe o resultado em um display de 7 segmentos. A arquitetura do projeto é descrita em VHDL, e possui módulos dedicados para entrada de dados, processamento do algoritmo e exibição dos resultados. Este documento serve como um guia completo para o entendimento, a operação e a replicação do projeto.

Sumário

1	Introdução	3
2	Fundamentação Teórica 2.1 Minimização de Expressões Booleanas	4
3	Arquitetura do Sistema	5
4	Descrição dos Módulos VHDL 4.1 Top.vhd (Entidade Principal)	
5	Operação e Resultados	9
6	Conclusão	10
A	A.1 Top.vhd	10 10 12 13 21

1 Introdução

O objetivo do projeto é encontrar a expressão booleana mais simples para uma dada função de uma tabela verdade. O algoritmo de Quine-McCluskey é um método tabular exato para realizar essa minimização, garantindo a obtenção das formas mínimas da função.

Este projeto transporta a teoria do algoritmo de Quine-McCluskey para uma implementação prática e interativa em hardware, utilizando uma placa FPGA DE10-Lite. O sistema foi totalmente desenvolvido em VHDL e sintetizado utilizando o software Intel Quartus Prime.

O fluxo de operação do sistema é o seguinte:

- 1. Entrada de Dados: O usuário insere os 16 bits de uma tabela-verdade (para 4 variáveis: A, B, C, D) utilizando a chave SWO para o valor do bit e o botão KEYO para carregar cada bit sequencialmente.
- 2. **Processamento:** Ao acionar a chave SW7, o sistema inicia a execução do algoritmo de Quine-McCluskey sobre a tabela-verdade fornecida.
- 3. Exibição do Resultado: Ao final do cálculo, a expressão mínima é formatada e pode ser visualizada caractere por caractere no display de 7 segmentos HEXO, navegando através do botão KEY1. A negação de uma variável é indicada pelo acendimento do ponto decimal do display.

2 Fundamentação Teórica

Para compreender a motivação e o funcionamento deste projeto, é essencial revisar os conceitos de minimização de expressões booleanas e a metodologia do algoritmo de Quine-McCluskey.

2.1 Minimização de Expressões Booleanas

Uma função booleana pode ser representada de diversas formas, sendo a mais fundamental a tabela-verdade, que enumera a saída da função para cada combinação possível de suas variáveis de entrada. A partir da tabela-verdade, pode-se derivar uma expressão algébrica, como a Soma de Produtos (SOP), que consiste na soma lógica (OR) de mintermos — produtos lógicos (AND) que resultam em '1' para uma combinação específica das entradas.

Embora funcionalmente correta, a expressão canônica derivada diretamente da tabelaverdade é frequentemente ineficiente e redundante. A minimização é o processo de encontrar uma expressão booleana logicamente equivalente que utilize o menor número possível de termos. A importância da minimização é imensa no design de hardware, pois resulta em expressões mais simples que requerem menos portas lógicas.

Métodos como os Mapas de Karnaugh são eficazes para a minimização manual de funções com poucas variáveis (até 4 ou 5). No entanto, para um número maior de variáveis ou para a automação do processo, são necessários métodos algorítmicos, como o de Quine-McCluskey.

2.2 O Algoritmo de Quine-McCluskey

O algoritmo de Quine-McCluskey é um método tabular que garante a obtenção de uma expressão minimizada para qualquer função booleana. Ele é ideal para implementação

computacional por ser sistemático e não depender de reconhecimento de padrões visuais. O processo é dividido em duas fases principais:

2.2.1 Fase 1: Encontrar todos os Implicantes Primos

O objetivo desta fase é encontrar todos os implicantes primos, que são os termos candidatos para a expressão final. Um implicante primo é um termo produto que não pode ser mais simplificado sem deixar de cobrir as saídas '1' da função original.

- 1. **Listar Mintermos:** Inicialmente, todos os mintermos (combinações de entrada que resultam em saída '1') são listados em sua forma binária.
- 2. **Agrupar e Combinar:** Os mintermos são agrupados pelo número de '1's em sua representação binária. O algoritmo então compara cada termo de um grupo com todos os termos do grupo adjacente seguinte. Se dois termos diferem em apenas um bit, eles são combinados em um novo termo, substituindo o bit diferente por um "don't care" ('-'). Os dois termos originais são marcados como "usados".
- 3. **Iterar:** Este processo de combinação é repetido com os novos termos gerados, criando termos cada vez maiores (com mais "don't cares"), até que nenhuma combinação adicional seja possível.
- 4. Coletar Implicantes Primos: Todos os termos que não foram marcados como "usados" durante o processo são os implicantes primos da função.

2.2.2 Fase 2: Selecionar a Cobertura Mínima

Nem todos os implicantes primos são necessários na expressão final. Esta fase seleciona o menor subconjunto de implicantes primos que "cobre"todos os mintermos originais.

- 1. Construir o Gráfico de Implicantes Primos: Uma tabela é criada onde as linhas representam os implicantes primos e as colunas representam os mintermos originais. Uma marcação (X) é feita na interseção se um implicante primo cobre um determinado mintermo.
- 2. Selecionar Implicantes Primos Essenciais: O algoritmo procura por colunas que contenham apenas um 'X'. O implicante primo correspondente à linha desse 'X' é essencial, pois é a única maneira de cobrir aquele mintermo. Todos os implicantes primos essenciais são adicionados à solução final.
- 3. Cobrir Mintermos Restantes: Após a seleção dos essenciais, se ainda houver mintermos descobertos, o algoritmo deve escolher entre os implicantes primos restantes. A implementação neste projeto seleciona repetidamente o implicante primo que cobre o maior número de mintermos ainda não cobertos, até que todos estejam satisfeitos.

O resultado final é a soma lógica (OR) de todos os implicantes primos selecionados, formando a expressão booleana mínima.

3 Arquitetura do Sistema

O projeto foi concebido com uma arquitetura modular, onde cada responsabilidade principal é encapsulada em um componente VHDL distinto. Isso facilita o desenvolvimento, o teste e a compreensão do sistema como um todo. A entidade de topo, Top.vhd, integra todos os módulos.

A Figura 1 ilustra a interconexão entre os componentes principais. Importante destacar que esse diagrama de blocos não foi usado na execução real do projeto, ele serve só para representar as conexões entre os módulos do sistema.




Figura 1: Diagrama de blocos da arquitetura do sistema.

4 Descrição dos Módulos VHDL

A seguir, cada um dos quatro principais arquivos VHDL do projeto é descrito em detalhe.

4.1 Top.vhd (Entidade Principal)

Este é o módulo de mais alto nível, responsável por conectar o hardware físico da placa DE10-Lite aos módulos lógicos internos. Ele instancia os outros três componentes e gerencia o fluxo de sinais entre eles. Suas principais funções são:

- Mapear as portas físicas (CLOCK_50, SW, KEY, LEDR, HEX0) para sinais internos
- Gerar os sinais de controle globais, como o reset (a partir de SW(9)) e o sinal de início do algoritmo s_start (a partir de SW(7)).
- Controlar um sinal de "ocupado"(s_real_busy) para impedir a entrada de novos dados enquanto o algoritmo está em execução.
- Conectar a saída da tabela-verdade do módulo de entrada ao módulo Quine-McCluskey.
- Conectar a saída do resultado do módulo Quine-McCluskey ao módulo de display.

4.2 entrada.vhd (Módulo de Entrada)

Este componente gerencia a interface com o usuário para a inserção da tabela-verdade de 16 bits. As portas de entrada e saída foram nomeadas para refletir sua função direta:

• clk, reset: Sinais de controle síncrono.

- stop: Uma entrada que, quando em nível lógico '1', impede o registro de novos bits. É usada para travar a entrada enquanto o algoritmo principal está em execução.
- data: A entrada do bit de dado (0 ou 1) que será inserido na tabela-verdade.
- next_bit: Sinal vindo de um botão que, em sua borda de subida, comanda o registro do bit de data.
- truth_table: A saída de 16 bits que contém a tabela-verdade completa após a inserção.
- counter: Uma saída de 4 bits que indica o índice do bit que está sendo inserido (de 0 a 15), usado para feedback visual nos LEDs.

4.3 display.vhd (Módulo de Exibição)

Responsável por traduzir o resultado bruto do algoritmo em uma forma legível para o usuário no display de 7 segmentos. As portas de entrada e saída foram nomeadas para refletir sua função direta:

- clk, reset: Sinais de controle síncrono.
- start: Sinal que, quando ativado, inicia o processo de leitura e conversão do resultado.
- terms, num_terms: Entradas que recebem, respectivamente, o vetor de 64 bits com os termos da solução e o número total de termos.
- next_char: Sinal de um botão que permite ao usuário navegar pela sequência de caracteres da fórmula.
- HEXO: Saída de 8 bits que controla os 7 segmentos e o ponto decimal do display. A negação de uma variável é representada pelo acendimento do ponto decimal.

Assim como o módulo do algoritmo principal, este componente também opera como uma máquina de estados finitos (FSM) para gerenciar o processo de conversão e exibição do resultado. Os três estados da FSM, garantem que a tradução dos dados e a exibição ocorram na ordem correta.

- S_IDLE Estado de espera (ocioso). O módulo permanece neste estado até que a entrada start seja ativada, sinalizando que o algoritmo de Quine-McCluskey terminou e os resultados estão prontos para serem processados.
- S_BUILDING Estado de construção. Uma vez ativado pelo sinal start, o módulo entra neste estado para percorrer o vetor de resultado (terms). Ele decodifica cada termo, um char por vez, e constrói um array interno (s_display_sequence) com os caracteres da fórmula ('A', 'b', '+', etc.) e a informação de negação. Este processo continua, ciclo a ciclo, até que todos os termos tenham sido traduzidos para a sequência de exibição.

S_DONE_BUILDING Estado de conclusão. Ao terminar a construção da sequência, o módulo entra neste estado. Ele sinaliza para as outras partes do sistema que a fórmula está pronta para ser exibida pelo carrossel interativo. O sistema permanece aqui enquanto o usuário navega pelos caracteres usando o botão next_char. Ele só retorna ao estado S_IDLE quando o sinal de start principal for desativado, preparando o módulo para uma nova operação.

4.4 quine mccluskey.vhd (Núcleo do Algoritmo)

Este é o componente mais complexo, implementando o algoritmo de Quine-McCluskey através de uma extensa máquina de estados finitos (FSM). Cada passo do algoritmo é cuidadosamente executado em um ou mais ciclos de clock. A seção seguinte detalha cada estado.

IDLE Estado inicial de espera. O sistema permanece aqui até que o sinal de entrada start seja ativado pelo usuário, iniciando o processo de minimização.

Fase 1: Encontrar os Implicantes Primos

- IE_INIT Inicialização da Extração Inicial. Prepara o sistema para a primeira fase, zerando todos os contadores (como num_pi, num_minterms) e limpando as tabelas de armazenamento de implicantes (pi_table, final_pi_list, etc.).
- IE_LOOP Loop da Extração Inicial. Este estado itera sobre os 16 bits da truth_table de entrada. A cada ciclo, ele verifica um bit. Se o bit for '1', o índice correspondente é registrado como um mintermo inicial (um implicante com 0 "don't cares") e adicionado à pi_table. Ao final dos 16 ciclos, o sistema avança para a próxima fase, a menos que a função seja trivial (toda '0' ou toda '1').
- C_PASS_INIT Inicialização do Passo de Combinação. Prepara as variáveis para um passe de combinação. Zera os contadores de laço (i, j, k), limpa a tabela que armazenará os novos implicantes combinados (next_pi_table) e zera as flags de controle (pi_used_flags, combination_made).
- C_LOOP_I Loop Externo de Combinação. Inicia o laço externo ('for i...'), que seleciona o primeiro implicante para a comparação.
- C_LOOP_J Loop Interno de Combinação. Inicia o laço interno ('for j...'), que seleciona o segundo implicante para a comparação com o implicante 'i'.
- C_CHECK_COMBINE Verificação de Combinação. Com dois implicantes selecionados ('i' e 'j'), este estado chama a função can_combine. Se eles puderem ser combinados (diferem por apenas um bit), ele avança para adicionar o novo termo; caso contrário, continua o laço interno.
- C_ADD_NEW_PI Adição do Novo Implicante. Se uma combinação for válida, o novo termo combinado é gerado. Este estado então verifica se este novo termo já existe na next_pi_table para evitar duplicatas. Se for único, ele é adicionado. Em ambos os casos, o laço interno continua.

- C_PASS_FINISH Finalização do Passo de Combinação. Ocorre quando os laços de comparação terminam. Apenas prepara para a próxima etapa.
- COLLECT_AND_DECIDE Coleta e Decisão. O sistema percorre os implicantes do passe recém-concluído. Aqueles que não foram usados em nenhuma combinação (pi_used_flags = '0') são Implicantes Primos e são movidos para a lista final (final_pi_list). Ao final, o sistema decide: se alguma combinação foi feita neste passe, ele inicia um novo passe com os termos recém-gerados; se não, todos os Implicantes Primos foram encontrados e ele avança para a construção da tabela de cobertura.

Fase 2: Encontrar a Cobertura Mínima

- BCT_INIT Inicialização da Construção da Tabela de Cobertura. Zera os contadores para preparar a construção da matriz coverage_table.
- BCT_LOOP Loop de Construção da Tabela de Cobertura. Através de um laço aninhado, este estado preenche a tabela. Para cada Implicante Primo final e cada mintermo original, ele chama a função covers_minterm e marca '1' na tabela se o implicante cobrir o mintermo.
- SEP_INIT Inicialização da Seleção de Essenciais. Prepara para a busca por implicantes primos essenciais.
- SEP_FIND_OUTER_LOOP Loop Externo da Busca por Essenciais. Itera sobre cada mintermo original.
- SEP_FIND_INNER_LOOP Loop Interno da Busca por Essenciais. Para um dado mintermo, este estado itera sobre todos os Implicantes Primos, contando quantos deles cobrem este mintermo.
- SEP_FIND_EVALUATE Avaliação da Busca por Essenciais. Ao final do loop interno, o sistema avalia a contagem. Se um mintermo é coberto por apenas um Implicante Primo (contagem = 1), este implicante é "essencial"e é marcado para inclusão na solução final (pi_is_in_solution).
- SEP_MARK_INIT, SEP_MARK_OUTER_LOOP, SEP_MARK_INNER_LOOP Marcação dos Mintermos Cobertos. Após identificar todos os essenciais, estes estados percorrem a tabela de cobertura novamente. Todos os mintermos que são cobertos pelos implicantes essenciais são marcados como "resolvidos" no vetor minterms_covered.

Fase 3: Cobertura Final por Heurística (se necessário)

- CFC_CHECK_INIT, CFC_CHECK_LOOP Verificação da Cobertura Final. Estes estados verificam se todos os mintermos já foram cobertos. Se sim, o algoritmo pula para a finalização. Se não, ele inicia a fase de cobertura por heurística.
- CFC_FIND_BEST_OUTER_INIT, CFC_FIND_BEST_OUTER_LOOP, CFC_FIND_BEST_INNER_LOOP, CFC_FIND_BUSCA pelo Melhor Implicante (Heurística). Este conjunto de estados implementa uma heurística "gulosa". Ele analisa todos os Implicantes Primos ainda

não escolhidos e, para cada um, conta quantos mintermos ainda não cobertos ele consegue cobrir. Ao final, o estado . . . EVALUATE identifica o implicante "mais eficiente" (aquele com a maior contagem).

CFC_UPDATE_INIT, CFC_UPDATE_LOOP Atualização da Cobertura. O melhor implicante encontrado na fase anterior é adicionado à solução. Em seguida, os mintermos que ele cobre são marcados como "resolvidos". O sistema então retorna ao estado CFC_CHECK_INIT para verificar se o trabalho terminou ou se outra iteração da heurística é necessária.

Fase 4: Finalização

- FINALIZE_INIT, FINALIZE_LOOP, FINALIZE_WRITE Finalização e Formatação da Saída. Estes estados coletam todos os implicantes marcados em pi_is_in_solution, os formatam no vetor de 64 bits result_terms, e contam o número final de termos. Também tratam os casos especiais onde a função é constante '0' ou '1'.
- DONE_STATE Concluído. O estado final. O sinal de saída done é ativado para '1', informando aos outros módulos que o resultado está pronto. O sistema aguarda o sinal de start ser desativado para retornar ao estado IDLE.

5 Operação e Resultados

Para operar o sistema na placa DE10-Lite, é só seguir os seguintes passos:

- 1. Mantenha a chave SW9 em '0' (modo de operação normal). Para reiniciar, mova para '1' e retorne a '0'.
- 2. As chaves SW7 e SW0 devem estar em '0'.
- 3. Para cada um dos 16 bits da tabela verdade (do mintermo 0 ao 15):
 - Coloque o valor do bit na chave SWO ('0' para baixo, '1' para cima).
 - Pressione e solte o botão KEYO.
 - Os LEDs LEDR (3 downto 0) indicarão o índice do próximo bit a ser inserido.
- 4. Após inserir os 16 bits, levante a chave SW7 para a posição '1'.
- 5. O LED LEDR(8) acenderá, indicando que o algoritmo está em execução.
- 6. Ao final do processo, o LED LEDR(9) acenderá por um instante e o LED LEDR(8) apagará. O resultado estará pronto.
- 7. O display HEXO mostrará o primeiro caractere da expressão mínima.
- 8. Pressione o botão KEY1 repetidamente para navegar pelos caracteres da expressão. Um ponto decimal aceso indica uma variável negada (ex: A. significa A').

6 Conclusão

O projeto demonstrou com sucesso a viabilidade da implementação de algoritmos lógicos complexos, como o de Quine-McCluskey, diretamente em hardware reconfigurável. A arquitetura modular provou ser eficiente para o desenvolvimento e depuração. O sistema final é robusto, funcional e oferece uma interface de usuário intuitiva.

Durante a fase de testes práticos na placa DE10-Lite, foi observado um comportamento problemático na ativação do algoritmo. O uso da chave SW7 como gatilho direto para o sinal de start mostrou-se, em certas ocasiões, pouco confiável. Isso ocorre porque a atuação de uma chave mecânica pode não ser interpretada como um evento único e limpo pelo sistema, levando a falhas na ativação. Como uma melhoria futura, propõe-se a alteração desta lógica: uma abordagem mais robusta seria utilizar a chave SW7 apenas para indicar a intenção de iniciar o cálculo. O disparo efetivo do algoritmo ocorreria então através de um evento discreto e confiável, como o pressionamento de um botão (KEY1, por exemplo). Esta implementação aumentaria consideravelmente a previsibilidade e a robustez da operação.

Como trabalho futuro, o projeto poderia ser modificado para suportar um número variável de entradas, permitindo que o sistema minimize funções booleanas com o número de varíaveis que o usuário escolher, embora isso traga desafios significativos relacionados ao consumo exponencial de recursos de hardware.

A Apêndice: Códigos-Fonte VHDL

A.1 Top.vhd

```
1 library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
3 use IEEE.NUMERIC_STD.ALL;
  entity Top is
      port (
            CLOCK_50 : in std_logic;
            SW
                 : in
                            std_logic_vector(9 downto 0);
            KEY
                     : in
                            std_logic_vector(1 downto 0);
9
                      : out std_logic_vector(9 downto 0);
            LEDR
10
            HEXO
                      : out std_logic_vector(0 to 7);
11
                      : out std_logic_vector(0 to 7);
            HEX1
12
                      : out std_logic_vector(0 to 7);
            HEX2
13
                      : out std_logic_vector(0 to 7);
            HEX3
14
            HEX4
                      : out std_logic_vector(0 to 7);
15
            HEX5
                      : out std_logic_vector(0 to 7)
16
       );
17
  end entity Top;
18
19
  architecture structural of Top is
20
21
      component entrada is
22
23
           port (
              clk
                          : in std_logic;
24
              reset
                           : in std_logic;
25
                           : in
                                 std_logic;
                           : in
                                 std_logic;
27
              next_bit : in std_logic;
28
```

```
truth_table : out std_logic_vector(15 downto 0);
29
                           : out std_logic_vector(3 downto 0)
           );
31
      end component entrada;
32
       component quine_mccluskey is
            port (
35
               clk
                                        std_logic;
                                 : in
36
               reset
                                        std_logic;
                                 : in
37
                                 : in
                                        std_logic;
38
               truth_table
                                 : in
                                        std_logic_vector(15 downto 0);
39
               done
                                 : out std_logic;
                                 : out std_logic_vector(63 downto 0);
               result_terms
               num_result_terms : out std_logic_vector(3 downto 0)
42
           );
43
      end component quine_mccluskey;
44
45
      component display is
46
            port (
47
               clk
                          : in
                                std_logic;
                          : in
               reset
                                std_logic;
                          : in
               start
                                std_logic;
50
               next_char : in std_logic;
51
               terms
                      : in std_logic_vector(63 downto 0);
               num_terms : in std_logic_vector(3 downto 0);
                      : out std_logic_vector(0 to 7)
54
           );
      end component;
      signal s_reset
                                    : std_logic;
                                    : std_logic;
      signal s_start
59
      signal s_done
                                    : std_logic;
61
      signal s_truth_table
                                    : std_logic_vector(15 downto 0);
                                    : std_logic_vector(63 downto 0);
      signal s_result_terms
62
      signal s_qm_num_terms
                                    : std_logic_vector(3 downto 0);
63
      signal s_current_bit_index : std_logic_vector(3 downto 0);
      signal s_real_busy
                                    : std_logic;
65
66
67 begin
68
      s_reset <= SW(9);
69
      s_start <= SW(7);
70
71
      LEDR (9)
                           <= s_done;
      LEDR(8)
                           <= s_real_busy;
73
                           <= (others => '0');
      LEDR (7 downto 4)
74
      LEDR (3 downto 0)
                           <= s_current_bit_index;</pre>
75
      process(CLOCK_50, s_reset)
77
      begin
78
           if s_reset = '1' then
               s_real_busy <= '0';</pre>
80
           elsif rising_edge(CLOCK_50) then
81
               if s_start = '1' then
82
                    s_real_busy <= '1';</pre>
83
84
               elsif s_done = '1' then
                   s_real_busy <= '0';</pre>
85
               end if;
86
```

```
87
           end if;
       end process;
89
       input_ctrl : entrada
90
           port map (
91
                             => CLOCK_50,
                clk
                             => s_reset,
                reset
93
                             => s_real_busy,
                stop
94
                             => SW(0),
95
                data
                next_bit
                             => not KEY(0),
96
                truth_table => s_truth_table,
97
                             => s_current_bit_index
                counter
98
           );
100
       qm_inst : quine_mccluskey
           port map (
                                   => CLOCK_50,
103
                clk
                reset
                                   => s_reset,
104
                start
                                   => s_start,
                                   => s_truth_table,
                truth_table
106
                done
                                   => s_done,
107
                result_terms
                                   => s_result_terms,
108
                num_result_terms => s_qm_num_terms
109
           );
110
111
       display_inst : display
112
           port map (
113
                           => CLOCK_50,
                clk
114
                           => s_reset,
115
                reset
                start
                           => s_done,
116
                next_char => not KEY(1),
117
                           => s_result_terms,
118
                terms
119
                num_terms => s_qm_num_terms,
                HEXO
                           => HEXO
           );
121
122
       HEX1 <= (others => '1'); HEX2 <= (others => '1'); HEX3 <= (others =>
123
       11);
       HEX4 <= (others => '1'); HEX5 <= (others => '1');
124
126 end architecture structural;
```

A.2 entrada.vhd

```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
3 use IEEE.NUMERIC_STD.ALL;
5 entity entrada is
      port (
6
                       : in
                             std_logic;
          clk
          reset
                       : in
                             std_logic;
          stop
                       : in
                             std_logic;
9
          data
                       : in
                             std_logic;
10
          next_bit
                      : in
11
                             std_logic;
12
          truth_table : out std_logic_vector(15 downto 0);
13
          counter : out std_logic_vector(3 downto 0)
14
```

```
15 );
16 end entity entrada;
18 architecture behavioral of entrada is
      signal s_truth_table_reg : std_logic_vector(15 downto 0) := (others
     => '0');
      signal s_bit_index_reg : integer range 0 to 15 := 0;
20
      signal s_prev_next : std_logic := '0';
21
      signal s_prev_load_start_btn : std_logic := '0';
22
24 begin
      truth_table <= s_truth_table_reg;</pre>
25
      counter <= std_logic_vector(to_unsigned(s_bit_index_reg, 4));</pre>
27
      process(clk, reset)
28
      begin
29
          if reset = '1' then
               s_truth_table_reg <= (others => '0');
31
               s_bit_index_reg
                                  <= 0;
32
                                  <= '0';
               s_prev_next
           elsif rising_edge(clk) then
               s_prev_next <= next_bit;</pre>
35
36
               if stop = '0' then
37
                   if next_bit = '1' and s_prev_next = '0' then
                        s_truth_table_reg(s_bit_index_reg) <= data;</pre>
39
                       if s_bit_index_reg = 15 then
40
                            s_bit_index_reg <= 0;
                        else
                            s_bit_index_reg <= s_bit_index_reg + 1;</pre>
43
                       end if;
44
                   end if;
               end if;
          end if;
47
      end process;
49 end architecture behavioral;
```

A.3 quine mccluskey.vhd

```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
3 use IEEE.NUMERIC_STD.ALL;
5 entity quine_mccluskey is
     port (
6
7
         clk
                          : in std_logic;
         reset
                          : in std_logic;
          start
                          : in std_logic;
         truth_table
                          : in std_logic_vector(15 downto 0);
10
                           : out std_logic;
          done
1.1
          result_terms : out std_logic_vector(63 downto 0);
12
          num_result_terms : out std_logic_vector(3 downto 0)
      );
14
15 end entity;
17 architecture behavioral_sequential of quine_mccluskey is
type b_number_type is record
```

```
number : std_logic_vector(3 downto 0);
20
          dashes : std_logic_vector(3 downto 0);
21
      end record;
22
23
      type prime_implicants_array is array (0 to 31) of b_number_type;
      type minterms_array is array (0 to 15) of integer range 0 to 15;
      type coverage_table_type is array (0 to 31, 0 to 15) of std_logic;
26
27
      type state_type is (
28
          IDLE,
30
          IE_INIT, IE_LOOP,
31
          C_PASS_INIT, C_LOOP_I, C_LOOP_J, C_CHECK_COMBINE, C_ADD_NEW_PI,
33
     C_PASS_FINISH,
          COLLECT_AND_DECIDE,
34
          BCT_INIT, BCT_LOOP,
36
37
          SEP_INIT, SEP_FIND_OUTER_LOOP, SEP_FIND_INNER_LOOP,
     SEP_FIND_EVALUATE,
          SEP_MARK_INIT, SEP_MARK_OUTER_LOOP, SEP_MARK_INNER_LOOP,
39
40
          CFC_CHECK_INIT, CFC_CHECK_LOOP,
41
          CFC_FIND_BEST_OUTER_INIT, CFC_FIND_BEST_OUTER_LOOP,
     CFC_FIND_BEST_INNER_LOOP, CFC_FIND_BEST_EVALUATE,
          CFC_UPDATE_INIT, CFC_UPDATE_LOOP,
43
          FINALIZE_INIT, FINALIZE_LOOP, FINALIZE_WRITE,
          DONE_STATE
46
      );
47
      signal current_state
                               : state_type := IDLE;
49
      signal pi_table
                               : prime_implicants_array;
50
      signal next_pi_table
                               : prime_implicants_array;
51
      signal final_pi_list
                               : prime_implicants_array;
      signal pi_used_flags
                               : std_logic_vector(31 downto 0);
      signal num_pi
                               : integer range 0 to 32 := 0;
54
                               : integer range 0 to 32 := 0;
      signal num_next_pi
      signal num_final_pi
                               : integer range 0 to 32 := 0;
57
      signal minterms_list
                               : minterms_array;
      signal num_minterms
                               : integer range 0 to 16 := 0;
59
      signal coverage_table
61
                               : coverage_table_type;
      signal minterms_covered : std_logic_vector(15 downto 0);
62
      signal pi_is_in_solution: std_logic_vector(31 downto 0);
63
                                : integer range 0 to 32;
      signal i, j, k
65
      signal combination_made : std_logic;
66
      signal temp_pi
                                : b_number_type;
      signal best_pi_idx
                               : integer range -1 to 31;
69
      signal max_coverage
                               : integer range 0 to 16;
70
71
72
      signal s_temp_count
                                   : integer range 0 to 32;
      signal s_temp_essential_idx : integer range -1 to 31;
73
      signal s_current_coverage : integer range 0 to 16;
```

```
75
       signal s_all_covered
                                     : std_logic;
       signal s_result
                                      : std_logic_vector(63 downto 0);
77
       signal s_count_terms
                                      : integer range 0 to 8;
78
       constant NULL_B_NUMBER : b_number_type := (number => (others=>'0'),
       dashes => (others=>'0'));
80
       function count_ones(number : std_logic_vector(3 downto 0)) return
81
      integer is
           variable count : integer := 0;
82
       begin
83
           for i in number 'range loop
84
                if number(i) = '1' then
                    count := count + 1;
86
                end if;
87
           end loop;
88
           return count;
       end function;
90
91
       function can_combine(term1, term2 : b_number_type) return boolean is
92
           variable diff_mask : std_logic_vector(3 downto 0);
       begin
94
           if term1.dashes /= term2.dashes then return false; end if;
95
           diff_mask := (term1.number xor term2.number) and (not term1.
      dashes);
           return (count_ones(diff_mask) = 1);
97
       end function;
98
99
       function covers_minterm(prime_impl : b_number_type; minterm :
      integer) return boolean is
           variable minterm_vector : std_logic_vector(3 downto 0);
       begin
103
           minterm_vector := std_logic_vector(to_unsigned(minterm, 4));
           return ((prime_impl.number and not prime_impl.dashes) = (
104
      minterm_vector and not prime_impl.dashes));
       end function;
106
107 begin
108
       done <= '1' when current_state = DONE_STATE else '0';</pre>
109
110
       process(clk, reset)
111
112
       begin
           if reset = '1' then
113
                current_state <= IDLE;</pre>
114
                num_result_terms <= (others => '0');
115
                result_terms <= (others => '0');
116
                i \le 0; j \le 0; k \le 0;
117
118
           elsif rising_edge(clk) then
119
                case current_state is
120
121
                    when IDLE =>
                         if start = '1' then
123
                             current_state <= IE_INIT;</pre>
124
                         end if;
126
                    when IE_INIT =>
127
```

```
i \ll 0;
128
                           num_pi <= 0;
129
                           num_minterms <= 0;</pre>
130
                           pi_table <= (others => NULL_B_NUMBER);
131
                           minterms_list <= (others => 0);
                           num_final_pi <= 0;</pre>
                           final_pi_list <= (others => NULL_B_NUMBER);
134
                           current_state <= IE_LOOP;</pre>
135
136
                      when IE_LOOP =>
137
                           if i < 16 then
138
                                if truth_table(i) = '1' then
139
140
                                     pi_table(num_pi).number <= std_logic_vector(</pre>
       to_unsigned(i, 4));
                                     pi_table(num_pi).dashes <= "0000";</pre>
141
                                     minterms_list(num_minterms) <= i;</pre>
142
                                     num_pi <= num_pi + 1;</pre>
143
                                     num_minterms <= num_minterms + 1;</pre>
144
                                end if:
145
                                i <= i + 1;
146
                           else
147
                                if num_pi = 0 or num_pi = 16 then
148
                                     current_state <= FINALIZE_INIT;</pre>
149
150
                                     current_state <= C_PASS_INIT;</pre>
151
                                end if;
152
                           end if;
153
                      when C_PASS_INIT =>
156
                           i \le 0; j \le 1; k \le 0;
157
                           num_next_pi <= 0;</pre>
158
159
                           next_pi_table <= (others => NULL_B_NUMBER);
                           pi_used_flags <= (others => '0');
160
                           combination_made <= '0';</pre>
161
                           current_state <= C_LOOP_I;</pre>
162
163
                      when C_LOOP_I =>
164
                           if i < num_pi - 1 then</pre>
165
                                j \le i + 1;
                                current_state <= C_LOOP_J;</pre>
167
                           else
169
                                current_state <= C_PASS_FINISH;</pre>
                           end if;
171
                      when C_LOOP_J =>
172
                           if j < num_pi then</pre>
173
                                current_state <= C_CHECK_COMBINE;</pre>
174
                           else
175
                                i \le i + 1;
                                current_state <= C_LOOP_I;</pre>
                           end if;
178
179
                      when C_CHECK_COMBINE =>
180
                           if can_combine(pi_table(i), pi_table(j)) then
181
182
                                pi_used_flags(i) <= '1';</pre>
                                pi_used_flags(j) <= '1';</pre>
183
                                combination_made <= '1';</pre>
184
```

```
185
                                temp_pi.number <= pi_table(i).number and</pre>
       pi_table(j).number;
                                temp_pi.dashes <= pi_table(i).dashes or (</pre>
186
       pi_table(i).number xor pi_table(j).number);
                                k \ll 0;
                                current_state <= C_ADD_NEW_PI;</pre>
189
                                j <= j + 1;
190
                                current_state <= C_LOOP_J;</pre>
191
                           end if;
192
193
                      when C_ADD_NEW_PI =>
194
                           if k < num_next_pi then</pre>
                                if next_pi_table(k).number = temp_pi.number and
196
       next_pi_table(k).dashes = temp_pi.dashes then
                                     j <= j + 1;
197
                                     current_state <= C_LOOP_J;</pre>
198
                                else
199
                                     k \le k + 1;
200
                                end if;
201
                           else
                                next_pi_table(num_next_pi) <= temp_pi;</pre>
203
                                num_next_pi <= num_next_pi + 1;</pre>
204
205
                                j <= j + 1;
                                current_state <= C_LOOP_J;</pre>
                           end if;
207
208
                      when C_PASS_FINISH =>
209
                           k \ll 0;
                           current_state <= COLLECT_AND_DECIDE;</pre>
211
212
                      when COLLECT_AND_DECIDE =>
213
214
                           if combination_made = '1' then
215
                                if k < num_pi then</pre>
                                     if pi_used_flags(k) = '0' then
216
                                          final_pi_list(num_final_pi) <= pi_table(</pre>
217
       k);
                                          num_final_pi <= num_final_pi + 1;</pre>
218
                                     end if;
219
                                     k \le k + 1;
                                else
221
                                     pi_table <= next_pi_table;</pre>
222
                                     num_pi <= num_next_pi;</pre>
                                     current_state <= C_PASS_INIT;</pre>
                                end if;
225
                           else
226
                                if k < num_pi then</pre>
227
                                     final_pi_list(num_final_pi) <= pi_table(k);</pre>
228
                                     num_final_pi <= num_final_pi + 1;</pre>
229
                                     k \le k + 1:
230
                                else
                                     current_state <= BCT_INIT;</pre>
232
                                end if;
233
                           end if;
234
235
236
                      when BCT_INIT =>
237
                           i \ll 0;
238
```

```
j <= 0;
239
                           coverage_table <= (others => '0'));
240
                           current_state <= BCT_LOOP;</pre>
241
242
                      when BCT_LOOP =>
                           if i < num_final_pi then</pre>
                                if j < num_minterms then</pre>
245
                                    if covers_minterm(final_pi_list(i),
246
       minterms_list(j)) then
                                         coverage_table(i,j) <= '1';</pre>
247
                                    end if;
248
                                    j <= j + 1;
249
                                else
                                    j <= 0;
251
                                    i <= i + 1;
252
                                end if:
253
                           else
254
                               pi_is_in_solution <= (others => '0');
255
                               minterms_covered <= (others => '0');
                                current_state <= SEP_INIT;</pre>
257
                           end if;
259
260
                      when SEP_INIT =>
261
                           i \ll 0;
                           current_state <= SEP_FIND_OUTER_LOOP;</pre>
263
264
                      when SEP_FIND_OUTER_LOOP =>
266
                           if i < num_minterms then</pre>
                               j <= 0;
267
                               s_temp_count <= 0;
268
                               s_temp_essential_idx <= -1;</pre>
269
270
                               current_state <= SEP_FIND_INNER_LOOP;</pre>
271
                                current_state <= SEP_MARK_INIT;</pre>
272
                           end if;
274
                      when SEP_FIND_INNER_LOOP =>
275
                           if j < num_final_pi then</pre>
276
                                if coverage_table(j, i) = '1' then
277
                                    s_temp_count <= s_temp_count + 1;</pre>
278
                                    s_temp_essential_idx <= j;</pre>
279
                                end if;
                                j <= j + 1;
282
                                current_state <= SEP_FIND_EVALUATE;</pre>
283
                           end if;
284
                      when SEP_FIND_EVALUATE =>
286
                           if s_temp_count = 1 then
287
                                pi_is_in_solution(s_temp_essential_idx) <= '1';</pre>
                           end if;
289
                           i <= i + 1;
290
                           current_state <= SEP_FIND_OUTER_LOOP;</pre>
291
292
293
                      when SEP_MARK_INIT =>
                           i <= 0;
294
                           current_state <= SEP_MARK_OUTER_LOOP;</pre>
295
```

```
296
                      when SEP_MARK_OUTER_LOOP =>
297
                           if i < num_final_pi then</pre>
298
                                if pi_is_in_solution(i) = '1' then
299
                                     j <= 0;
                                     current_state <= SEP_MARK_INNER_LOOP;</pre>
302
                                     i <= i + 1;
303
                                end if;
304
                           else
305
                                current_state <= CFC_CHECK_INIT;</pre>
306
                           end if;
307
                      when SEP_MARK_INNER_LOOP =>
309
                           if j < num_minterms then</pre>
310
                                if coverage_table(i, minterms_list(j)) = '1'
311
       then
                                     minterms_covered(minterms_list(j)) <= '1';</pre>
312
                                end if;
313
                                j <= j + 1;
314
                           else
315
                                i <= i + 1;
316
                                current_state <= SEP_MARK_OUTER_LOOP;</pre>
317
318
                           end if;
319
                      when CFC_CHECK_INIT =>
320
                           i <= 0:
321
                           s_all_covered <= '1';</pre>
322
                           current_state <= CFC_CHECK_LOOP;</pre>
324
                      when CFC_CHECK_LOOP =>
325
                           if i < num_minterms then</pre>
326
327
                                if minterms_covered(minterms_list(i)) = '0' then
                                     s_all_covered <= '0';
328
                                end if;
329
                                i <= i + 1;
330
                           else
331
                                if s_all_covered = '1' then
332
                                     current_state <= FINALIZE_INIT;</pre>
333
                                else
334
                                     current_state <= CFC_FIND_BEST_OUTER_INIT;</pre>
335
                                end if;
336
337
                           end if;
                      when CFC_FIND_BEST_OUTER_INIT =>
339
                           i \ll 0;
340
                           max_coverage <= 0;</pre>
341
                           best_pi_idx <= -1;</pre>
342
                           current_state <= CFC_FIND_BEST_OUTER_LOOP;</pre>
343
344
                      when CFC_FIND_BEST_OUTER_LOOP =>
345
                           if i < num_final_pi then</pre>
346
                                if pi_is_in_solution(i) = '0' then
347
                                    j <= 0;
348
                                    s_current_coverage <= 0;</pre>
349
350
                                    current_state <= CFC_FIND_BEST_INNER_LOOP;</pre>
                                else
351
                                    i <= i + 1;
352
```

```
end if;
353
354
                                current_state <= CFC_FIND_BEST_EVALUATE;</pre>
355
                           end if;
356
357
                      when CFC_FIND_BEST_INNER_LOOP =>
                           if j < num_minterms then</pre>
359
                                if minterms_covered(minterms_list(j)) = '0' and
360
       coverage_table(i, j) = '1' then
                                   s_current_coverage <= s_current_coverage + 1;</pre>
361
                               end if;
362
                               j <= j + 1;
363
                           else
365
                                if s_current_coverage > max_coverage then
                                    max_coverage <= s_current_coverage;</pre>
366
                                    best_pi_idx <= i;</pre>
367
                                end if;
368
                                i \le i + 1;
369
                                current_state <= CFC_FIND_BEST_OUTER_LOOP;</pre>
370
                           end if;
371
                      when CFC_FIND_BEST_EVALUATE =>
373
                            if best_pi_idx = -1 then
374
375
                                current_state <= FINALIZE_INIT;</pre>
                            else
376
                               pi_is_in_solution(best_pi_idx) <= '1';</pre>
377
                               current_state <= CFC_UPDATE_INIT;</pre>
378
                            end if;
379
                      when CFC_UPDATE_INIT =>
381
                           i \ll 0;
382
                           current_state <= CFC_UPDATE_LOOP;</pre>
383
384
                      when CFC_UPDATE_LOOP =>
385
                           if best_pi_idx /= -1 and i < num_minterms then</pre>
386
387
                                if coverage_table(best_pi_idx, i) = '1' then
                                   minterms_covered(minterms_list(i)) <= '1';</pre>
388
                                end if;
389
                                i <= i + 1;
390
                           else
                                current_state <= CFC_CHECK_INIT;</pre>
392
                           end if;
393
394
                      when FINALIZE_INIT =>
396
                           s_result <= (others => '0');
397
                           s_count_terms <= 0;</pre>
398
                           i <= 0;
                           if truth_table = "111111111111111" then
400
                                 s_result(7 downto 0) <= "00001111";
401
                                 s_count_terms <= 1;</pre>
402
                                 current_state <= FINALIZE_WRITE;</pre>
                           elsif truth_table = "000000000000000" then
404
                                 current_state <= FINALIZE_WRITE;</pre>
405
406
                           else
407
                                 current_state <= FINALIZE_LOOP;</pre>
                           end if;
408
409
```

```
when FINALIZE_LOOP =>
410
                           if i < num_final_pi then</pre>
411
                                if pi_is_in_solution(i) = '1' and s_count_terms
412
       < 8 then
                                   s_result(s_count_terms*8 + 7 downto
413
       s_count_terms*8 + 4) <= final_pi_list(i).number;</pre>
                                   s_result(s_count_terms*8 + 3 downto
414
       s_count_terms *8)
                                <= final_pi_list(i).dashes;</pre>
                                   s_count_terms <= s_count_terms + 1;</pre>
415
                                end if;
416
                                i \le i + 1;
417
                           else
418
                                current_state <= FINALIZE_WRITE;</pre>
419
                           end if;
420
421
                      when FINALIZE_WRITE =>
422
423
                           result_terms <= s_result;
                           num_result_terms <= std_logic_vector(to_unsigned(</pre>
424
       s_count_terms, 4));
                           current_state <= DONE_STATE;</pre>
425
426
                      when DONE_STATE =>
427
                           if start = '0' then
428
429
                                current_state <= IDLE;</pre>
                           end if;
430
431
                      when others =>
432
                           current_state <= IDLE;</pre>
433
434
                 end case;
435
            end if;
436
437
        end process;
439 end architecture;
```

A.4 display.vhd

```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
3 use IEEE.NUMERIC_STD.ALL;
5 entity display is
      port (
6
                    : in std_logic;
          clk
                    : in
                          std_logic;
          reset
                    : in
          start
                          std_logic;
9
          next_char : in std_logic;
10
          terms
                  : in std_logic_vector(63 downto 0);
          num_terms : in std_logic_vector(3 downto 0);
12
          HEX0
                   : out std_logic_vector(0 to 7)
13
14
      );
15 end entity display;
16
17 architecture behavioral of display is
18
      type T_BUILD_STATE is (S_IDLE, S_BUILDING, S_DONE_BUILDING);
19
20
      type display_char_type is record
```

```
22
           char : character;
           is_neg : boolean;
24
      end record;
25
      type display_sequence_type is array (0 to 39) of display_char_type;
      signal s_build_state
                                   : T_BUILD_STATE := S_IDLE;
28
      signal s_display_sequence : display_sequence_type;
29
      signal s_display_idx
                                : integer range 0 to 39 := 0;
30
      signal s_sequence_len
                                  : integer range 0 to 40 := 0;
31
32
      signal s_build_term_idx
                                   : integer range 0 to 8 := 0;
33
      signal s_build_literal_idx: integer range 0 to 4 := 0;
      signal s_build_seq_idx
                                  : integer range 0 to 40 := 0;
35
36
      signal s_prev_next_char : std_logic := '0';
37
39 begin
40
      process(clk, reset)
41
                                     : std_logic_vector(7 downto 0);
           variable term_vec
           variable term_num
                                     : std_logic_vector(3 downto 0);
43
                                     : std_logic_vector(3 downto 0);
           variable term_dash
44
           variable new_char
                                    : display_char_type;
45
           variable literal_char : character;
      begin
47
           if reset = '1' then
               s_build_state <= S_IDLE;</pre>
               s_build_term_idx <= 0;
               s_build_literal_idx <= 0;</pre>
51
               s_build_seq_idx <= 0;
52
               s_sequence_len <= 0;
54
           elsif rising_edge(clk) then
               case s_build_state is
                   when S_IDLE =>
                        if start = '1' then
                            s_build_state <= S_BUILDING;</pre>
                            s_build_term_idx <= 0;</pre>
59
60
                            s_build_literal_idx <= 0;</pre>
                            s_build_seq_idx <= 0;</pre>
61
                        end if;
62
63
                   when S_BUILDING =>
64
                        if s_build_term_idx < to_integer(unsigned(num_terms)</pre>
      ) then
                            term_vec := terms(s_build_term_idx*8 + 7 downto
66
       s_build_term_idx*8);
                            term_num := term_vec(7 downto 4);
                            term_dash := term_vec(3 downto 0);
68
69
                            if s_build_literal_idx = 4 then
                                 new_char := (char => '+', is_neg => false);
71
                                 s_display_sequence(s_build_seq_idx) <=</pre>
     new_char;
                                 s_build_seq_idx <= s_build_seq_idx + 1;</pre>
73
74
                                 s_build_term_idx <= s_build_term_idx + 1;</pre>
                                 s_build_literal_idx <= 0;</pre>
75
                            else
```

```
case s_build_literal_idx is
77
                                        when 0 => literal_char := 'A';
78
                                        when 1 => literal_char := 'b';
79
                                        when 2 => literal_char := 'C';
80
                                        when 3 => literal_char := 'd';
                                        when others => literal_char := ' ';
                                   end case;
83
84
                                   if term_dash(3 - s_build_literal_idx) = '0'
       then
                                        new_char := (char => literal_char,
86
       is_neg => (term_num(3 - s_build_literal_idx) = '0'));
                                        s_display_sequence(s_build_seq_idx) <=</pre>
      new_char;
                                        s_build_seq_idx <= s_build_seq_idx + 1;</pre>
88
                                   end if;
89
                                   s_build_literal_idx <= s_build_literal_idx +</pre>
91
        1;
                               end if;
92
                          else
                               s_build_state <= S_DONE_BUILDING;</pre>
94
                               s_sequence_len <= s_build_seq_idx;</pre>
95
                          end if;
96
                     when S_DONE_BUILDING =>
98
                          if start = '0' then
99
                               s_build_state <= S_IDLE;</pre>
100
                          end if;
                 end case;
            end if;
103
104
        end process;
105
       process(clk, reset)
106
        begin
            if reset = '1' then
108
                 s_display_idx <= 0;
109
                 s_prev_next_char <= '0';</pre>
110
            elsif rising_edge(clk) then
111
                 s_prev_next_char <= next_char;</pre>
112
                 if s_build_state = S_DONE_BUILDING then
113
                     if next_char = '1' and s_prev_next_char = '0' then
114
                          if s_sequence_len > 0 then
115
                               if s_display_idx < s_sequence_len - 1 then</pre>
                                   s_display_idx <= s_display_idx + 1;</pre>
117
                               else
118
                                   s_display_idx <= 0;
119
                               end if;
120
                          end if;
121
                     end if;
122
                 else
123
                     s_display_idx <= 0;</pre>
124
                 end if;
            end if:
126
       end process;
127
128
       process(s_display_sequence, s_display_idx, s_build_state, num_terms,
129
        terms)
```

```
variable current_display_char : display_char_type;
130
       variable char_pattern : std_logic_vector(0 to 6);
131
132
       begin
             if s_build_state /= S_DONE_BUILDING then
133
                  HEX0 <= (others => '1');
134
             else
                  if to_integer(unsigned(num_terms)) = 0 then
136
                         char_pattern := "0000001";
137
                         HEXO(0 to 6) <= char_pattern;</pre>
138
                         HEXO(7) <= '1';
139
140
                  elsif to_integer(unsigned(num_terms)) = 1 and terms(3
141
      downto 0) = "1111" then
142
                         char_pattern := "1001111";
                         HEX0(0 to 6) <= char_pattern;</pre>
143
                         HEXO(7) <= '1';</pre>
144
145
                  else
146
                         current_display_char := s_display_sequence(
147
      s_display_idx);
                         case current_display_char.char is
149
                               when 'A'
                                            => char_pattern := "0001000";
150
                               when 'b'
                                            => char_pattern := "1100000";
151
                               when 'C'
152
                                            => char_pattern := "0110001";
                               when 'd'
                                            => char_pattern := "1000010";
153
                               when '+'
                                           => char_pattern := "1000001";
154
                               when others => char_pattern := "11111111";
155
                         end case;
157
                         HEXO(0 to 6) <= char_pattern;</pre>
158
159
160
                         if current_display_char.is_neg then
                               HEXO(7) <= '0';
161
                         else
162
                               HEXO(7) <= '1';
163
                         end if;
164
                  end if;
165
             end if;
166
167
       end process;
169 end architecture behavioral;
```