

O O O O O Computadores Digitais


Capítulo 4 - Memória Cache

000 Porque a memória é importante?

 Os dispositivos de memória servem para armazenar programas (instruções) e dados (sequências de palavras em memória que não incluem qualquer código de operação)

Porque a memória é importante?

 O desempenho dos processadores aumentou a uma taxa muito superior a da memória. Veja o exemplo que se segue.



o o o Características

- Localização
- Capacidade
- Unidade de transferência
- Método de acesso
- Desempenho
- Características físicas
- Tipo físico
- Organização

0 0 0 Localização

- A organização da memória rege-se por uma hierarquia de sistemas de memória. As principais são as seguintes:
 - o A memória interna refere-se à memória principal, diretamente acessada pela CPU
 - o A CPU necessita da sua própria memória local, na forma de registradores
 - A memória externa (memória secundária) é referida a todos os dispositivos usados para armazenar dados e que acessem a CPU através de controladores/módulos de Entrada/Saída

0 0 0 Capacidade

- o Expressa em bytes ou words para a memória interna
- Os tamanhos mais usuais de palavras são de 8,16, 32 bits
- A capacidade de memória externa é expressa somente em bytes

000 Unidade de Transferência

Interna

- o No nível da memória interna, refere-se ao número de linhas de dados que entram e saem do módulo de memória. Geralmente é igual à largura da palavra, mas nem sempre
- o É geralmente determinada pelo largura do barramento de dados

o Externa

- o É geralmente um bloco que é maior do que uma palavra
- Unidade Endereçável
 - O menor local de memória que pode ser endereçado

0 0 0 Métodos de Acesso(1)

- Sequencial
 - o Começa no início e lê os dados sequencialmente
 - o O tempo de acesso depende da localização dos dados e da posição anterior
 - o Por exemplo, uma fita cassete
- Direto
 - Blocos individuais têm endereços únicos
 - O acesso é feito por salto e por procura sequencial
 - o O tempo de acesso depende na localização dos dados e da localização anterior
 - Por exemplo, um disco

O O Métodos de Acesso(2)

- o Aleatório
 - o Endereços individuais identificam locais exatos
 - O tempo de acesso é independente do local ou de acessos anteriores
 - o Por exemplo, a RAM

Associativa

- Os dados são localizados por comparação de parte dos dados armazenados
- O tempo de acesso é independente do local ou de acesso anteriores
- o Por exemplo, a cache

Desempenho (1)

- Tempo de acesso (Access time)
 - Para uma memória de acesso aleatório: é o tempo que demora a executar uma operação de leitura ou escrita, ou seja, é o tempo a partir do instante que o endereço é apresentado à memória até ao instante que os dados foram arquivados ou tenham ficado disponíveis para uso
 - Para os outros tipos de memória, é o tempo que demora o mecanismo de leitura-escrita a posicionar-se na localização desejada

0 0 0 Desempenho (2)

- Tempo de ciclo de memória (Memory cycle time)
 - Compreende o tempo de acesso e o tempo necessário a memória para recuperar antes que outro acesso possa ser realizado
 - Tempo de ciclo de memória = acesso + recuperar
- Taxa de transferência (Transfer Rate)
 - Taxa a qual os dados podem ser transferidos
 - o Para memória aleatórias é 1/(Tempo de Ciclo)
 - Para as outras memórias: TN = TA + N/R
 - TN Tempo médio de leitura ou escrita de N bits
 - TA Tempo médio de acesso
 - N Número de bits
 - R Taxa de transferência, em bits por segundo (bps)

000 Tipos de memória física

- Semicondutora
 - o RAM
- Magnética
 - o Disco & Fita
- o Ótica
 - o CD & DVD
- Outros
 - Magneto -optica

o o o O Memória Questões importantes

- o As questões no desenho de uma memória de um computador podem ser resumidas a três questões
 - Dimensão
 - Velocidade
 - Custo
- A relação entre estas características terá de ser considerada na escolha da memória
 - Quanto menor o tempo de acesso, maior o custo por bit
 - Quanto maior a capacidade, menor o custo por bit
 - Quanto maior a capacidade, maior o tempo de acesso

000 Hierarquia de memória

- A forma escolhida para ter em consideração todas estas relações foi não ter apenas uma única memória mas sim ter uma hierarquia de memórias
- o À medida que descemos na hierarquia da memória temos:
 - o custo por bit decrescente
 - o capacidade crescente
 - o tempo de acesso crescente
 - o frequência de acesso à memória pelo CPU decrescente

Lista da Hierarquia

Maior capacidade



Menor custo por bit

- Registradores
- o L1 Cache
- o L2 Cache
- Memória principal
- Cache de disco
- o Disco
- o Óptico
- o Fita

Mais Rápida

Maior Frequência de Uso

Hierarquia de memória Tempo de acesso

Mais Rápida



- Registradores
- o L1 Cache
- o L2 Cache
- o Memória principal 70 nanoseg
- o Cache de disco
- o Disco 10.000.000 nanoseg(10 miliseg)
- o Óptico
- o Fita 10.000.000.000 nanoseg (10 seg)

5 nanoseg


Memória Cache

000 Memória Cache

- O tempo de execução de uma instrução é inferior ao tempo de acesso à memória
- A taxa que o CPU pode executar as instruções é claramente limitada pelo ciclo de acesso à memória
- o Como o tempo de acesso à memória não acompanha o tempo de ciclo do processador, a solução consiste em colocar uma memória pequena e rápida entre o processador e a memória principal
- Esta memória é denominada memória cache.


0 0 0 Cache

- o Pequena memória rápida
- o Posiciona-se entre a memória principal e a CPU
- Pode estar localizada na CPU ou num módulo



000

Cache e memória principal



Operações da Cache

- o A CPU pede dados a memória principal
- A cache é pesquisada a procura dos dados
- Se estes estão presentes, os dados são obtidos rapidamente
- Se não estão presentes, um bloco de dados é lido da memória principal para a cache
- Os dados são então entregas da cache a CPU
- A cache inclui identificadores (tags) para identificar os blocos de memória principal presentes na cache

0 0 0 Estrutura da Cache

- Para uma memória principal de 2ⁿ palavras endereçadas, dividida em blocos de K palavras (M=2ⁿ/K blocos), a memória cache é organizada em C slots de tamanho fixo que contêm K palavras cada
- Como é óbvio C<<M
- Por razões de eficiência, as leituras para (e da)
 cache são feitas em bloco e não palavra a palavra

000 Estrutura da Cache

- Como existem mais blocos de memória que slots (C<<M), um slot individual não pode estar permanentemente dedicado a um bloco
- Então cada slot inclui uma tag que identifica o bloco que está ser guardado
- Esta tag é usualmente parte do endereço da memória principal

o o o Estrutura da Cache

- A CPU gera um endereço de uma palavra para ser lida
- Se a palavra estiver em cache, é entregue a CPU, caso contrário, o bloco que contém a palavra é carregado da cache e entregue a CPU


Cache Design o Tamanho

- Função de Mapeamento
 - Direto, associativo, associativo por conjuntos
- Algoritmo de Substituição
 - LRU, FIFO, LFU
- Regras de Escrita
 - Write-through, write-back, write-once
- o Dimensão dos Blocos
- Número de Caches
 - Um ou dois níveis
 - Unificada ou separada

000 Tamanho é importante

- o Custo
 - o Ter uma maior cache é mais dispendioso
- Velocidade
 - o Uma maior cache aumenta a velocidade (até um limite)
 - o Pesquisar a cache a procura de dados demora tempo

o o o O Organização Típica da Cache



Função de Mapeamento Exemplo

- 16MBytes memória principal
- o Endereços de 24 bit
 - \circ (2²⁴=16M)
- Cache de 64kByte
- Cache com blocos de 4 bytes
 - o i.e. cache tem 16k (2¹⁴) linhas de 4 bytes

Mapeamento Direto

9 11 4 palavra

- Tamanho da cache = 32KB
- Tamanho do bloco = 16 bytes
 - o i.e. cache tem 2K (211) linhas de 16 bytes
- Memória principal =16 MB
 - Endereços de 24 bit (2²⁴=16M)
 - o 220 (1M) blocos de 24 bytes

000 Mapeamento Direto

- o Cada bloco da memória principal é mapeado a uma só linha da cache
 - o i.e. se um bloco está na cache, este tem de estar numa posição específica
- o Fórmula para mapear um bloco de memória a uma

linha de cache: $i = j \mod c$

- i= Número da Linha da Cache
- j= Número do Bloco da Memória Principal
- c= Número de Linhas na Cache

Estrutura dos Endereços Mapeamento Direto



- o Os w bits menos significativos identificam uma palavra numa linha da cache
- Os próximos s bits significativos identificam em que slot um endereço é mapeado
- Os últimos t bits significativos identificam um bloco de memória

000 Mapeamento Direto com C=4

- Linha da Cache

 - 0 3
- Regra Geral:

Bloco de Memória Principal

Estrutura dos Endereços Mapeamento Direto


Linha (slot) r Palavra w

- Endereços de 24 bit
- Identificador de palavra: 2 bits (blocos de 4 bytes)
- Identificador de bloco: 22 bit
 - Tag de 8 bit (=22-14)
 - Linhas de 14 bit
- Dois blocos na mesma linha nunca têm o mesmo Tag
- Encontram-se dados na cache procurando a linha (r) e comparando a Tag (s-r)

mapeamento on ero


0 0 0

Mapeamento Direto Mapeamento Direto



Direct Mapping

Exemplo



Mapeamento Direto prós & contras


- Simples
- o Barato
- Localização fixa para os blocos
 - o Se um programa acede a dois blocos que mapeiam na mesma linha repetidamente, os cache misses tornam-se muito elevados




Mapeamento Associativo

- Um bloco de memória pode ser carregado em qualquer linha da cache
- Um endereço de memória é composto por tag e palavra
- O tag identifica o bloco de memória
- Cada linha de uma tag é examinada a procura de um match

Organização de Cache Associativa




Estrutura dos Endereços Mapeamento Associativo



- Tamanho da cache = 32KB
- Tamanho do bloco = 16 bytes
- Memória principal = 16 MB
- o 2²⁴ bytes

Mapeamento Associativo

Exemplo




0 0 0 Mapeamento Associativo

- o A pesquisa da cache é cara
 - o Idealmente seria necessário um circuito que pode simultaneamente examinar todas as tags ao mesmo tempo
 - o Implicaria a utilização de muitos circuitos
 - custo elevado
- o Como qualquer dado pode ser expulso da cache é necessário desenvolver regras de

o o o Mapeamento Associativo por Conjuntos


- Divide a cache em v conjuntos de k linhas
 - $om = v \times k$
 - o i= j modulo v, onde
 - o i = número do conjunto na cache
 - j = número do bloco na memória principal
 - m = número de linhas da Cache
- Com este tipo de mapeamento, o bloco B pode ser mapeado em qualquer linha do conjunto i
- Permite capturar as vantagens dos dois métodos anteriores
 - Nos casos extremos se v= m, k=1(direta); se v=1, k =

m(associativa)



Mapeamento Associativo

Exemplo





000 Algoritmos de Substituição

- Qual o bloco a substituir? (se o bloco não está na cache)
- Mapeamento Direto
 - Só existe uma opção
- Mapeamento Associativo
 - Cada bloco é um candidato
- Associativa de nível k
 - Um de k

000 Algoritmos de Substituição

- A substituição de blocos na cache pode ser
- o implementada por diversos algoritmos
 - LRU (least recently used)
 - FIFO (Firt-in First Out)
 - LFU (least frequently used)
 - Random (aleatoriamente)

000 Política de Escrita

- Existem duas técnicas de escrita de blocos modificados na memória principal
 - Write-Throught as operações são executadas em simultâneo na cache e na memória
 - Write-back as operações são executadas apenas na cache e atualizando a memória principal apenas quando o bloco é substituído

O O O Tamanho de linha

- Recupere não apenas a palavra desejada, mas também uma série de palavras adjacentes.
- o Tamanho de bloco aumentado aumentará razão de acerto a princípio.
 - O princípio da localidade.
- o Razão de acerto diminuirá à medida que o bloco se tornar ainda maior.
 - o Probabilidade de uso de informações recém- buscadas torna-se menor que probabilidade de reutilizar informações substituídas.

- 0 0 0
 - o Blocos maiores:
 - o Reduzem número de blocos que cabem na cache.
 - o Dados sobrescritos pouco depois de serem buscados.
 - Cada palavra adicional é menos local, de modo que é menos provável de ser necessária.
 - Nenhum valor ideal definitivo foi descoberto.
 - 8 a 64 bytes parece ser razoável.
 - o Para sistemas HP, 64 e 128 bytes mais comum.


0 0 0

Caches multinível

- Alta densidade lógica permite caches no chip.
 - o Mais rápido que acesso ao barramento.
 - Libera barramento para outras transferências.
- o Comum usar cache dentro e fora do chip.
 - L1 no chip, L2 fora do chip na RAM estática.
 - Acesso L2 muito mais rápido que DRAM ou ROM.
 - L2 normalmente usa caminho de dados separado.
 - L2 pode agora estar no chip.
 - Resultando em cache L3.
 - Acesso ao barramento agora no chip.

Razão de acerto total (L1 & L2)

Para L1 de 8 KB e 16 KB



0 0 0

Caches unificadas versus separadas

- Uma cache para dados e instruções ou duas, uma para dados e uma para instruções.
- Vantagens da cache unificada:
 - Maior taxa de acerto.
 - Equilibra carga entre buscas de instrução e dados.
 - Apenas uma cache para projetar e implementar.
- Vantagens da cache separada:
 - Elimina disputa pela cache entre a unidade de busca/decodificação de instrução e a unidade de execução.
 - Importante no pipeline de instruções.