

Grupo E: Implementação do subconjunto de instruções LEGv8



Visão Geral

- 37 instruções para o fluxo de dados principal.
- 19 instruções para a unidade auxiliar (ponto flutuante).
- Ponto de partida: Pipeline do livro



CORE INSTRUCTION FORMATS

R	opcode		Rm	shamt		Rn		Rd	
	31	21	20 16	15	10	9	5 4	8	0
I	opcode		ALU_ir	nmediate		Rn		Rd	
	31	22 21			10	9	5 4		0
D	opcode		DT_ac	ldress	op	Rn		Rt	
	31	21	20	12	11 10	9	5 4		0
В	opcode			BR_ad	ldress				
	31 26 25								0
CB	Opcode		COND	BR_addre	SS			Rt	
	31 24 23						5 4		0
IW	opcode			MOV_imn	nediat	te		Rd	
	31	21	20				5 4		0

Divisão principal

- Projeto da unidade de controle
- Adaptações do datapath

Projeto da UC

Unidade de Controle Principal

"As simple as possible"

Novos sinais com valor zero para instruções que já funcionavam

Transcrição direta de tabela de instruções para componente

Menor quantidade de codificação possível

Trecho da tabela de instruções

Sinais iniciais

Extensões

1	Instrução	Versão DP =	F Classe	₹ Mneumonico	Código binário	Reg2Loc	Uncondbranch	Branch	MemRead	MemtoReg	ALU control lines	MemWrite	ALUSrc	RegWrite	SetFlags	bcond	blink	bregister	bnz	zeroext0	zeroext1	zeroext2	exclusive
2	Add	Core	Aritimética	▼ ADD	10001011000	0	0	0	0	0	0010	0	0	1	0	0	0	0	0	0	0	0	0
3	Add Immediate	Core	Aritimética	▼ ADDI	10010001000 10010001001	X	0	0	0	0	0010	0	1	1	0	0	0	0	0	0	0	0	0
4	Add Immediate & Set flags	Core	Aritimética	▼ ADDIS	10110001000 10110001001	X	0	0	0	0	0010	0	1	1	1	0	0	0	0	0	0	0	0
5	Add & Set Flags	Core	Aritimética	▼ ADDS	10101011000	0	0	0	0	0	0010	0	0	1	1	0	0	0	0	0	0	0	0
6	AND	Core "	Aritimética Aritimética	▼ AND	10001010000	0	0	0	0	0	0000	0	0	1	0	0	0	0	0	0	0	0	0

Unidade de controle da ULA

Divide as instruções aritméticas em 4 grupos

AluOp 00: Soma

AluOp 01: Subtração

AluOp 10: Cópia, e lógico, soma, subtração, ou inclusivo, ou exclusivo

AluOp 11: E lógico, MovK, soma, ou inclusivo, deslocamento para esquerda, deslocamento para direita, ou exclusivo, subtração.

Divisão gerada a partir do agrupamento do campo func (Instr[31 - 21]).


Projeto do DP


Divisão das instruções

Divididas conforme necessidade de alterações no DP

- Instruções aritméticas
- Instruções de Branch
- Instruções de Load
- Instruções de Store

Aritméticas







- Registrador para armazenar Flags geradas pela ULA, habilitado por novo sinal SetFlags.
- Unidade para definir sinal de branch condicional (bcond & flags != 0)
- ULA suporta todas as operações.

Branch


Branch and Link



Branch Register




Load



Recebe palavra de 64 bits da memória.

 Faz extensão de zeros a partir dos resultados dos multiplexadores.

Store



- Mudança na lógica do componente de memória.
- Codificação de NumBytes:
- 00: Escreve palavra de 64 bits
- 01: Escreve palavra de 32 bits
- 10: Escreve palavra de 16 bits
- 11: Escreve palavra de 08 bits

/processor/dp_component/instr_id	100010100000000000000000000000000000000	0000	1000101	.0000	100100010000	. 1011000	10000	01010101	1000	1000101	100000	100100	100000	1111007	.00000	111010	100000	1100101	.00000	1101
Control	4	(Control	A	47		4			4		4	4					4			4
-🛵 /processor/control_component/Reg2Loc	0			4		ALT T														4
/processor/control_component/Uncondbranch	0							4			4		4							4
-🐍 /processor/control_component/Branch	0	4					4	4				4					4		4	
/processor/control_component/MemRead	0							4			4						4			
_ 、 /processor/control_component/MemtoReg	0										4	4								
//processor/control_component/ALUOp	10	00	10		(00	4	4	4		10		00	4	11		4	4	01	4	11
/processor/control_component/MemWrite	0					4						4								
- 🏡 /processor/control_component/ALUSrc	0					4					4	4								4
/processor/control_component/RegWrite	1					4					4	4					4			4
-🍫 /processor/control_component/BNZero	0			4		4			4		4	4								4
🛶 /processor/control_component/clk	0											4								4
🍌 /processor/control_component/Instruction	450	000	458		488	588		2AC		450		490		790		750		650		690
IF		(IF)									4	4	4							
	000000000000018	(0000	. ,,000000000	0000	000000000000000000000000000000000000000	. (00000007	.00000	000000000	.000	0000000	.0000	0000000	00000	0000000	00000	. , 0000000	000000	. , 00000000	00000	0000.
	000000000000018	0000	. , 000000000	J000	000000000000000000000000000000000000000	. (0000000	.00000	000000000	.000	0000000	00000	0000000	J00000	(0000000	00000	0000000	J00000	. (00000000	00000	0000.
	0	0				4	4	4			4	4	4	4	4				4	4
	000000000000008		0000000000			4	4					. 100000000						. (00000000		
	000000000000014	0000	(000000000		000000000000000000000000000000000000000															
±-<>→ /processor/dp_component/if_id_in	00000000000001492000000	0000	. , 000000000	J000	000000000000000000000000000000000000000	. 00000007	00000	00000000	,000	0000000	0000	0000000	J00000	0000000	00000	0000000	J00000	. (00000000	00000	0000.
IDecode		(IDecode	ie)								4									
Execute	4	(Execute	.e)								4	4								
Memory		(Memory	1)							47	4	477	47							
♦ WB		(WB)								47	4	477	47							
/processor/dp_component/mem2reg_debug	0																			4


```
report "Entrei no 111110";
if (Instruction(22) = '1') then
   report "load";
                 <= '0':
   Reg2Loc
   Uncondbranch <= '0':
                 <= '0':
   Branch
                 <= '1';
   MemRead
   MemtoReg
                 <= '1':
                 <= "00";
   ALUOp
                 <= '0':
   MemWrite
   ALUSTC
                 <= 1:
   RegWrite
                 <= '0':
   bcond
   setflags
                 <= '0':
                 <= '0';
   bregister
   blink
                 <= '0':
                 <= '0';
   zeroext0
                 <= '0':
   zeroext1
                 <= '0';
   zeroext2
   exclusive
                 <= '0';
   numBytes
                 <= "00";
                 <= '0';
   fp
```

Uso das cláusulas <<report>> e <<assert>>


```
Instruction <= '10111000100'; -- load word unscaled register half
run 10 ns;
                                                                             severity error;
assert Reg2Loc = '0'
                            report "falha em LDUR: Reg2Loc inesperado"
assert Uncondbranch = '0'
                           report "falha em LDUR: Uncondbranch inesperado"
                                                                             severity error;
                            report "falha em LDUR: Branch inesperado"
assert Branch = '0'
                                                                             severity error;
assert MemRead = '1'
                                t "falha em LDUR: MemRead inesperado"
                                                                             severity error;
                               ort "falha em LDUR: MemtoReg inesperado"
assert MemtoReg = '1'
                                                                             severity error:
                           report "falha em LDUR: ALUOp inesperado"
assert ALUOp = "00"
                                                                             severity error;
assert MemWrite = '0'
                            report "falha em LDUR: MemWrite inesperado"
                                                                             severity error:
assert ALUSrc = '1'
                            report "falha em LDUR: ALUSrc inesperado"
                                                                             severity error:
                            report "falha em LDUR: RegWrite inesperado"
assert RegWrite
                                                                             severity error;
assert bcond = '0'
                               ort "falha em LDUR: bcond inesperado"
                                                                             severity error;
                           report "falha em LDUR: setflags inesperado"
assert setflags = '0'
                                                                             severity error;
assert bregister = '0'
                                  "falha em LDUR: bregister inesperado"
                                                                             severity error;
assert blink = '0'
                            report "falha em LDUR: blink inesperado"
                                                                             severity error:
                                 "falha em LDUR: zeroext0 inesperado"
assert zeroext0 = '0'
                                                                             severity error;
                               ort "falha em LDUR: zeroext1 inesperado"
assert zeroext1 = '0'
                                                                             severity error;
                           report "falha em LDUR: zeroext2 inesperado"
assert zeroext2 = '1'
                                                                             severity error;
                           report "falha em LDUR: exclusive inesperado"
                                                                             severity error;
assert exclusive = '0'
assert numBytes = "01"
                                  "falha em LDUR: numBytes inesperado"
                                                                             severity error:
```

Pequenos programas carregados na ROM para execução

```
type rom data is array (0 to 70) of bit vector ( wordSize - 1 downto 0 );
constant rom : rom data := (
   x"F8400142", -- LDUR r2, [r10]
    x"00000000",
   x"00000000",
   x"000000000",
    x"00000000".
    x"F8401143".
   x"00000000",
   x"00000000",
   x"00000000",
   x"000000000".
   x"CB020064",
   x"00000000".
    x"000000000",
    x"00000000".
   x"00000000",
    x"8B020065",
   x"00000000".
   x"00000000".
   x"00000000".
    x"00000000".
    x"B4000041".
   x"000000000",
   x"00000000".
    x"000000000"
```



Carregamento de diferentes valores de memória para verificar comportamentos com diferentes entradas



Avaliação de resultados das por análise das waves