# HDL FSM - EXE

## Testo


Creare un rilevatore di fronti positivi e negativi tramite una macchina a stati finiti di tipo Moore. Prima di iniziare con la scrittura di codice VHDL impostare uno schema a grafi identificando tutti gli stati e le varie condizioni particolari. Considerare il segnale in ingresso sincrono al clock che pilota tutta la macchina.

```
entity EdgeDetector is
   Port (
        clk : in std_logic;
        reset : in std_logic;

        signal_in : in std_logic;
        upEdge : out std_logic;
        downEdge : out std_logic
);
end EdgeDetector;
```

## Testo


Qui un esempio di forme d'onda di un rilevatore di fronti:



## Testo

Costruire la **«FSM»** come una macchina di Moore separando le tre parti fondamentali:


- Transition Logic
- State Register Synchronous Logic
- Output Logic



## Testo Esercizio 2


Costruire la **«FSM»** come una macchina di Mealy separando le tre parti fondamentali:

- Transition Logic
- State Register Synchronous Logic
- Output Logic



## Testo Esercizio 2

Qui un esempio di forme d'onda di un rilevatore di fronti, notare la differenza con la macchina di Moore:





- Per separare le parti principali utilizzate tre «process» diversi
- Utilizzate due segnali di stato: state (lo stato attuale) e nextState (il prossimo stato)
- Come iniziare:
  - Disegnate il diagramma delle transizioni
  - Scrivete il codice VHDL seguendo il diagramma e la struttura delle FSM Moore/Mealy (slides 4/5)



Attenzione: di seguito alcune linee guida per arrivare ad una soluzione dell'esercizio.

Consiglio di non leggerli prima di aver pensato autonomamente ad una soluzione.

### Consigli STATE Moore: 1 inSignal O 00 upEdge downEdge WAITING UP DETECTED UP 00 10 1 IDLE 0 00 0 Reset DOWN WAITING DOWN DETECTED 00 01 0

## Consigli Mealy: STATE o/oo\_ inSignal upEdge downEdge WAITING UP 0/00 0/00 IDLE 0/01 1/10 Reset 1/00 1/00 WAITING DOWN

## Consigli

### Utilizzate tre processi:

- nextStateLogic, per selezionare il prossimo stato
  - **ASINCRONO**
- synchronousLogic, per passare dallo stato attuale al successivo
  - **SINCRONO**
- outputLogic, per controllare gli output
  - **ASINCRONO**

```
nextStateLogic : process (...)
begin
end process;
synchronousLogic : process (reset, clk)
begin
end process;
outputLogic : process (...)
begin
end process;
```