
HDL SR SIPO V2 - EXE

Testo

Creare uno Shift Register Serial Input Parallel Output.

- L'uscita è un «unconstrained array»
- Scrivere il file VHDL con metodologia «behavioural»
- Scrivere un file di simulazione top_sim.vhd
- Simulare il design e verificare il corretto funzionamento



top entity

Struttura della top Entity:

CONSIGLIO: Iniziare con un data_out fisso (3 DOWNTO o)