# **HOJA DE EJERCICIOS**

# PRÁCTICA 5: JERARQUÍA DE MEMORIA I.

#### **DINÁMICA DE LA SESIÓN:**

En esta sesión vamos a poner en práctica la construcción y acceso a memoria caché mediante una serie de ejemplos sencillos. La sesión se divide en dos partes:

- Parte 1 Cálculos a mano de construcción de MC (y dirección) y accesos sencillos.
- Parte 2 Comprobar resultados con el simulador y .

### **PARTE 1:**

**Ejercicio**: Se posee un computador con las siguientes características:

- Tamaño máximo direccionable de memoria principal de 4GBytes.
- Memoria caché de 4KBytes, Asociativa por Conjuntos de 2 vías.
- Tamaño de bloque de 256 Bytes.

Se pide, SIN HACER USO DE SIMULADOR:

**ETIQUETA** 

a) Represente la dirección con los campos decodificados por el controlador de memoria caché, para los datos indicados anteriormente (indique el tamaño para cada uno de ellos).

**DESPLAZAMIENTO** 

ÍNDICE

	BITS	BITS	BITS		
<i>b</i> )	Represente gráficamente la distribución física de la memoria caché, especificando el tamaño de todos los campos. Suponga que sólo hay un bit de control. Muestre los cálculos realizados				

c) Dada la siguiente secuencia de accesos, complete la tabla con la decodificación de éstos.

Dirección	Dir/Nº BloqueмP	Etiquetaмc	Conjuntoмc	<b>Desplazamiento</b> <sub>MC</sub>	Víамс
0x100009AA					
305420000					
12345678					
0x12345678					

Represente el estado final de su MC tras los accesos anteriores. Especifique tamaño y contenido de todos los campos (bits de control, etiqueta, Incluyendo el número de bloque subido a cada línea de MC).		

### PARTE 2:

Recuerde que, para medir el rendimiento de su sistema de memoria utilizando un código ensamblador, ÚNICAMENTE tendrá que tener presentes los accesos a su sistema de memoria, que se producen SOLO en las fases IF (acceso para lectura de instrucciones, con todas las instrucciones) y MEM (acceso para lectura o escritura de datos, únicamente en las instrucciones de carga y almacenamiento). Aun así, puede comprobar cuándo se producen los accesos viendo la evolución de su memoria caché.

**Ejercicio 1:** Comprobar el resultado del ejercicio anterior HACIENDO USO DEL SIMULADOR. Asegúrese que está utilizando la versión **VisualMips32 0.10.5.325** o superior.

Para ello, recomendamos que seleccione la vista 'Acceso a memoria' (Ctrl + 3), cierre las ventanas 'Cronograma' y 'Memoria caché de instrucciones', y seleccione el filtro 'Acceso a datos en memoria' en la ventana 'Traza de accesos a memoria'. Posteriormente, cargue el siguiente código y ejecútelo paso a paso con F8 (cada paso realiza un acceso a memoria de datos):

```
.config
    readprotect off
    split on
    dcache size=4096 block=256 way=2
.text
    lb $2, 0x100009AA
    lb $2, 305420000; 16782848
    lb $2, 12345678
    lb $2, 0x12345678
```

Familiarícese con las opciones y ventanas del simulador para mostrar los accesos a memoria y verifique los resultados obtenidos anteriormente. Recapacite en qué se ha equivocado y por qué.

**Ejercicio 2**: El siguiente código configura la memoria caché de datos a 64bytes con 2 vías y bloques de 8 bytes. Además, realiza una serie de accesos a partir de la dirección 0x10000000 con un salto de 8 posiciones de memoria (valor de zancada).

```
.config
    readprotect off
    split on
    dcache size=64 block=8 way=2 ; Caché de 64bytes, 2 vías y bloques de 8 bytes
.text
    li $10, 0x10000000
    addi $20,$10, 64
rep: lb $5, 0($10)
    addi $10,$10, 8 ; Valor de ZANCADA
    bne $10,$20, rep
```

Active los cuadros 'Estadísticas de ejecución' y 'Direccionamiento de la Memoria Caché' que se encuentran en la parte superior derecha de la ventana de la memoria caché.

a) Analice el comportamiento del programa y ejecútelo paso a paso para acceso a datos (con F8) y observe cómo se rellena la memoria, se realizan los accesos y analice las estadísticas. Calcule la frecuencia de fallos:
b) Cambie el valor de zancada del programa a 4 (cambiando el valor inmediato de la segunda instrucción "addi"), y ejecútelo de la misma forma. Calcule la frecuencia de fallos:
c) Calcule el tiempo medio de acceso a memoria (en ciclos) del apartado $b$ a partir de los siguientes datos:
<ul> <li>Tiempo de acceso a caché: 2 ciclos.</li> </ul>
<ul> <li>Tiempo de acceso a Memoria Principal: 10 ciclos</li> </ul>
<ul> <li>Velocidad de transferencia de la memoria principal: 2 ciclos/byte</li> </ul>