

Curso de Capacitação em

Projeto de Circuitos Integrados Digitais com Ênfase em Verificação



FPU

single precision

Design Review

Repositório: https://github.com/FiMiMa-Tecnologies/FPU_single_precision_3_ops/tree/main

Filipe Mengue, Matheus Grossi e Milena Resmer

1. Abertura
2. Organização do projeto
3. Concepção da arquitetura
4. fpu.v
5. fpu_sum_sub.v
6. fpu_mult_top.v
7. fpu_mult_24x24.v
8. fpu_mult_exp_calc.v
9. fpu_mult_norm.v
10. fpu_mult_signal.v
11. Síntese final
12. Análise final do projeto


Organização do projeto

 build	Finalizei o desenvolvimento do multiplicador, a bancada de t...	2 days ago
 diagrams	Estou enviando a versão inicial do sistema de pastas	5 days ago
 docs	Estou enviando a versão inicial do sistema de pastas	5 days ago
 images	Estou enviando a versão inicial do sistema de pastas	5 days ago
 makefiles	Estou enviando o topo provisório e um caso de teste, amanh...	15 hours ago
 results	Estou enviando o topo provisório e um caso de teste, amanh...	15 hours ago
 scripts	Estou enviando o topo provisório e um caso de teste, amanh...	15 hours ago
 src	Estou consolidando a versão final do projeto com todas as n...	4 hours ago
 testbenchs	Estou consolidando a versão final do projeto com todas as n...	4 hours ago
 .gitignore	Finalizei o desenvolvimento do multiplicador, a bancada de t...	2 days ago
 README.md	Estou enviando o topo provisório e um caso de teste, amanh...	15 hours ago

Arquivos relacionados


Arquivo	Função no projeto
fpu.v	Integra as unidades aritméticas, registra entradas, seleciona o resultado e padroniza a interface externa.
fpu_sum_sub.v	Implementa soma e subtração em ponto flutuante com FSM sequencial.
fpu_mult_top.v	Integra os subsistemas da multiplicação e compõe o resultado final.
fpu_mult_24x24.v	Reconstrói e multiplica os significandos de 24 bits.
fpu_mult_exp_calc.v	Calcula o expoente da multiplicação e sinaliza overflow/underflow.
fpu_mult_norm.v	Normaliza o produto e gera Guard, Round e Sticky.
fpu_mult_signal.v	Determina o sinal do produto por XOR.

Concepção da arquitetura



Sistema de numeração


Os operandos **a** e **b** possuem 32 bits e seguem a organização utilizada pelo formato IEEE 754 de precisão simples:



Papel do módulo


- Implementa o nível superior da FPU.
- Integra soma, subtração e multiplicação.
- Registra a, b e op no início da transação.
- Usa active para impedir nova operação durante o processamento.
- Padroniza result, done e flags.

fpu.v - visão de topo




Unidade de ADD/SUB


- Recebe operandos completos de 32 bits.
- Seleciona soma com op = 00.
- Seleciona subtração com op = 01.
- Processamento sequencial controlado por FSM.
- Finaliza com result, done, overflow e underflow.




ADD/SUB: datapath interno



Simulação da soma




Simulação da subtração




Topo da multiplicação

- Recebe campos IEEE 754 separados.
- Distribui sinal, expoente e mantissa aos subsistemas.
- Reúne os resultados parciais.
- Monta a palavra final de 32 bits.
- Exporta guard, round, sticky, overflow e underflow.


Figura 7 – Visão geral da Unidade Funcional de Multiplicação (UFM)



Multiplicador: visão complementar



Simulação da multiplicação



Multiplicação dos significandos

- Recebe duas mantissas de 23 bits.
- Insere o bit implícito 1.
- Forma dois significandos de 24 bits.
- Executa multiplicação 24 x 24.
- Gera produto intermediário de 48 bits.

$$1.a_m \times 1.b_m$$

$$24 \text{ bits} \times 24 \text{ bits}$$

$$= 48 \text{ bits}$$

Cálculo do expoente

- Soma os expoentes armazenados.
- Remove uma polarização de Bias.
- Aplica ajuste vindo da normalização.
- Detecta estouro superior e inferior da faixa tratada.

Equação usada

$$E_{\text{res}} = E_A + E_B - 127 + \text{norm_inc}$$

overflow: $E_{\text{res}} > 254$

underflow: $E_{\text{res}} \leq 0$

Normalização do produto

- Analisa o produto de 48 bits.
- Decide se o significando já está em 1.xxxxx.
- Se estiver em 10.xxxxx, desloca e solicita incremento do expoente.
- Extrai a mantissa final armazenável.

GRS

- Guard: primeiro bit descartado.
- Round: bit posterior ao Guard.
- Sticky: OR dos demais bits descartados.

Sinal do produto

O sinal da multiplicação depende apenas dos sinais dos operandos. A regra é equivalente a uma operação XOR.

- sinais iguais produzem resultado positivo;
- sinais diferentes produzem resultado negativo;
- o cálculo é independente da mantissa e do expoente.

$$S_{\text{res}} = S_A \oplus S_B$$

$$\begin{array}{ll} 0 \oplus 0 = 0 & 0 \oplus 1 = 1 \\ 1 \oplus 0 = 1 & 1 \oplus 1 = 0 \end{array}$$

Parâmetros de síntese utilizados

```
{  
  "DESIGN_NAME": "fpu",  
  "VERILOG_FILES": "dir::src/*.v",  
  "CLOCK_PORT": "clk",  
  "CLOCK_PERIOD": 3125,  
  "RSZ_DONT_TOUCH": ["*_DONOTTOUCH"],  
  "FP_SIZING": "absolute",  
  "DIE_AREA": "0 0 420 260",  
  "FP_CORE_UTIL": 50,  
  "FP_ASPECT_RATIO": 1.0,  
  "FP_CORE_MARGIN": 2,  
  "PL_TARGET_DENSITY_PCT": 60,  
  "FP_PDN_MULTILAYER": true,  
  "SYNTH_ABC_LEGACY_REFACTOR": false,  
  "SYNTH_ABC_LEGACY_REWRITE": 0  
}
```

Report de síntese - resumo e principais células

Resumo geral da síntese

Métrica	Valor	Métrica	Valor
Wires	5083	Wire bits	5177
Public wires	286	Public wire bits	380
Ports	13	Port bits	107
Memories	0	Memory bits	0
Processes	0	Cells	5108
Chip area	53794.092800	Seq. area	7976.400000 (14.83%)

Células mais utilizadas

Prefixo omitido nas células: sky130_fd_sc_hd__

Célula	Qtd.	Célula	Qtd.
nand2_2	477	xnor2_2	365
nor2_2	325	mux2_1	318
dfrtp_2	287	a21o_2	244
or2_2	232	and3_2	212
a21oi_2	209	a22o_2	155
and2_2	154	nand3_2	153

Utilização de células - partes 1 e 2

Prefixo omitido nas células: sky130_fd_sc_hd__


Célula	Qtd.	Célula	Qtd.	Célula	Qtd.	Célula	Qtd.
a2111o_2	3	a2111oi_2	1	a32o_2	40	a32oi_2	3
a211o_2	66	a211oi_2	50	a41o_2	2	and2_2	154
a21bo_2	73	a21boi_2	15	and2b_2	107	and3_2	212
a21o_2	244	a21oi_2	209	and3b_2	20	and4_2	114
a221o_2	67	a221oi_2	1	and4b_2	3	and4bb_2	15
a22o_2	155	a22oi_2	104	dfrrtp_2	287	dfstp_2	2
a2bb2o_2	30	a2bb2oi_2	1	dfxtp_2	18	inv_2	104
a311o_2	11	a311oi_2	4	mux2_1	318	nand2_2	477
a31o_2	109	a31oi_2	7	nand2b_2	93	nand3_2	153

Utilização de células - partes 3 e 4

Prefixo omitido nas células: sky130_fd_sc_hd__

Célula	Qtd.	Célula	Qtd.	Célula	Qtd.	Célula	Qtd.
nand3b_2	24	nand4_2	60	o2bb2a_2	22	o311a_2	8
nor2_2	325	nor3_2	26	o311ai_2	1	o31a_2	16
nor3b_2	4	nor4_2	7	o31ai_2	4	o32a_2	6
o2111a_2	1	o2111ai_2	1	o41a_2	2	or2_2	232
o211a_2	78	o211ai_2	38	or3_2	71	or3b_2	28
o21a_2	105	o21ai_2	114	or4_2	47	or4b_2	2
o21ba_2	52	o21bai_2	39	or4bb_2	1	xnor2_2	365
o221a_2	4	o221ai_2	1	xor2_2	139	-	
o22a_2	10	o22ai_2	3	-			

Resultados da síntese



Resultados pós-síntese e melhorias futuras

```
[11:46:18] INFO      Check for LVS errors clear.
[11:46:18] INFO      Gating variable for step 'Yosys.EQY' set to 'False'- the step will be skipped.
[11:46:18] INFO      Skipping step 'Equivalence Check'...

----- Setup Timing Violations Checker ----- sequential.py:325
[11:46:18] VERBOSE   Running 'Checker.SetupViolations' at 'FPU/runs/26_09_08_08_26/70-checker-setupviolations'... step.py:1146
[11:46:18] VERBOSE   No setup violations found checker.py:583

----- Hold Timing Violations Checker -----
[11:46:18] VERBOSE   Running 'Checker.HoldViolations' at 'FPU/runs/26_09_08_08_26/71-checker-holdviolations'... step.py:1146
[11:46:18] VERBOSE   No hold violations found checker.py:583

----- Maximum Slew Violations Checker -----
[11:46:18] VERBOSE   Running 'Checker.MaxSlewViolations' at 'FPU/runs/26_09_08_08_26/72-checker-maxslewviolations'... step.py:1146
[11:46:18] WARNING   Max Slew violations found in the following corners: checker.py:581
* max_ss_100C_1v60
* min_ss_100C_1v60
* nom_ss_100C_1v60
[11:46:18] VERBOSE   No max slew violations found checker.py:583

----- Maximum Capacitance Violations Checker -----
[11:46:18] VERBOSE   Running 'Checker.MaxCapViolations' at 'FPU/runs/26_09_08_08_26/73-checker-maxcapviolations'... step.py:1146
[11:46:18] VERBOSE   No max cap violations found checker.py:583

----- Report Manufacturability (DRC, LVS, Antenna) -----
[11:46:18] VERBOSE   Running 'Misc.ReportManufacturability' at 'FPU/runs/26_09_08_08_26/74-misc-reportmanufacturability'... step.py:1146
* Antenna
Failed x
Pin violations: 6
Net violations: 6
Check the report directory of OpenROAD.CheckAntennas.

* LVS
Passed ✓

* DRC
Passed ✓

[11:46:18] INFO      Saving views to '/home/matheus/openframe_user_project/openlane/FPU/runs/26_09_08_08_26/final'... state.py:214
[11:46:18] INFO      Flow complete. sequential.py:366
Classic - Stage 78 - Report Manufacturability ----- 78/78 0:14:33
[11:46:18] WARNING   The following warnings were generated by the flow:
[11:46:18] WARNING   [Checker.LintWarnings] 471 Lint warnings found.
[11:46:18] WARNING   [OpenROAD.CheckSDCFiles] 'PNR_SDC_FILE' is not defined. Using generic fallback SDC for OpenROAD PnR steps.
[11:46:18] WARNING   [OpenROAD.CheckSDCFiles] 'SIGNOFF_SDC_FILE' is not defined. Using generic fallback SDC for OpenROAD PnR steps.
[11:46:18] WARNING   [OpenROAD.STAMidPNR] [GRT-0097] No global routing found for nets. (and 2 similar warnings)
[11:46:18] WARNING   [OpenROAD.DetailedRouting] [DRT-0349] LEF58 ENCLOSURE with no CUTCLASS is not supported. Skipping for layer mcon (and 9 similar warnings)
[11:46:18] WARNING   [Checker.WireLength] Threshold for Threshold-surpassing long wires is not set. The checker will be skipped.
[11:46:18] WARNING   [OpenROAD.IRDropReport] 'VSRC_LOC_FILES' was not given a value, which may make the results of IR drop analysis inaccurate. If you are not integrating a top-level chip
for manufacture, you may ignore this warning, otherwise, see the documentation for 'VSRC_LOC_FILES'.
[11:46:18] WARNING   [Checker.MaxSlewViolations] Max Slew violations found in the following corners:
* max_ss_100C_1v60
* min_ss_100C_1v60
* nom_ss_100C_1v60
[11:46:18] INFO      Saving views in the Efabless/Caravel User Project format to '/home/matheus/openframe_user_project'... flow.py:817
make[1]: Saindo do diretório '/home/matheus/openframe_user_project/openlane'
matheus@ppn-05:~/openframe_user_projects$
```


Análise final do projeto

Resumo técnico

- A FPU foi organizada de forma modular.
- A interface externa é única para todas as operações.
- ADD/SUB usam FSM sequencial.
- MUL é decomposta em sinal, expoente, mantissa e normalização.
- A validade da saída é sempre controlada por done.

Fechamento

Apesar dos problemas de temporização e de lint ainda existentes, o projeto atendeu à necessidade proposta como estudo acadêmico.

A implementação permitiu consolidar a organização modular da FPU, a integração dos blocos aritméticos e o fluxo de síntese do projeto.