Основы проектирования аппаратных ускорителей систем искусственного интеллекта

Лекция 4 – Продолжение Verilog



План лекции

- Параметры
- Проектирование базовых арифметических блоков
- Generate блоки

```
module register3(
  input load, reset, clock,
  input [2:0] in,
  output reg [2:0] out);
  always @(posedge clock, negedge reset)
    if(~reset) out <= 0;
    else if (~load) out <= in;
endmodule
module register5(
  input load, reset, clock,
  input [4:0] in,
  output reg [4:0] out);
 always @(posedge clock, negedge reset)
    if(\sim reset) out <= 0;
    else if(~load) out <= in;</pre>
endmodule
```

Иногда бывает нужно написать несколько невероятно похожих, но всё же разных модулей

• Чтобы описать сразу всё разнообразие модулей, отличающихся только какими-то константными значениями (например, регистры — размером шины), достаточно описать один модуль с соответствующими параметрами:

```
module register
  #(parameter Width = 5)
  ( input load, reset, clock,
      input [Width-1:0] in,
      output reg [Width-1:0] out
  );
  always @(posedge clock, negedge reset)
    if(~reset) out <= 0;
    else if(~load) out <= in;
endmodule</pre>
```

• Чтобы описать сразу всё разнообразие модулей, отличающихся только какими-то константными значениями (например, регистры — размером шины), достаточно описать один модуль с соответствующими параметрами: Или так:

```
module register(load, reset, clock, in , out);
  parameter Width = 5;
  input load, reset, clock;
  input [Width-1:0] in;
  output reg [Width-1:0] out;

always @(posedge clock, negedge reset)
  if(~reset) out <= 0;
  else if(~load) out <= in;
endmodule</pre>
```


```
parameter Width = 5;
```

- Параметр можно писать вместо числа почти везде в модуле (нельзя в константах на месте размера)
- Значение параметра по умолчанию указывается при его определении (здесь 5)
- Экземпляр параметризованного модуля может быть вызван двумя способами:
 - с явным указанием параметров (указание параметров такое же, как и входов-выходов) register # (.Width(3)) r («arguments»)
 - без указания параметров тогда подставляется значение по умолчанию register r («arguments»)

Параметрический сумматор

Сумматором (Adder) называют вычислительный блок, реализующий сложение двух n-разрядных двоичных чисел $x=(x_{n-1},...,x_0)$ и $y=(y_{n-1},...,y_0)$. Результат сложения часто представляют в виде n-разрядного двоичного числа $z=(z_{n-1},...,z_0)$ и дополнительного однобитного двоичного числа c_{out} , которое сигнализирует о возникновении бита переноса (переполнения), то есть ситуации, когда результирующая сумма является (n+1)-битным числом.

Стоит отметить, что часто сумматор имеет дополнительный вход c_{in} , который используется для учета возможного переноса, возникающего в других арифметических блоках. Наличие такого входа позволяет строить более сложные арифметические блоки из более простых.




Параметрический сумматор

Transcript :

Top level modules:

```
testbench
                                                              # End time: 14:58:01 on Oct 22,2018, Elapsed time: 0:00:00
                                                              # Errors: 0, Warnings: 0
                                                               vsim work.testbench
                                                               Start time: 14:58:01 on Oct 22,2018
module adder
                                                              # Loading work.testbench
                                                              # Loading work.adder
# (
                                                              # Time: 0, x: 00000000, y: 00000000, c in: 0, z: 00000000, c out: 0
                                                              # Time: 1, x: 11100111, y: 01111100, c in: 0, z: 01100011, c out: 1
      parameter WIDTH = 8
                                                              # Time: 2, x: 00011100, y: 11101000, c in: 1, z: 00000101, c out: 1
                                                              # Time: 3, x: 00010110, v: 11000100, c in: 0, z: 11011010, c out: 0
                                                              # Time: 4, x: 01011001, y: 11111000, c in: 1, z: 01010010, c out: 1
                                                              # Time: 5, x: 00010001, y: 10100010, c in: 0, z: 10110011, c out: 0
                                                             # Time: 6, x: 10100101, y: 11011110, c in: 0, z: 10000011, c out: 1
      input [WIDTH - 1:0] x, y,
                                                              # Time: 7, x: 10010000, y: 00010111, c in: 0, z: 10100111, c out: 0
                                                                               : ../testbench.v(27)
                                                              # ** Note: $stop
      input carry in,
                                                                  Time: 8 ns Iteration: 0 Instance: /testbench
      output [WIDTH - 1:0] z,
                                                             # Break in Module testbench at ../testbench.v line 27
                                                             # 0 ps
      output carry out
                                                             # 8400 ps
);
      assign {carry out, z} = x + y + carry in;
endmodule
```

Листинг 5.1 — Поведенческое описание сумматора




Компаратор

Компараторами (Comparators) называют различные логические устройства, предназначенные для сравнения чисел между собой.


Чаще всего входами компаратора являются две **n**-разрядные шины, а выходом является сигнальный однобитный выход, который содержит единицу, если входные аргументы удовлетворяют выбранному соотношению сравнения, и ноль — в ином случае.

При этом входные аргументы трактуются как целые числа со знаком или без знака, а в качестве отношения сравнения является сравнение на равенство, строгое неравенство или нестрогое неравенство аргументов.




Компаратор

```
module comparator
#(
    parameter WIDTH = 8
)
(
    input [WIDTH - 1:0] x, y,
    output eq, neq, lt, lte, gt, gte
);
    assign eq = (x == y);
    assign neq = (x != y);
    assign lt = (x < y);
    assign lte = (x <= y);
    assign gt = (x >= y);
    assign gt = (x >= y);
    assign gt = (x >= y);
```



Листинг 5.1 — Поведенческое описание компаратора



Устройство сдвига

Устройствами сдвига (shifters) и устройствами циклического сдвига (barrel shifters, rotators) являются логические блоки, представляющие собой сдвиг в адресации элементов некоторой шины данных на заданное число позиций.

Пусть $x=(x_{n-1},...,x_0)$ — некоторая шина данных и s — количество позиций, на которые требуется осуществить сдвиг, тогда выходом устройства сдвига является шина данных $z=(z_{n-1},...,z_0)$, где

$$oldsymbol{z_i} = egin{cases} x_{i+s}, ext{ если } i < n-s; \ \mathbf{0}, & ext{в ином случае;} \end{cases}$$

в случае, если сдвиг осуществляется вправо. Если сдвиг осуществляется влево, то шина данных z определяется следующим образом:

$$oldsymbol{z_i} = egin{cases} x_{i-s}, ext{ если } i > s-1; \ oldsymbol{0}, & ext{в ином случае.} \end{cases}$$

Операции сдвига вправо и влево могут быть интерпретированы как арифметические операции целочисленного деления и умножения на 2^s , соответственно.

Устройство сдвига

```
left_shifter:i_left_shifter
                                                                 1'h0 SHIFTIN ShiftLeft0
module left shifter
                                                          x[3..0]
                                                                     A[3..0]
                                                                             OUT[3..0]
                                                                                      z[3..0]
                                           SW[9..0]
                                                                                                      LEDR[9..0]
# (
                                                      9:8 shamt[2..0]
                                                                  COUNT[2..0]
                                                                  right shifter:i right shifter
      parameter WIDTH = 8,
                                                                1'h0 SHIFTIN
                                                                         ShiftRight0
      parameter SHIFT = 3
                                                                                      z[3..0]
                                                          x[3..0]
                                                                     A[3..0]
                                                                             OUT[3..0]
                                                      9:8 shamt[2..0]
                                                                  COUNT[2..0]
       input [WIDTH - 1:0] x,
       input [SHIFT - 1:0] shamt,
      output [WIDTH - 1:0] z
);
      assign z = x \ll shamt;
endmodule
```

Листинг 5.1 — Поведенческое описание блока сдвига влево

\$ 1 +	Msgs									
+ /testbench/x	00010001	(00000000	11100111	10011100	11101000	00010110	00000000	11111000	(00010001	
<u>→</u> /testbench/shamt	010	(000	(100		111	100	001	011	010	
+ /testbench/ls_out	01000100	(00000000	01110000	11000000	(00000000	(01100000	00000000	11000000	01000100	
_ → /testbench/rs_out	00000100	(00000000	00001110	00001001	(00000001		(00000000	00011111	(00000100	
₩ ৢ ○ Now	9000 ==	1 1 1 1			<u> </u>					1 1 1
	8000 ps	DS	1000 ps	2000 ps	3000 ps	4000 ps	5000 ps	6000 ps	7000 ps	8000
Garage Cursor 1	7600 ps								760	0 ps

Устройство циклического сдвига

В свою очередь устройства циклического сдвига интерпретируют индексы шины данных как замкнутые в кольцо, то есть следующим индексом после (n-1) является индекс 0. Таким образом, сдвиг индексов происходит по модулю длины шины данных.

Формально результирующую шину данных $z=(z_{n-1},...,z_0)$ устройства циклического сдвига на s позиций можно задать следующим образом:

$$z_i = x_{(i+s) \bmod n},$$

в том случае, когда сдвиг осуществляется вправо.

В случае, когда сдвиг осуществляется влево, шина данных z определяется следующим образом:

$$z_i = x_{(i-s) \bmod n}.$$

Устройство циклического сдвига

```
module left rotator
                                                  module right rotator
# (
                                                  # (
    parameter WIDTH = 8,
                                                       parameter WIDTH = 8,
    parameter SHIFT = 3
                                                      parameter SHIFT = 3
    input [WIDTH - 1:0] x,
                                                       input [WIDTH - 1:0] x,
    input [SHIFT - 1:0] shamt,
                                                       input [SHIFT - 1:0] shamt,
    output [WIDTH - 1:0] z
                                                       output [WIDTH - 1:0] z
);
                                                  );
    wire [2 * WIDTH - 1:0] temp;
                                                      wire [2 * WIDTH - 1:0] temp;
    assign temp = \{x, x\} \ll \text{shamt};
                                                       assign temp = \{x, x\} \gg \text{shamt};
    assign z = temp[2 * WIDTH - 1: WIDTH];
                                                      assign z = temp[WIDTH - 1: 0];
endmodule
                                                  endmodule
```


Листинг 5.1 – Устройство циклического сдвига влево Листинг 5.1 – Устройство циклического сдвига вправо

♦	Msgs									
+ /testbench/x	00010001	(00000000	11100111	10011100	11101000	00010110	(00000000	11111000	00010001	
🛨 🔷 /testbench/shamt	010	(000	100		111	100	001	011	010	
	01000100	(00000000	01111110	11001001	01110100	01100001	00000000	11000111	01000100	
→ /testbench/rr_out	01000100	(00000000	01111110	11001001	11010001	01100001	00000000	00011111	01000100	
Now Now	8000 ps	os e e	1000 ps	2000 ps	3000 ps	4000 ps	5000 ps	6000 ps	7000 ps	8000 ps
© Cursor 1	7700 ps					·	·		77	00 ps

Арифметико-логическое устройство

Арифметико-логическое устройство (АЛУ) представляет собой блок, позволяющий выполнять ряд арифметических и логических операций над заданным количеством аргументов. Конкретный набор операций, количество операндов и разрядность у поддерживаемых операций может очень сильно варьироваться, в зависимости от типа устройства, для которого разрабатывается АЛУ.

Кроме того, очень часто **АЛУ** имеет ряд дополнительных выходов, которые передают специальные сигналы-индикаторы (флаги), которые обращаются в единицу при наступлении определенного события (например, при переполнении результата или обращении результата в ноль).



Арифметико-логическое устройство

```
//ALU commands
                                                                      1'h0 cin Add0
define ALU AND 2'b00
`define ALU ADD 2'b01
                                                                                                        Mux0
`define ALU SLL 2'b10
                                                                                                                                       result[3..0]
`define ALU SLT 2'b11
                                                                                                  DATA[3..0]
                                                                    1'h0 SHIFTIN ShiftLeft0
                                                                                                                              Equal0
module alu
                                                                                                                     32'h0 B[31..0
                                                                                                        Mux3
                                                                      1'h0 CIN LessThan0
     parameter WIDTH = 4,
                                                                               OUT
                                                                                                  DATA[3..0]
     parameter SHIFT = 2
                                                                                                        Mux2
                                                                           result~0
                                                                                                  DATA[3..0]
                                                                           result~1
                 [WIDTH - 1:0] x, y,
     input
                 [SHIFT - 1:0] shamt,
     input
                                                      operation[1..0]
                                                                                                        Mux1
     input
                 [ 1:0]
                                    operation,
                                                                           result~2
     output
                                    zero,
                                                                                                  DATA[3..0]
     output reg [WIDTH - 1:0] result
);
     always @ (*) begin
          case (operation)
               `ALU AND : result = x \& y;
               `ALU ADD : result = x + y;
```


`ALU_SLL : result = y << shamt;
 `ALU_SLT : result = (x < y) ? 1 : 0;
 endcase
end

//Flags
assign zero = (result == 0);
endmodule

♦	Msgs								
	00010000	(00000000	ý	01100111		00011100		00010110	
	00010111	00000000		01111100		01101000		01000100	
	110	000	,	100		111		000	
★ /testbench/operation	11	(00				01			
+ / /testbench/result	00000001	(00000000	,	01100100		10000100		01011010	
/testbench/zero	St0								
Now Now	8 ns) ns	1 1	ıııı NS	2	l i i i i ns	3	l i i i i i	1
☐ P Cursor 1	7.7 ns								

Generate блок

 Часто возникает необходимость описать множество однотипных блоков. Например, сумматор с каскадным переносом



• Для таких случае в языке Verilog есть конструкция generate

• Задается ключевыми словами

```
generate ... endgenerate
```

• Переменных, которые используются в цикле генерации, объявляются при помощи genvar

• Можно объявить несколько переменных

• Основной блок в цикле генерации должен быть именованным


- Внутри основного блока можно использовать:
 - непрерывное присваивание
 - объявление экземпляров модулей
 - объявление always-блоков
 - объявление generate-блоков
- Гибкость генерации можно обеспечить использованием условного оператора и оператора case

Generate блок - пример

• Сумматор с каскадным переносом

Полный сумматор

```
module full adder structural
    input wire x, y, carry in,
    output wire z, carry out
);
    wire [2:0] t;
    xor(t[0], x, y);
    xor(z, t[0], carry in);
    and (t[1], x, y);
    and(t[2], t[0], carry_in);
    or (carry out, t[1], t[2]);
```



endmodule

Каскадное соединение сумматоров

ripple_carry_adder:i_RCA

full adder:stage[1].FA

full_adder:stage[3].FA

carry_out

carry_out

z[3..0]

carry_out

carry_in

carry_in

full adder:stage[0].FA

full_adder:stage[2].FA

carry_out

carry_out

carry_in

carry in

```
module ripple carry adder
# (
    parameter WIDTH = 8
                                             carry in
                             carry in,
    input
                                              x[3..0]
    input
           [WIDTH - 1 : 0] x_{i}
                                              y[3..0]
    input
           [WIDTH - 1 : 0] y,
    output [WIDTH - 1 : 0] z,
    output
                             carry out
);
    wire [WIDTH : 0] carry;
    assign carry[0] = carry in;
    generate
             genvar i;
             for (i = 0; i <= WIDTH - 1; i = i + 1)
        begin : stage
             full adder FA
                            (x
                  . X
                                  [i]
                  . y
                            (y
                 .carry in (carry[i]
                  .carry out(carry[i + 1])
             );
         end
    endgenerate
    assign carry out = carry[WIDTH];
endmodule
```