### Основы проектирования аппаратных ускорителей систем искусственного интеллекта

Лекция 1 - Введение



### Лекция 1

#### План лекции

- Общие сведения о проектировании цифровых СБИС, средства автоматизации проектирования.
- Основные стратегии проектирования цифровых СБИС.

# Общие сведения о проектировании цифровых СБИС


Лекция 1

### Вычислительные устройства


# Вычислительные устройства - прошлое













# Вычислительные устройства - прошлое







# Вычислительные устройства - настоящее









### Суперкомпьютеры












#### Встраиваемые устройства



#### «Носимая» электроника





#### Сверхбольшие интегральные схемы







#### Транзисторы













# Элементная база современных цифровых интегральных схем (ИС)









#### Производство интегральных схем







#### Правило Мура

#### Правило Мура (Moore's Law)

В 1965 году, Гордон Мур (один из будущих основателей компании Intel) заметил что количество транзисторов на интегральных схемах удваивалось каждый год. Через 10 лет, он поправил это утверждение, отметив удвоение каждые 18 месяцев. Вскоре, эта закономерность называлось правилом (законом) Мура.



#### Microprocessor Transistor Counts 1971-2011 & Moore's Law



Date of introduction

#### Фундаментальные ограничения

- Транзисторы и провода имеют конечные размеры
- Транзисторы можно расположить только в 2-х и 3-х мерном пространстве
- Скорость света ограничена



Review Article | Published: 13 August 2014

### Limits on fundamental limits to computation

Igor L. Markov X

#### Средства автоматизации проектирования цифровых СБИС

- Современные СБИС невозможно спроектировать вручную
- Нужны специальные программы для автоматизации различных этапов проектирования СБИС
- При этом требуется как понимание возникающих при этом математических задач, так и особенностей технологий производства СБИС

# Системы автоматизированного проектирования (САПР)

Примерное время	Прогресс в системах проектирования
1950 -1965	Проектирование «руками»
1965 -1975	Редакторы раскладки, средства размещения и трассировки, разработаны сначала для печатных плат.
1975 -1985	Полее продвинутые средства для кристаллов и плат, с использованием более сложных алгоритмов.
1985 -1990	Методы оптимизации производительности, параллельные алгоритмы для раскладки; понимание теоретигеских вопросов (теория графов, сложность алгоритмов, и т.д.)
1990 -2000	Трассировка над ячейками, первые меторды 3D трассировки. Логический синтез и проектирование с упором на трассировку находят широкое употребление. Появление физического синтеза.
2000 - now	Проектирование для производства (DFM), корректировка для оптической близости (OPC), и прочие методы на пересечении проектирования и производства. Повторние использование блоков, блоки интеллектуальной собственности (IP).

## Основные стратегии проектирования цифровых СБИС

Лекция 1

### Основные стратегии проектирования цифровых СБИС

- Заказное проектирование
  - Все основные элементы ИС проектируются индивидуально и вручную
  - Высокая стоимость
- Полу-заказное проектирование
  - Использование заранее спроектированных элементов (IP-блоки, библиотечные элементы)
  - Использование средств автоматизации
  - Дополнительные ограничения на различных этапах проектирования
- Программируемые ИС
  - Все основные элементы ИС заранее спроектированы
  - Возможность настраивать устройство во время работы и/или на этапе проектирования

#### Стили проектирования СБИС

#### Типичные цифровые вентили









INV



**NAND** 



**NOR** 



IN1	IN2	OUT
0	0	0
1	0	0
0	1	0
1	1	1


IN1	IN2	OUT
0	0	0
1	0	1
0	1	1
1	1	1

IN	OUT
0	1
1	0

IN1	IN2	OUT
0	0	1
1	0	1
0	1	1
1	1	0


IN1	IN2	OUT
0	0	1
1	0	0
0	1	0
1	1	0

#### Стандартные ячейки



IN2

#### Стандартные ячейки



#### Стандартные ячейки

Раскладка стандартных ячеек с проходными ячейками


Стандартные Контакт сети Контакт сети ячейки Контакт питания заземления VDD Проходная Канал ячейка трассировки

Раскладка стандартных ячеек с трассировкой над ячейками


Контакт сети Стандартные Контакт сети заземления


## Программируемые матрицы логических элементов (ПЛИС)

Программируемая логическая интегральная схема (ПЛИС)




## Программируемые матрицы логических элементов (ПЛИС)






### Программируемые матрицы логических элементов (ПЛИС)




# © 2011 Springer Verlag

#### Системы на кристалле

#### Топология с макро-блоками



#### Системы на кристалле



<sup>\*</sup>Optional Configuration

## Комбинационная и последовательная логика

