


The background is a dark green field filled with a complex network of lighter green lines that resemble circuit board traces. These lines are interconnected with numerous small yellow circles, some of which are arranged in vertical columns on the left and right sides of the image. The overall effect is a high-tech, digital aesthetic.

# Serijska komunikacija


Katedra za elektroniku

# Paralelni i serijski prenos podataka

- Osnovni principi prenosa podataka između različitih uređaja u digitalnom sistemu:
  - Paralelni prenos - istovremeno se prenosi n bita podataka, posredstvom n različitih linija za prenos
  - Serijski prenos - koristi se samo jedna linija za prenos, pri čemu se informacija prenosi tokom n uzastopnih vremenskih intervala
- Paralelni prenos je generalno brži od serijskog pošto se simultano prenosi veći broj bita, ali zahteva veći broj provodnih linija i nije pogodan za upotrebu na većim rastojanjima pošto veći broj provodnika znatno poskupljuje realizaciju.




Paralelni prenos podataka




Serijski prenos podataka

# Principi serijskog prenosa

- Prilikom serijskog prenosa podataka, na predajnoj strani mora da se obavi paralelno-serijska, a na prijemnoj strani serijsko-paralelna konverzija. Paralelno-serijska konverzija vrši se pomoću pomeračkog registra sa mogućnošću paralelnog upisa, a serijsko-paralelna konverzija pomoću pomeračkog registra sa paralelnim izlazima.



- U odnosu na smer komunikacije, serijski prenos može biti:
  - Simplex** - Komunikacija je jednosmerna, od predajnika ka prijemniku. Za ostvarivanje veze potrebna je jedna linija za prenos podataka i referentna linija (masa).
  - Half duplex** - Komunikacija se obavlja u oba smera, posredstvom iste linije. Pri tome se tokom vremena uloge predajnika i prijemnika raspodeljuju među uređajima koji komuniciraju u skladu sa korišćenim komunikacionim protokolom.
  - Full duplex** - Puna dvosmerna komunikacija, gde je moguće da oba uređaja istovremeno vrše prijem i slanje podataka. U ovom slučaju su pored mase potrebne još dve linije za prenos, po jedna za oba smera.



Simplex komunikacija




# Sinhronizacija i detekcija grešaka prilikom serijskog prenosa

- Sinhronizacija rada između predajnika i prijemnika predstavlja jedan od osnovnih preduslova za ispravan serijski prenos podataka. Po pitanju sinhronizacije, serijska komunikacija može biti:
  - **Sinhrona** - Pored linije za prenos podataka, predajnik upravlja još i linijom za takt. Prenos se vrši sinhrono sa signalom takta.
  - **Asinhrona** - Ne postoji takt signal, nego predajnik prilikom slanja svake reči prvo šalje početni (start) a na kraju reči završni (stop) bit. Pri tome se podrazumeva da su predajnik i prijemnik podešeni na istu brzinu prenosa. Brzina prenosa izražava se brojem bita koji se šalje u jedinici vremena (u sekundi) - engl. *Baud Rate*.
- Sinhronizacija između predajnika i prijemnika može se vršiti i putem razmene upravljačkih signala, odnosno "rukovanja" (engl. *handshaking*). U ovom slučaju, potrebne su dodatne linije za prenos upravljačkih signala.
- U okviru serijske komunikacije, mogu biti implementirani različiti mehanizmi za detekciju (i eventualnu korekciju) grešaka. Najčeće korišćene metode detekcije grešaka su:
  - **Repetitivni kodovi** (engl. *Repetition Codes*) - Svaka reč koja se šalje ponavlja se unapred određen broj puta.
  - **Bit pariteta** (engl. *Parity Bit*) - Na kraju svake reči dodaje se po jedan bit koji odražava paritet poslate reči.
  - **Kontrolna suma** (engl. *Checksum*) - Na kraju bloka podataka sastavljenog od određenog broja reči, šalje se i njihova suma.
  - **CRC** (engl. *Cyclic Redundancy Check*) - Kontrolni kod koji se dodaje na kraj bloka podataka, zasnovan na ostatku pri deljenju polinoma formiranih na osnovu sadržaja bloka.


# RS-232 komunikacioni protokol - električne karakteristike

- Rad serijskog porta kod PC računara i kod većine savremenih mikrokontrolera zasnovan je na standardizovanom RS-232 protokolu.
- Hardverska jedinica unutar mikrokontrolera koja je zadužena za ovakav tip komunikacije obično se naziva UART (engl. *Universal Asynchronous Receiver-Transmitter*).
- Po RS-232 standardu, komunikacija se obavlja posredstvom linije za slanje podataka ( $T_xD$ ), linije za prijem ( $R_xD$ ), a postoje i dodatni signali za sinhronizaciju (engl. *handshaking*). UART jedinice obično ne koriste sinhronizacione signale, nego samo linije koje su apsolutno neophodne za ostvarivanje veze:  $T_xD$ ,  $R_xD$  i GND (masa).




- Naponski nivoi signala po RS-232 standardu su:

- +3V do +15V za logičku nulu
- -3V do -15V za logičku jedinicu




- UART jedinica radi na naponskim nivoima koji odgovaraju naponu napajanja mikrokontrolera, npr. TTL nivoima: logička "1" =  $V_{cc}$  = 5V, logička "0" = 0V. Stoga, pri povezivanju uređaja koji koriste različite naponske nivoe, npr. mikrokontrolera i PC, potrebno je koristiti kolo za prilagođenje naponskih nivoea.




# RS-232 signali

- Standard RS-232 uveden je u vreme kada su terminali povezivani sa centralnim računarom preko modema, pa su osnovni termini u standardu prilagođeni takvoj primeni. Računari se u RS-232 terminologiji nazivaju DTE (engl. *Data Terminal Equipment*), a modemi DCE (engl. *Data Communication Equipment*).
- DTE i DCE uređaj povezuju se putem sledećih signala:
  - **DTR** (*Data Terminal Ready*) - Računar javlja modemu da je spreman za serijski prenos podataka (izlazni signal računara)
  - **DSR** (*Data Set Ready*) - Modem javlja mikroračunaru da je spreman za serijski prenos podataka (ulazni signal računara)
  - **RTS** (*Request To Send*) - Izlazni signal koji računar prevodi u aktivno stanje ako ima podatke koje želi da prenese preko serijske RS-232 veze (izlazni signal računara)
  - **CTS** (*Clear To Send*) - Signal kojim DTE javlja računaru da je spreman za serijski prenos podataka (ulazni signal računara)
  - **TxD** (*Transmitted Data*) - Serijski izlazni signal za podatke (izlazni signal računara)
  - **RxD** (*Received Data*) - Serijski ulazni signal za podatke (ulazni signal računara)
  - **GND** (*Ground*) - Zajednička masa.



# RS-232 komunikacioni protokol - format podatka

- Serijski port koji koristi RS-232 protokol slanje podataka vrši asinhrono, reč po reč (engl. *character*).
- Kada je linija neaktivna, na njoj je visok naponski nivo, tj. pre početka serijskog prenosa i između prenosa dve uzastopne reči, linija za serijski prenos drži se u stanju logičke 1. Opadajuća ivica na komunikacionoj liniji signalizira prijemnoj strani da predajna strana počinje sa slanjem reči.
- Reč koja se šalje sadrži:
  1. **Početni (start) bit**, koji je uvek logička 0
  2. **5, 6, 7 ili 8 bita podatka** koji se prenosi. Prenos se vrši od najnižeg (LSB) ka najvišem (MSB) bitu.
  3. Opcioni bit za proveru pariteta. Ovo predstavlja najjednostavniji način kontrole ispravnosti primljene reči. Bit pariteta se postavlja na "1" ukoliko je broj jedinica u okviru podatka (stavka 2) paran, ili neparan, što se može konfigurisati. Na prijemnoj strani se tada proverava koliko ima jedinica među bitima primljenog podatka i proverava se da li se to slaže sa bitom pariteta koji je primljen. Na ovaj način moguće je detektovati nastanak greške na jednom bitu, ali na nije moguće detektovati koji bit je pogrešno primljen, niti prepoznati grešku u slučaju pogrešnog prijema parnog broja bita.
  4. **1 do 2 završna (stop) bita**, koji su uvek logičke "1"






# Parametri RS-232 komunikacije

- Da bi prijemnik i predajnik uspešno komunicirali, potrebno je konfigurisati i prijemnik i predajnik na identičan način. Ova konfiguracija minimalno podrazumeva definisanje:
  1. **Brzine serijske komunikacije** (engl. *baud rate*), izražene brojem bita u sekundi. Tipične brzine RS-232 komunikacije su 9600b/s, 19200b/s, 38400b/s, 57600b/s i 115200b/s
  2. **Broja bita podataka** (5, 6, 7 ili 8)
  3. Da li se koristi **bit pariteta** i ako se koristi, da li će on biti setovan za paran ili neparan broj jedinica u okviru bita podataka
  4. **Broj stop bita** koji se koristi (1 ili 2)
- Nakon što su prijemnik i predajnik konfigurisani, prijemnik poruke prolazi kroz sledeća stanja čekajući na poruku:
  1. Čeka početak poruke pojavom start bita, tj. opadajuće ivice na prijemnoj  $R_xD$  liniji.
  2. Nakon detekcije početka poruke, prima jedan po jedan bit poruke tako što očitava napon na  $R_xD$  liniji svakih  $kT + T/2$ ,  $k=0,1,\dots,8$ ,  $T=1/(\text{baud rate})$ . Da bi ovo bilo moguće, neophodno je da prijemnik i predajnik imaju usklađenu brzinu komunikacije, jer je slanje asinhrono (prijemnik nema nikakvu indikaciju kada je na liniji dostupan "novi" bit).
  3. Nakon prijema cele poruke, proverava da li je bit pariteta u skladu sa bitovima podataka (u slučaju da je konfigurisano korišćenje bita pariteta). Ukoliko jeste, podatak je prihvaćen, u suprotnom primljeni podatak se odbacuje i neophodno ga je ponovo primiti.
- Paralelno sa prijemom poruke preko  $R_xD$  linije, moguće je istovremeno slati poruku nezavisne komunikacione linije  $T_xD$ . To znači da UART ustvaruje dvosmernu (*full-duplex*) komunikaciju.




# SPI (serijski periferni interfejs)

- SPI (engl. Serial Peripheral Interface) je protokol namenjen komunikaciji između integriranih kola, kao i za relativno sporu komunikaciju sa perifernim jedinicama koje se nalaze na istoj štampanoj ploči.
- Arhitektura SPI magistrale je takva da postoji jedan glavni (engl. *master*) uređaj i jedan ili više sporednih (engl. *slave*) uređaja.
- SPI interfejs koristi 4 linije, sa sledećim funkcionalnostima:
  1. **SCLK** (engl. *Serial CLock*) je taktni signal koji uvek generiše master i vodi se ka svim slave uređajima. Prenos podataka putem SPI magistrale sinhronizovan je u odnosu na ovaj signal.
  2. **SS<sub>n</sub>** signal ima ulogu odabira slave uređaja (engl. *Slave Select*). Aktivnim stanjem SS signala odabira se jedan od povezanih slave uređaja sa kojim će master ostvariti komunikaciju.
  3. **MOSI** (engl. *Master Out - Slave In*) je linija za prenos podataka od mastera ka svim slave uređajima.
  4. **MISO** (engl. *Master In - Slave Out*) je linija za prenos podataka od slave uređaja ka master uređaju.




Jedan master - jedan slave uređaj




Jedan master - više slave uređaja

- Master inicira svaku komunikaciju sa ostalim uređajima na SPI magistrali. Kada SPI master želi da šalje podatak slave-u, ili da prihvati neki podatak od slave-a, on će ga adresirati tako što odgovarajuću SS liniju obori na nizak naponski nivo i aktivira taktni signal.
- Master šalje podatke putem MOSI linije, dok ih prima preko MISO linije.
- Postoje četiri moda (MODE 0, 1, 2 i 3) koji definišu na kojoj ivici SCLK signala se menja stanje na komunikacionim linijama, na kojoj ivici se očitavaju trenutne vrednosti signala na komunikacionim linijama i u kom stanju se nalazi SCLK linija kada je u neaktivnom stanju (nizak ili visok naponski nivo).
- Primer na slici pokazuje mod u kojem se ažuriranje bita informacije na MISO i MOSI liniji vrši na silaznu ivicu SCLK signala (tj. i master i slave tada postavljaju nove bite), dok se na rastuću ivicu učitavaju vrednosti na komunikacionim linijama.



# I<sup>2</sup>C komunikacija

- I<sup>2</sup>C (engl. *Inter-Integrated Circuit*) je protokol za komunikaciju između integrisanih kola koji koristi svega dve linije:
  - SDA (engl. *Serial Data*) - Linija za prenos podataka
  - SCL (engl. *Serial Clock*) - Linija za takt
- Arhitektura I<sup>2</sup>C magistrale je multi master-multi slave, što znači da se na istoj magistrali može naći više master i više slave uređaja (do 128). Uloge ovih uređaja su:
  - **Master** - Generiše takt i komunicira sa slave uređajima
  - **Slave** - Prima takt i odgovara kada je adresiran od strane mastera



- Uređaji se povezuju na I<sup>2</sup>C magistralu preko bidirekcionih linija sa open-collector (open-drain) izlaznim stepenom. Između linija SDA i SCL i napona napajanja nalaze se pull-up otpornici. Kada je magistrala neaktivna, ovi otpornici postavljaju stanje linija na logičku jedinicu.



# Opis I<sup>2</sup>C protokola

- I<sup>2</sup>C protokol podrazumeva:
  - 7-bitno adresiranje slave uređaja, pri čemu svaki uređaj povezan na I<sup>2</sup>C magistralu ima jedinstvenu adresu. Na ovaj način broj uređaja na magistrali ograničen je na 128.
  - podatke podeljene u bajtove (8 bita informacije); prilikom slanja svakog bajta, biti se šalju redom od MSB ka LSB
  - nekolicinu kontrolnih bita koji određuju početak i kraj komunikacije, kao i smer toka podataka i potvrdu prijema
- Na početku komunikacije master uvek generiše START uslov. Time se signalizira svim uređajima koji se nalaze na I<sup>2</sup>C magistrali da krenu da oslušuju poruke.
- Nakon START uslova, master generiše adresu. Svi uređaji proveravaju adresu i porede sa svojom adresom. Samo uređaj koji ima datu adresu nastavlja da komunicira sa master uređajem, dok ostali ignorišu ostatak poruke, sve dok ne stigne STOP uslov na magistrali.
- Uređaj koji ima traženu adresu mora da generiše ACK (signal potvrde), kako bi master znao da je uređaj sa traženom adresom pronađen. Nakon prijema ACK signala master nastavlja sa slanjem ili čitanjem slave uređaja i po završetku komunikacije generiše STOP uslov.
- U slučaju da master želi da šalje podatke slave uređaju, nakon 7 bita adrese šalje se logička nula, dok se logička jedinica šalje u slučaju kada je potrebno čitati podatke poslate od strane slave-a.
- Nakon svakog primljenog, prijemni uređaj koji može biti master ili slave šalje ACK signal (logička nula na SDA liniji) nakon čega se nastavlja sa sledećim bajtom. Prilikom prijema više bajta podataka od strane slave-a, master šalje NACK (logičko 1 na SDA liniji) nakon prijema poslednjeg bajta i time daje do znanju slave-u da je transfer završen.

# Format I<sup>2</sup>C poruka

- Sledeća tabela prikazuje format poruka koje se razmenjuju između mastera i slave-a, u slučaju slanja ili prijema 2 bajta podataka:

START	Adresa slave-a	$R/\overline{W}$	ACK	Podaci	ACK	Podaci	ACK/NACK	STOP
1 bit	7 bita	1 bit	1 bit	8 bita	1 bit	8 bita	1 bit	1 bit

- U slučaju slanja od mastera ka slave uređaju, podaci se generišu u skladu sa sledećom tabelom. Signali koje generiše master su osenčeni, dok su u ćelijama sa belom pozadinom prikazani signali koje generiše slave.

START	Adresa slave-a	0	0	Podaci	0	Podaci	0	STOP
1 bit	7 bita	1 bit	1 bit	8 bita	1 bit	8 bita	1 bit	1 bit

- Situacija u slučaju prijema je prikazana je u narednoj tabeli (obratiti pažnju na NACK signalizaciju od strane master-a nakon poslednjeg primljenog bajta):

START	Adresa slave-a	1	0	Podaci	0	Podaci	1	STOP
1 bit	7 bita	1 bit	1 bit	8 bita	1 bit	8 bita	1 bit	1 bit

# I<sup>2</sup>C: START uslov, STOP uslov i vremenski dijagram transfera podataka

- START i STOP signali se generišu kao specijalna kombinacija naponskih nivoa na SDA i SCL liniji.
- Prilikom postavljanja podataka na SDA liniju (osim START i STOP karaktera) koriste se pravila prikazana na vremenskom dijagramu:
  - Podaci su validni i ne smeju se menjati tokom intervala vremena kada je stanje naponskog signala na SCL liniji stabilno na visokom naponskom nivou (označeno zelenom bojom na dijagramu)
  - Sve promene naponskog nivoa na SDA moraju se izvršiti tokom intervala kada je naponski nivo na SCL liniji nizak (označeno plavom bojom na dijagramu).
- START uslov generiše se kao opadajuća ivica SDA signala u trenutku kada je napon na SCL liniji visok (označeno slovom „S“ na dijagramu).
- Slično, STOP uslov predstavljen je rastućom ivicom SDA signala u trenutku kada je napon na SCL visok visok (označeno slovom „P“ na dijagramu).

