



Binarni digitalni signali


- U elektronici, pod pojmom **signala** podrazumeva se električna veličina koja može da menja vrednost tokom vremena. Ta veličina je najčešće napon, a ređe se koriste i strujni signali.
- Analogni signal je signal koji u proizvoljnom trenutku može imati bilo koju vrednost u okviru datog opsega.
- Digitalni signal u svakom vremenskom trenutku može imati jednu od nekoliko unapred određenih diskretnih vrednosti. Binarni digitalni signal tokom vremena može imati svega dve vrednosti: visoku vrednost (logička jedinica) i nisku vrednost (logička nula). Tačne vrednosti napona koje odgovaraju logičkim nivoima određene su tehnologijom izrade digitalnog kola.
- Uobičajeno je da se logički nivoi interpretiraju kao istinitosne vrednosti logičkih iskaza, izraženih logičkim funkcijama koje podležu zakonima Bulove algebre: 0 <=> netačno, 1 <=> tačno.






Logička kola


- Logička kola koriste se za implementaciju logičkih operacija nad ulaznim binarnim digitalnim signalima.
- U praksi se koriste logička kola koja implementiraju logičke operacije ILI, I, NE, NILI, NI i ekskluzivno ILI. Logička kola predstavljaju se grafičkim simbolima koji su prikazani na slici:







Prenosna karakteristika invertujućeg LK i margine šuma

- Prenosna karakteristika invertujućeg logičkog kola prikazuje zavisnost izlaznog od ulaznog napona. Na njoj se uočavaju sledeće karakteristične vrednosti:
 - $\circ V_{ILmax}$ maksimalna vrednost ulaznog napona koja se i dalje interpretira kao "0"
 - $\circ V_{IHmin}$ minimalna vrednost ulaznog napona koja se i dalje interpretira kao "1"
 - $\circ V_{OLmax}$ maksimalna vrednost logičke nule na izlazu
 - \circ V_{OHmin} minimalna vrednost logičke jedinice na izlazu
 - \circ V_{TH} napon praga logičkog kola, definisan kao vrednost ulaznog napona na najstrmijem delu prenosne karakteristike
- Margine šuma (engl. *Noise Margins*) predstavljaju meru imunosti logičkih kola na smetnje i definišu se kao:
 - Gornja margina šuma $NM_H = V_{OHmin} V_{IHmin}$
 - o Donja margina šuma $NM_L = V_{ILmax} V_{OLmax}$






Dinamički (vremenski) parametri logičkih kola



- t_R (vreme porasta) je vreme koje protekne prilikom porasta signala između 10% i 90% od amplitudne vrednosti.
- t_F (vreme opadanja) je vreme koje protekne prilikom opadanja signala između 90% i 10% od amplitudne vrednosti.
- t_{PHL} je propagaciono kašnjenje promene signala na izlazu sa "1" na "0", za promenom signala na ulazu. Kao referentni trenuci uzimaju se vremena kada signali na ulazu i izlazu dostignu 50% ukupne amplitude.
- t_{PLH} je propagaciono kašnjenje promene signala na izlazu sa "0 "na "1", za promenom signala na ulazu. Kao referentni trenuci uzimaju se vremena kada signali na ulazu i izlazu dostignu 50% ukupne amplitude.
- Propagaciono kašnjenje: $t_P = \frac{1}{2}(t_{PHL} + t_{PLH})$.



Faktor grananja

- Faktor grananja (engl. *Fanout*) pokazuje koliko se logičko kolo može opteretiti (koliku struju može dati na izlazu), a da još uvek pravilno radi.
- Pošto se po pravilu izlaz jednog logičkog kola vezuje na jedan ili više ulaza drugih logičkih kola, faktori grananja F0 (u logičkoj 0) i F1 (u logičkoj 1) jednaki su najvećem broju ulaza koji mogu da se vežu na izlaz logičkog kola u najnepovoljnijem mogućem slučaju u logičkoj 0 i logičkoj 1, respektivno.
- Faktori grananja jednaki su količniku izlaznih i ulaznih struja logičkog kola:

$$F_0 = \frac{I_{out0max}}{I_{in0max}}, F_1 = \frac{I_{out1max}}{I_{in1max}}$$


• Za ukupni faktor grananja uzima se manja vrednost od F_0 i F_1 zaokružena na prvi manji ceo broj.

PRIMER: Logičko kolo na izlazu u slučaju niskog napona može da "proguta" struju od 100mA, a u slučaju visokog napona da obezbedi izlaznu struju od 15mA. Iz ulaza kola izlazi struja od 1.1mA pri niskom naponu, a pri visokom naponu ulazi struja od 40µA.

$$F_{0} = \frac{I_{out0max}}{I_{in0max}} = \frac{100mA}{1.1mA} \approx 90$$


$$F_{1} = \frac{I_{out1max}}{I_{in1max}} = \frac{15mA}{40\mu A} = 375$$


$$\Rightarrow F = \min(F_{0}, F_{1}) = 90$$
Iouth
Iin1
Iouth
Iin0
Iin0
Iin0



Principi realizacije logičkih kola


- Osnovna komponenta u realizaciji logičkih kola je prekidač koji se aktivira odgovarajućim upravljačkim signalom. Kao prekidački elementi obično se koriste bipolarni i MOS tranzistori i diode.
- Prekidač se može nalaziti u dva stanja:
 - Uključeno stanje (zatvoren prekidač) u idealnom slučaju može se aproksimirati kratkim spojem.
 - o **Isključeno stanje (otvoren prekidač)** u idealnom slučaju može se aproksimirati otvorenom vezom.
- Po načinu upravljanja, prekidač može imati:
 - Radni kontakt (engl. *N.O. = Normally Open*) prekidač je otvoren kada je upravljački signal neaktivan, a zatvoren kada je upravljački signal aktivan.
 - Mirni kontakt (engl. N.C. = Normally Connected) prekidač je zatvoren kada je upravljački signal neaktivan, a otvoren kada je upravljački signal aktivan.
- Nazivi "mirni kontakt" i "radni kontakt" nasleđeni su iz tehnike zasnovane na elektromehaničkim prekidačima (relejima).






Digitalne mreže sa strujnom logikom


 Osnovna ideja: ukoliko je moguće provođenje struje kroz mrežu, to se tumači kao logička jedinica, a ukoliko je mreža neprovodna, stanje se tumači kao logička nula.






Digitalne mreže sa naponskom logikom

- Logička kola u savremenim digitalnim uređajima realizuju se uglavnom u **naponskoj logici**. U osnovi naponske logike nalazi se **prekidački razdelnik** sa dva redno vezana prekidača upravljana signalima U_1 i U_2 .
- Razdelnik je postavljen između tačke sa visokom vrednošću napona (V_H) , koja predstavlja logičku jedinicu i tačke sa niskom vrednošću napona (V_L) , koja predstavlja logičku nulu. Upravljački signali imaju iste naponske nivoe.




- Logika upravljanja prekidačima mora biti realizovana tako da je u svakom trenutku zatvoren najviše jedan prekidač. Situacija kada su oba prekidača zatvorena istovremeno dovodi do kratkog spoja između napona V_H i V_L , što rezultuje velikom vertikalnom strujom koja može izazvati uništenje prekidačkih elemenata.
- Sa druge strane, kada su oba prekidača otvorena, izlaz se nalazi u "trećem stanju", odnosno stanju visoke impedanse (engl. *HiZ*). Ovo stanje nema logički ekvivalent u Bulovoj algebri, nego se koristi u praksi prilikom spajanja izlaza više logičkih kola na zajedničku liniju (magistralu, engl. *Bus*).





Sleditelji (baferi) i invertori u naponskoj logici

 Korišćenjem dva redno vezana prekidača suprotnog tipa (sa mirnim i radnim kontaktom), uz koriščenje istog upravljačkog signala, realizuju se logički sleditelj (bafer, "ništa" kolo) ili invertor ("NE" kolo):



 Kombinovanjem sa strujnom logikom, kada se doda još po jedan prekidač redno sa izlazom, moguće je realizovati tzv. trostatička kola (kola sa dodatnim stanjem visoke impedanse):






Veza između naponske i strujne logike

- Logička kola sa više ulaza se realizuju kombinacijom naponske i strujne logike.
- Razdelnik koji realizuje naponsku logiku sačinjavaju dve mreže realizovane u strujnoj logici: gornja (tzv. pull-up) mreža i donja (tzv. pull-down mreža).Pull-up i pull-down mreža realizuju tzv. dualne funkcije:

$$Y = f(X_1, X_2, \dots, X_n)$$

$$Y^{DUAL} = f(X_1, X_2, \dots, X_n)^{DUAL} = \overline{f(\overline{X_1}, \overline{X_2}, \dots, \overline{X_n})}$$


- Ključno svojstvo parova dualnih funkcija je da ako jedna funkcija za jednu kombinaciju ulaznih promenljivih ima vrednost 1, dualna funkcija za invertovane vrednosti istih promenljivih ima vrednost 0 i obratno.
- Korišćenjem parova dualnih funkcija, postiže se da je za svaku kombinaciju ulaznih promenljivih aktivna tačno jedna mreža (ili pull-up ili pull-down).




Neinvertujuća logika

Invertujuća logika

 U alternativnoj realizaciji, jedna od mreža (pull-up ili pull-down mreža) se može zameniti pull-up, odnosno pull-down otpornikom.



Primeri realizacije invertujućih logičkih kola:



Princip realizacije NILI kola

Princip realizacije NI kola