

Politécnico de Coimbra

Sistemas Digitais

CTeSP Tecnologias e Programação de Sistemas de Informação (Cantanhede)

Professor: João Leal

joao.leal@isec.pt










Circuitos Combinacionais



Um circuito combinacional é um circuito em que o valor das saídas em qualquer instante de tempo, depende unicamente dos valores lógicos presentes nas entradas, nesse instante.

Um circuito deste tipo executa uma função lógica F, através da interligação de várias portas lógicas.



Modelo genérico de um circuito combinacional







Circuitos Combinacionais



- Existem diversos circuitos combinacionais que são frequentemente utilizados em projetos de sistemas digitais, devido às funções lógicas que implementam.
- Estes circuitos encontram-se comercialmente disponíveis sob a forma de circuitos integrados e, por isso, designam-se por circuitos combinacionais dedicados.

Exemplos destes circuitos:

Codificadores (Encoders), Descodificadores (Decoders), Multiplexadores (Multiplexers),

Desmultiplexadores (Demultiplexers), Comparadores (Comparators), Somadores (Binary Adders), ...



Multiplexadores (MUX)



 Os Multiplexadores ou MUX são circuitos que, possuindo várias entradas e uma só saída, permitem selecionar uma dessas entradas reproduzindo-a na saída. Essa seleção é feita através de um código binário que é aplicado às entradas (ou linhas) de seleção.


 Estes circuitos são utilizados para diversas finalidades, como sejam: seleção de dados, conversão paralelo-série, implementação de funções lógicas, ...



Multiplexadores (MUX)



- A Figura mostra o símbolo lógico para um multiplexador (MUX) de 4
 bits.
- Existem duas linhas de seleção de dados porque com dois bits de seleção, qualquer uma das quatro linhas de entrada de dados pode ser selecionada.








Multiplexadores (MUX)



Diagrama Lógico:



$$Y = D_0 \overline{S_1} \overline{S_0} + D_1 \overline{S_1} S_0 + D_2 S_1 \overline{S_0} + D_3 S_1 S_0$$








Exercício



Considerando:




Sabendo que $D_0 = 0$, $D_1 = 0$, $D_2 = 1$, $D_3 = 0$, $S_0 = 1$ e $S_1 = 0$, qual é o nível lógico da saída? A saída é 0 (zero).







 As formas de onda da entrada de dados e das entradas de seleção de dados vistas na Figura abaixo são aplicadas no multiplexador mostrado na Figura anterior. Determine a forma de onda de saída em relação às entradas.









Politécnico de Coimbra

• As formas de onda da entrada de dados e das entradas de seleção de dados vistas na Figura abaixo são aplicadas no multiplexador mostrado na Figura anterior. Determine a forma de onda de saída em relação às entradas.












estados binários das de seleção entradas de dados durante cada intervalo determina qual dado entrada é selecionado. As de seleção entradas de dados pela passam sequência binária repetitiva: 00, 01, 10, 11, 00, 01, 10, 11...







 O CI 74HC157, bem como a sua versão LS, consiste em quatro multiplexadores de 2 entradas separados.

 Cada um dos quatro multiplexadores compartilha a linha de seleção de dados e a entrada de habilitação.

 Como existem apenas duas entradas a serem selecionadas em cada multiplexador, uma única entrada de seleção de dados é suficiente.







 Um nível BAIXO na entrada de habilitação permite que o dado da entrada selecionada passe para a saída.


Um nível ALTO na entrada evita a passagem do dado para a saída;
 ou seja, com a entrada nesse estado os multiplexadores estão desabilitados.

 Este dispositivo pode ser comercializado em outras famílias CMOS e TTL.



• Um **nível BAIXO** na entrada de habilitação permite que o dado da entrada selecionada passe para a saída.

Connection Diagram



Function Table

Inputs				Output Y	
Strobe	Select	Α	В	Output	
н	Х	×	×	L	
L	L	L	×	L	
L	L	н	×	н	
L	н	X	L	L	
L	н	X	Н	Н	

H = High Level, L = Low Level, X = Don't Care






- Relativamente ao circuito anterior, verifica-se o seguinte:
 - ☐ Strobe = H "desactiva" o circuito
 - ☐ Strobe = L "deixa o circuito funcionar"
 - ☐ As letras **X** presentes nas entradas da tabela de verdade, significam: "qualquer que seja o valor lógico da entrada…"
 - ☐ Select seleciona uma das entradas A ou B esta seleção é comum aos 4 Multiplexadores
 - ☐ A saída Y reproduz a entrada selecionada









Os quatro multiplexadores são indicados por um contorno retangular e que as entradas comuns aos quatro multiplexadores são indicadas como entradas de um bloco com entalhes na parte superior, o qual é denominado de bloco de controle comum. Todas as identificações dentro do bloco MUX superior se aplicam aos outros blocos abaixo dele.







• Observe as identificações 1 e $\overline{1}$ nos blocos MUX e a identificação G1 no bloco de controle comum (exemplo do sistema de notação de dependência especificado no padrão 91-1984 da ANSI/IEEE).

 Nesse caso, G1 indica uma relação AND entre a entrada de seleção de dados e as entradas de dados com indicações 1 ou 1. (O 1 significa que a relação AND se aplica ao complemento da entrada G1).





 Noutras palavras, quando a entrada de seleção de dados for nível ALTO, as entradas B dos multiplexadores são selecionadas; e quando a entrada de seleção de dados for nível BAIXO, as entradas A são selecionadas.

Um "G" é sempre usado para indicar uma dependência AND.



Multiplexador 8 entradas (CI 74LS151)




Note-se que as saídas Y e W são complementares uma da outra.

Connection Diagram

Function Table

Dual-In-Line Package



54151A/75151A

	Inputs			Outputs	
	Select		Strobe	v	w
С	В	Α	s	•	
×	X	×	Н	L	Н
L	L	L	L	D0	D0
L	L	н	L	D1	D1
L	н	L	L	D2	D2
L	н	н	L	D3	D3
н	L	L	L	D4	D4
н	L	н	L	D5	D5
н	н	L	L	D6	D6
н	н	Н	L	D7	D7


H = High Level, L = Low Level, X = Don't Care





Multiplexador 8 entradas







Multiplexador 8 entradas



- Tem oito entradas de dados e, portanto, três entradas de seleção de dados, ou endereço.
- Três bits são necessários para selecionar qualquer uma das oito entradas de dados (2³ = 8).
- Um nível BAIXO na entrada de habilitação permite que a entrada de dados selecionada passe para a saída.
- A saída de dados e o seu complemento estão disponíveis.
- Neste caso não existe um bloco de controle comum porque existe apenas um multiplexador a ser controlado, e não quatro como no CI 74HC157.
- A indicação G_7^0 dentro do símbolo lógico representa a relação AND entre as entradas de seleção de dados e cada uma das entradas de dados (de 0 a 7).










Use CIs 74LS151 e qualquer outra lógica necessária para multiplexar
 16 linhas de dados numa única linha de dados de saída.









• A Figura mostra uma implementação desse sistema. São necessários quatro bits para selecionar uma das 16 entradas de dados ($2^4 = 16$).

 Na aplicação a entrada de habilitação é usada como o bit de seleção de dados mais significativo.

 Quando o bit mais significativo (MSB) no código de seleção de dados for nível BAIXO, o CI 74LS151 à esquerda será habilitado, sendo que um dos dados de entrada (D₀ a D₇) será selecionado pelos outros três bits de seleção de dados.





• Quando o MSB da seleção de dados for nível ALTO, o CI 74LS151 à direita será habilitado, sendo que uma das entradas de dados (D_8 a D_{15}) será selecionada.

 O dado da entrada selecionada passa então pela porta OR negativa saindo pela única linha de saída.





Em nível BAIXO seleciona A₂A₂A₄A₀ Em nível ALTO seleciona $B_3B_2B_1B_0$ Seleção de dados BCD/7 seg MUX D 74LS157 74LS47 LSD BCD: A3A2A1A0 Displays de MSD BCD: $B_3B_2B_1B_0$ catodo comum Em nível BAIXO seleciona o LSD Digito B Dígito B Em nível ALTO seleciona o MSD (MSD) (LSD) Decodificador $1Y_0$ $1Y_1$ B_1 $1Y_3$ *Pode ser necessário um O G1 (EN) circuito de buffer drive $1Y_4$ adicional Em nível BAIXO habilita o display de 7 segmentos do tipo anodo comum 174LS139







• Os dois dígitos BCD $(A_3A_2A_1A_0 \ e \ B_3B_2B_1B_0)$ são aplicados nas entradas do multiplexador.

• Uma onda quadrada é aplicada na linha de seleção de dados, sendo que quando essa linha for nível BAIXO, os bits A $(A_3A_2A_1A_0)$ passam para as entradas do decodificador de BCD para 7 segmentos (74LS47).





 Um nível BAIXO na entrada de seleção de dados é aplicado também na entrada A1 do decodificador de 2 linhas para 4 linhas (74LS139), ativando então a saída 0 deste CI e habilitando o display do dígito A conectando efetivamente o seu terminal comum em GND.

Assim, o dígito A estará ligado (on) e o dígito B desligado (off).







Quando a linha de seleção de dados for para nível ALTO, os bits B
 (B₃B₂B₁B₀) passam para as entradas do decodificador de BCD para 7 segmentos.

 A saída 1 do CI decodificador 74LS139 é ativada, habilitando então o display do dígito B.

Agora o dígito B estará ligado (on) e o dígito A desligado (off).



 O ciclo repete-se na frequência da onda quadrada na entrada de seleção de dados.

 Essa frequência tem que ser alta o suficiente (cerca de 30 Hz) para evitar cintilações (flickers) conforme os displays dos dígitos são multiplexados.





 Implemente a função lógica especificada na Tabela usando um CI 74LS151 (seletor/multiplexador de dados de 8 entradas). Compare esse método com uma implementação que usa portas lógicas discretas.

	ENTRADAS	SAÍDA	
A ₂	A	Αo	Y
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	0





 A partir da tabela-verdade Y é nível 1 para as seguintes combinações das variáveis de entrada: 001, 011, 101 e 110.

Para todas as outras combinações, Y é nível 0.

ENTRADAS A ₂ A ₁ A ₀			SAÍDA Y
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	0









 Para essa função ser implementada com o seletor de dados definido, a entrada de dados selecionada para cada uma das combinações apresentadas tem que ser conectada ao nível ALTO (5 V). Todas as outras entradas de dados têm que ser conectadas ao nível BAIXO.


 A implementação dessa função com portas lógicas necessitaria de quatro portas AND de 3 entradas, uma porta OR de 4 entradas e três inversores, a menos que essa expressão possa ser simplificada.







Politécnico de Coimbra



ENTRADAS A ₂ A ₁ A ₀			SAÍDA Y
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	0

$$-Y = \overline{A}_{2}\overline{A}_{1}A_{0} + \overline{A}_{2}A_{1}A_{0} + A_{2}\overline{A}_{1}A_{0} + A_{2}A_{1}\overline{A}_{0}$$





Exercícios



1. Identifique cada dispositivo a seguir: 74LS157 e 74LS151

2. Um CI 74LS151 tem alternadamente níveis BAIXO e ALTO nas suas entradas de dados começando por D₀. As linhas de seleção de dados são recebem uma sequência de contagem binária (000, 001, 010 e assim por diante) numa frequência de 1 kHz. A entrada de habilitação é nível BAIXO. Descreva a forma de onda na saída de dados.

3. Descreva resumidamente a finalidade de cada um dos seguintes dispositivos vistos na Figura do slide 24: 74LS157, 74LS47 e 74LS139



Um demultiplexador (DEMUX) basicamente inverte a função da multiplexação.

Recebe informações digitais a partir de uma linha e as distribui para um determinado número de linhas de saída.

Por essa razão, o demultiplexador também é conhecido como distribuidor de dados. Conforme estudaremos, os decodificadores também podem ser usados como demultiplexadores.









Um DEMUX pode, por exemplo, ser usado como Desmultiplexador de Clock (relógio), direcionando este sinal para o destino determinado pelas linhas de seleção.


Pode igualmente ser usado como parte de um sistema síncrono de transmissão de dados em série, entre um emissor e um recetor remoto (existirá um MUX no lado emissor e um DEMUX no lado recetor).







 A Figura mostra o circuito de um demultiplexador (DEMUX) de 1 linha para 4 linhas.












 A linha de entrada de dados está conectada em todas as portas AND.

 As duas linhas de seleção de dados habilitam uma porta de cada vez, e os dados que aparecem na linha de entrada de dados passam, através da porta selecionada, para a linha de saída de dados associada.





• A forma de onda de entrada de dados em série e as entradas de seleção de dados (S_0 e S_1) são mostradas na Figura. Determine as formas de onda da saída de dados D_0 a D_3 para o demultiplexador visto na Figura.










Observe que as linhas de seleção seguem uma sequência binária de forma que cada bit sucessivo de entrada é direcionado para D_0 , D_1 , D_2 e D_3 na sequência, conforme mostra as formas de onda vistas na Figura.








CI Demultiplexador 74HC154



Este dispositivo e outros
 decodificadores também podem
 ser usados em aplicações de
 demultiplexação.

 Em aplicações como demultiplexador, as linhas de entrada são usadas como linhas de dados.








CI Demultiplexador 74HC154



Uma das entradas de seleção de chip é usada como linha de entrada de dados, enquanto a outra entrada de seleção de chip é mantida em nível BAIXO para habilitar a porta AND negativa inferior interna parte na diagrama.







Exercícios



4. Em geral, como um decodificador pode ser usado como um demultiplexador?

5. O CI demultiplexador 74HC154 mostrado na Figura do slide anterior tem um código binário de 1010 nas linhas de seleção de dados e a linha de entrada de dados é nível BAIXO. Quais são os estados das linhas de saída?







