Introdução à Arquitetura de Computadores

Os Blocos Combinatórios Básicos Circuitos Sequenciais e Máquinas de Estados

Pedro M. Lavrador

Departamento de Electrónica, Telecomunicações e Informática Universidade de Aveiro plavrador@ua.pt

Índice

- Os Blocos Combinatórios Básicos.
 - Multiplexers
 - Descodificadores
 - Somadores
- Circuitos Sequenciais
 - Latch R-S e Flip-Flops tipo D
 - Registos e Memórias
 - Máquinas e diagramas de estado

PML – IAC - 2023

2

Índice

- Os Blocos Combinatórios Básicos.
 - Multiplexers
 - Descodificadores
 - Somadores
- Circuitos Sequenciais
 - Latch R-S e Flip-Flops tipo D
 - Registos e Memórias
 - Máquinas e diagramas de estado

PML – IAC - 2023

3

Blocos Combinatórios Básicos

Multiplexer

- Um Multiplexer (multiplexador) ou Mux é um circuito com N entradas de dados e 1 saída, e com log₂N entradas de seleção que especificam qual das entradas liga à saída.
- Um Mux 2:1 tem 2 entradas de dados, uma entrada de seleção e uma saída.



PML – IAC - 2023

4

Multiplexer

- Exercício:
 - Escrever a tabela de verdade do Mux 2:1, simplificá-la e representar uma implementação do circuito usando portas lógicas.




PML – IAC - 2023


5

Blocos Combinatórios Básicos

Multiplexer

- O multiplexer pode também ser implementado usando portas *tristate*.
- Uma porta *tristate*, pode ser descrita de modo simplista como uma porta de admite um terceiro estado isto é ela pode ter à saída o estado lógico '0', '1' ou 'alta impedância'.






PML – IAC - 2023

6

Funções Lógicas com Multiplexers

- O multiplexer pode ser usado para implementar funções lógicas, servindo como implementação direta de uma tabela de verdade:
 - As variáveis lógicas são usadas como entradas de seleção;
 - As entradas do multiplexer são as constantes '0' ou '1' que implementam a função pretendida.
- Por exemplo: Implementação de uma AND com mux.





PML – IAC - 2023

7

Blocos Combinatórios Básicos

Funções Lógicas com Multiplexers

- Exercício:
 - Usar um multiplexer 8:1 para implementar a seguinte função:
 - $Y = A.\overline{B} + \overline{B}.\overline{C} + \overline{A}.B.C$
 - É possível implementar a função anterior usando um multiplexer 4:1?

PML – IAC - 2023

8

Índice

- Os Blocos Combinatórios Básicos.
 - Multiplexers
 - Descodificadores
 - Somadores
- Circuitos Sequênciais
 - Latch R-S e FlipFlops tipo D
 - Registos e Memórias
 - Máquinas e diagramas de estado

PML – IAC - 2023

9

Blocos Combinatórios Básicos

Descodificador


- Um descodificador é um circuito com N entradas e 2^N saídas.
- Em cada instante está ativa a saída correspondente ao número que está representado na entrada.
 - Só está ativa uma saída em cada instante;
- O descodificador é um circuito necessário por exemplo para aceder a memórias:
 - permite selecionar a célula a partir do seu endereço.

PML – IAC - 2023

10

Descodificador

• Um descodificador de 2 entradas tem 4 saídas.




PML – IAC - 2023

Blocos Combinatórios Básicos


Descodificador

• A equação da saída Y_x corresponde ao mintermo x.



Descodificador

- O descodificador pode ser visto como um "gerador de mintermos" e portanto usado como uma base para a implementação de equações lógicas escritas na forma de soma de produtos.
- Por exemplo o operador XNOR ($Y = AB + \bar{A}\bar{B}$) pode ser implementado usando um descodificador como:



Índice

- Os Blocos Combinatórios Básicos.
 - Multiplexers
 - Descodificadores
 - Somadores
- Circuitos Sequênciais
 - Latch R-S e FlipFlops tipo D
 - Registos
 - Máquinas e diagramas de estado

PML – IAC - 2023

14

Somador Completo de um bit

 Quando fazemos uma adição em binário, de dois números: A mais B:

 $\begin{array}{c} Ci_3Ci_2Ci_10\\ A_3A_2A_1A_0\\ +B_3B_2B_1B_0\\ \hline Y_3YY_1Y_0\\ ...Co_1Co_0 \end{array}$


Na coluna i temos que considerar os bits A_i, B_i, o
 Carry In_i e calcular as saídas Y_i e Carry Out_i.

PML – IAC - 2023

15

Somador Completo de um bit

- Exercício:
 - Escreva a tabela de verdade do somador completo, considerando:
 - como entradas A, B e C_{in}
 - como saídas Y e C_{out}
 - Represente uma implementação possível do somador completo.





PML – IAC - 2023

PML - 2023

Blocos Combinatórios Básicos

nloto





Outros Circuitos Básicos

- Além dos Multiplexers, Descodificadores e Somadores são ainda blocos fundamentais:
 - Comparadores
 - Unidades aritméticas e lógicas
 - Realizam uma de várias operações possíveis.
 - A saída é escolhida com um multiplexer.
 - e Shifters

PML – IAC - 2023

19

Índice

- · Os Blocos Combinatórios Básicos.
 - Multiplexers
 - Descodificadores
 - Somadores
- Circuitos Sequenciais
 - Latch R-S e FlipFlops tipo D
 - Registos e Memórias
 - Máquinas e diagramas de estado


PML – IAC - 2023


20

Circuitos Sequenciais

Circuitos Sequenciais

- Circuitos sequenciais são aqueles em que a saída depende do valor atual e do valor passado das entradas.
- Mas, como pode um circuito manter informação sobre o valor passado das entradas?
- O circuito Bi-estável:






PML – IAC - 2023


21

Circuitos Sequenciais

A latch SR


- O circuito bi-estável guarda um bit, mas não tem entrada que permita controlar o seu estado.
- Substituindo os NOT's por NOR's criamos duas entradas no circuito:
 - O SET e o RESET.








PML – IAC - 2023

22









A latch SR

- A latch SR permite guardar um bit de estado (Q)
- O valor armazenado pode ser controlado usando as entradas Set ou Reset
- Tem um estado inválido. (S=1 e R=1)
- Precisa de ser melhorada para evitar esse estado proibido.

SR Latch Symbol



PML – IAC - 2023

27

Circuitos Sequenciais

A latch D

- A latch D tem duas entradas D e CLK
 - D são os dados a escrever na latch
 - CLK determina QUANDO os dados são escritos
- Funcionamento:
 - Quando CLK está a 1 é transparente para D (Q=D)
 - Quando CLK está a 0 guarda o valor anterior (é opaco)
- Evita o estado inválido.


D Latch Symbol CLK D Q

PML – IAC - 2023


28


PML - 2023

Circuitos Sequenciais



Circuitos Sequenciais O Flip-Flop D • O Flip-Flop D funciona como a Latch D exceto que a escrita ocorre apenas quando o relógio transita de 0 para 1. • O flip-flop é ativo na transição (edge-triggered) Há apenas um instante em que a escrita é efetuada. D Latch D Flip-Flop **Symbol Symbols** CLK D Q D Q Q PML – IAC - 2023





Índice

- · Os Blocos Combinatórios Básicos.
 - Multiplexers
 - Descodificadores
 - Somadores
- Circuitos Sequenciais
 - Latch R-S e FlipFlops tipo D
 - Registos e Memórias
 - Máquinas e diagramas de estado


PML – IAC - 2023

33

Circuitos Sequenciais

Registos

- Um Flip-Flop D, consegue armazenar um bit.
- Para armazenar N bits podemos agrupar N flip-flops D.
 - Chamamos a essa estrutura um registo de N bits.



CLK D_{3:0} 4 4 Q_{3:0}

PML – IAC - 2023

34

PML - 2023

Memórias

Armazenam de modo eficiente grandes quantidades de dados.


• Os três tipos mais comuns são:

DRAM: Dynamic Random Access MemorySRAM: Static Random Access Memory

ROM: Read Only Memory

• As memórias RAM são voláteis.

• As memórias ROM são não voláteis.




PML – IAC - 2023

35

Arrays de Memória

- A memória organiza-se como um *array* bidimensional de células de 1 bit.
- Com N bits de endereço e M bits de dados, a memória tem:
 - Número de Palavras (Depth): 2^N linhas
 - Número de bits de cada palavra (Width): M colunas
 - Tamanho: Depth x Width = 2^N x M




Memórias

18

Memória

Arrays de Memória

- Espaço de endereçamento vs Endereçabilidade
- Espaço de endereçamento
 - Conjunto de endereços possíveis = 0 a 2^N -1
 - Dimensão do Espaço de endereçamento = número de palavras.
- Endereçabilidade
 - Número de bits em cada Endereço = M = tamanho da palavra.




37

Memórias

Exemplo de um Array de memória

- Um array de memória com 2 bits de endereço e 3 bits de dados.
 - Número de Palavras (Depth): 2² = 4
 - Tamanho da palavra: 3 bits
 - É um array de 2^2 x 3 bits.
- A palavra armazenada no endereço 01 é 110.



PML – IAC - 2023


Memória: Endereço e Espaço de Endereçamento

- **Endereço** (address) um número (único) que identifica cada posição de memória. Os endereços são contados sequencialmente, começando em 0
- Espaço de endereçamento (address space) a gama total de endereços que o CPU consegue referenciar (depende da dimensão do barramento de endereços).
 - Exemplo: um CPU com um barramento de endereços de 16 bits pode gerar endereços na gama: 0x0000 a 0xFFFF (i.e., 0 a 2¹⁶-1)
- Seja uma memória com 2^k x m bits
 - O endereço é um identificador de localização com k bits.
 - O espaço de endereçamento é o conjunto de endereços entre 0
 - O conteúdo da memória são as palavras de m bits guardadas em cada endereço.

PML – IAC - 2023

Exemplo de um Array de memória

- Um array de memória com 10 bits de endereço e 32 bits de dados.
 - Número de Palavras (Número de Enderecos): 2¹⁰ = 1024
 - Tamanho da palavra: 32 bits
 - É um array de 1024 x 32 bits = 1k x 32.



PML – IAC - 2023


PML - 2023 20


Memórias


Array de memória • Operações de leitura vs Operações de Escrita. 1024-word x • Como distinguir? Address 10 32-bit — WE = Write Enable Array WE -32 • Duas operações possíveis: – WE = 1 -> Escrita • O valor das linhas Data é guardado no endereço Address — WE = 0 -> Leitura • O valor guardado no endereço Address é colocado nas linhas Data. * Se o WE for Active Low funciona ao contrário PML – IAC - 2023

Ciclo Básico de Acesso à Memória


 Como se processa o acesso para leitura ou escrita na memória?







Memórias Células de memória • Uma célula de memória é a unidade básica capaz de armazenar um bit A célula de memória tem pelo menos dois interfaces • Um para saber quando é endereçada • Um para receber/transmitir a informação Como a memória está organizada em "palavras" o endereçamento é comum a todos os bits de cada palavra: wordline. wordline funciona como um enable, i.e., seleciona a linha a ser acedida. • Só pode haver uma wordline ativa de cada vez. bitline wordline stored bit PML – IAC - 2023



Organização da memória • Um array de memória com dois bits de endereço e 3 bits de dados, pode esquematizar-se como: 2:4 Decoder bitline₀ bitline₂ bitline, wordline₃ stored stored stored Address _2 bit = **0** bit = 1 bit = 0 wordline, 10 10 stored stored stored bit = 0 bit = 1 bit = **0** wordline 01 stored stored stored bit = 1 bit = 1 bit = **0** wordline₀ 00 stored stored stored bit = 0 bit = 1 bit = 1 Data₂ Data₁ Data₀ PML – IAC - 2023

(Nota Histórica) Um visionário: Robert Dennard

Inventou a DRAM em 1966 na IBM

- Enfrentou o ceticismo dos colegas que não acreditavam que o processo funcionaria.
- Por volta de 1975 a DRAM estava em "todos" os computadores.




PML – IAC - 2023

PML - 2023

...

Memórias

RAM estática vs Dinâmica • SRAM: Static RAM - O bit é guardado em dois inversores acoplados. - O valor é mantido enquanto o circuito estiver alimentado, por isso se chama estática. - Cada célula de memória precisa de um circuito complexo. bitline wordline wordline




Memória


Tipos de Memórias

- RAM: Random Access Memory
 - Volátil: perde a informação quando é desligada.
 - Pode ser lida e escrita rapidamente.
 - Chama-se Random Access Memory, porque se pode aceder com igual facilidade a qualquer posição de memória, ao contrário das memórias de acesso sequencial como as cassetes de fita.
- ROM: Read Only Memory
 - Não volátil: mantém a informação mesmo quando é desligada.
 - O acesso para leitura é rápido.
 - Acesso para escrita é impossível ou lento.
 - Chama-se Read Only Memory, porque as primeiras memórias de facto eram programadas ainda em fábrica ou escritas por um processo destrutivo.
 - Atualmente isto já não é verdade com a tecnologia Flash Memory.

PML – IAC - 2023

Memórias Memória ROM Notação Pontual: O descodificador opera como um gerador de mintermos. Cada coluna faz o OR dos mintermos selecionados assinalando-os com os pontos. 2:4 Address Data Decoder 11 0 1 0 Address 2 10 10 1 0 depth 1 01 1 0 01 00 1 0 00 Data₂ Data₁ Data₀ width PML – IAC - 2023





Memórias

(Nota Histórica) Outro Visionário: Fujio Masuoka

- Trabalhou na Toshiba em circuitos rápidos e memórias.
- De forma não autorizada conduziu um projeto à noite e aos fins de semana no final da década de 70.
- O processo de limpar a memória pareceu-lhe semelhante ao flash de uma máquina.
- A Toshiba demorou a comercializar.
- A Intel lançou a memória flash no mercado em 1988.
- Atualmente é um negócio de 25 mil milhões de dólares por ano.



PML – IAC - 2023

55

Índice

- Os Blocos Combinatórios Básicos.
 - Multiplexers
 - Descodificadores
 - Somadores
- Circuitos Sequenciais
 - Latch R-S e FlipFlops tipo D
 - Registos e Memórias
 - Máquinas e diagramas de estado

PML – IAC - 2023

56

Máquinas e Diagramas de Estado

- Uma máquina de estados é um circuito que:
 - Tem vários estados possíveis;
 - O estado atual é armazenado num registo (conjunto de flip-flops);
 - O estado muda na transição do relógio;
 - O sistema é sincronizado pelo relógio
- Regras de composição de circuitos sequenciais:
 - Cada elemento do circuito é um registo ou um circuito combinatório
 - Pelo menos um elemento do circuito é um registo
 - Todos os registos partilham o mesmo relógio
 - Todos os caminhos cíclicos têm de conter pelo menos um registo


PML – IAC - 2023

57

Circuitos Sequenciais: Máquinas e Diagramas de Estado

Máquinas e Diagramas de Estado

- Um registo de estado:
 - Guarda o estado atual
 - Carrega o próximo estado na transição do relógio
- Lógica combinatória:
 - Calcula o próximo estado
 - Calcula as saídas



Circuitos Sequenciais: Máquinas e Diagramas de Estado Máquinas e Diagramas de Estado Máquinas de estado síncronas (Máquinas de Moore): A saída depende apenas do estado atual. - i.e., só há mudanças na saída quando há transições de estado. Máquinas de estado assíncronas (Máquinas de Mealy): A saída depende do estado e das entradas. Moore FSM CLK next next inputs outputs Mealy FSM CLK [⊥]k_{, state} next inputs output outputs logic PML – IAC - 2023

Circuitos Sequenciais: Máquinas e Diagramas de Estado


Máquinas e Diagramas de Estado

- Procedimento de projeto de Máquinas de Estados (Moore)
 - 1. Identificar entradas e saídas.
 - 2. Desenhar o diagrama de estados e transições.
 - 3. Escrever a tabela de transição de estados.
 - Em função do estado atual e das entradas.
 - 4. Escrever a tabela das saídas (em função do estado).
 - 5. Escrever (e simplificar) as equações booleanas:
 - da lógica do próximo estado
 - da lógica de saída.
 - 6. Desenhar o esquema do circuito.

PML – IAC - 2023

60

- Implementar uma máquina de estados que controle as luzes de um semáforo.
 - Deve implementar a sequência Verde, Amarelo, Vermelho.



- Assume-se que os tempos de ativação de cada cor são iguais.
- Para já assume-se que não existe nenhuma intervenção dos utilizadores.

PML – IAC - 2023

61

Exercício: Semáforo




- 1º passo: Identificação de Entradas e Saídas
 - Entradas: Não tem. (não existe nenhuma intervenção dos utilizadores)
 - Saídas: G,Y, R (as cores do semáforo)
 - 1 = cor acesa
 - 0 = cor apagada

PML – IAC - 2023

62



- 2º passo: Desenhar o Diagrama de Estados e transições:
 - O Sistema terá três estados: Verde, Amarelo e Vermelho
 - As transições entre estados são também indicadas.



Exercício: Semáforo



- 3º passo: Escrever a tabela de transições entre estados (em função do estado atual e das entradas):
 - Neste caso não há entrada!
- Primeira etapa é arranjar (escolher) a codificação de cada estado.
- Temos 3 estados -> precisamos de 2 bits para codificar cada estado.
 - Chamamos aos bits de estado S₁ e S₀

Estado	Codificação S ₁ S ₀
Estado Verde	0 0
Estado Amarelo	0 1
Estado Vermelho	10



PML – IAC - 2023



- 3º passo: Escrever a tabela de transições entre estados (em função do estado atual e das entradas):
 - Neste caso não há entrada!
- 2ª etapa é a tabela de transições
 - S_1^+ e S_0^+ representam o próximo valor de $S_1^-S_0^-$

Estado	Codificação S ₁ S ₀
Estado Verde	0 0
Estado Amarelo	0 1
Estado Vermelho	10

Estado Atual	Estado Seguinte S ₁ + S ₀ +
0 0	0 1
0 1	1 0
1 0	0 0
1 1	X X




PML – IAC - 2023

Exercício: Semáforo



• 4º passo: Escrever a tabela das saídas (em função do estado).

Estado Atual	Saídas		
S ₁ S ₀	G	Υ	R
0 0	1	0	0
0 1	0	1	0
10	0	0	1
1 1	Χ	Χ	Χ



PML – IAC - 2023



• 5º passo: Escrever e simplificar as equações da lógica do estado seguinte e das saídas.

Estado Atual S ₁ S ₀	Estado Seguinte S ₁ ⁺ S ₀ ⁺
0 0	0 1
0 1	1 0
1 0	0 0
1 1	X X

$$S_1^+ = \overline{S_1}S_0$$

$$S_0^+ = \overline{S_1} \overline{S_0}$$

Estado Atual	Saídas		
S_1S_0	G	Υ	R
00	1	0	0
01	0	1	0
10	0	0	1
11	Х	Х	Х

$$G = \overline{S_1} \overline{S_0}$$
$$Y = \overline{S_1} S_0$$

$$R = S_1 \overline{S_0}$$




PML – IAC - 2023






• 6º passo: Desenhar o esquema do circuito.



Exercício: Semáforo (com entrada de peões)

- Implementar uma máquina de estados que controle as luzes de um semáforo.
 - Deve implementar a sequência Verde, Amarelo, Vermelho.



- Assume-se que os tempos de ativação de cada cor são iguais.
- Se o peão pressionar o botão o próximo estado é Vermelho independentemente do estado atual.


PML – IAC - 2023


Exercício: Semáforo (com entrada de peões)



- 1º passo: Identificação de Entradas e Saídas
 - Entradas: Peão (P)
 - Saídas: G,Y, R (as cores do semáforo)
 - 1 = cor acesa
 - 0 = cor apagada

PML – IAC - 2023





Exercício: Semáforo (com entrada de peões)





- 3º passo: Escrever a tabela de transições entre estados (em função do estado atual e das entradas):
 - Neste caso há entrada P.
- A tabela de transições agora depende do

estado atual e da entrada P.

Estado Atual	Entrada	Estado Seguinte
S ₁ S ₀	P	S ₁ + S ₀ +
0 0	0	0 1
0 0	1	1 0
0 1	0	10
0 1	1	10
10	0	0 0
10	1	1 0
11	0	X X
11	1	X X

PML – IAC - 2023






Exercício: Semáforo (com entrada de peões)



- 4º passo: Escrever a tabela das saídas (em função do estado).
- Igual ao exemplo anterior:
 - A saída só depende do estado atual.

Estado Atual	Saídas		
S_1S_0	G	Υ	R
00	1	0	0
01	0	1	0
10	0	0	1
11	Χ	Χ	Χ

PML – IAC - 2023



Exercício: Semáforo (com entrada de peões)



- 5º passo: Escrever e simplificar as equações da lógica do estado seguinte e das saídas.
- As equações das saídas G,Y e R mantêm-se.

Estado Atual	Entrada	Estado Seguinte
S ₁ S ₀	P	S ₁ ⁺ S ₀ ⁺
0 0	0	0 1
0 0	1	1 0
0 1	0	10
0 1	1	10
10	0	0 0
10	1	1 0
11	0	X X
11	1	X X

S₁ S	n	S_1^{T}			
P	00	01	11	10	
0	0	1	х	0	$S_1^+ = P + S_0$
1	1	1	Х	1	_


S₁ S	n	S_0^+			
P	00	01	11	10	
0	1	0	Х	0	$S_0^+ = \bar{P} \bar{S_1} \bar{S_0}$
1	0	0	Х	0	$ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \$

PML – IAC - 2023

Exercício: Semáforo (com entrada de peões)




• 6º passo: Desenhar o esquema do circuito.



Exercício 2: Detetor de sequências

- Exercício:
- A Alice quer implementar um detetor de sequências que recebe como entrada 0's e 1's e ativa a saída sempre que detetar a sequência 01.
- 1º identificar entradas e saídas:
 - Entradas: o bit da sequência
 - Saída: 1 se as entradas anteriores foram 01, 0 nos outros casos.
- 2º desenhar o diagrama de estados e transições



State	Encoding
S0	00
S1	01
S2	10

Circuitos Sequenciais: Máquinas e Diagramas de Estado

PML – IAC - 2023


77

Exercício: Detetor de sequências

• 3º escrever a tabela de transições de estados:

	rent ate	Inputs	Next	State
S_1	S_0	A	S'_1	S'_0
0	0	0	0	1
0	0	1	0	0
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	0	0

State	Encoding
S0	00
S1	01
S2	10




78

Exercício: Detetor de sequências

• 4º escrever a tabela das saídas em função do estado:

Curren	t State	Output
S_1	S_0	Y
0	0	
0	1	
1	0	




79

Circuitos Sequenciais: Máquinas e Diagramas de Estado

Exercício: Detetor de sequências

• 5º escrever as equações booleanas da lógica de saída e da lógica do próximo estado:


Current State		Inputs	Next State		
S_1	S_0	A	S'_1	S'_0	
0	0	0	0	1	
0	0	1	0	0	
0	1	0	0	1	
0	1	1	1	0	
1	0	0	0	1	
1	0	1	0	0	
PML – IAC					



80

Exercício: Detetor de sequências

- 5º escrever as equações booleanas da lógica de saída e da lógica do próximo estado:
 - $-S_1' = AS_0$
 - $S_0' = \bar{A}$
 - $Y = S_1$
- 6º desenhar o circuito



PML – IAC - 2023

81

Circuitos Sequenciais: Máquinas e Diagramas de Estado

Máquinas e Diagramas de Estado

- Exercício:
- Projetar uma máquina de estados que implemente um contador módulo 4.
- A sequência de contagem é 0, 1, 2, 3, 0, 1, 2, 3, 0, ...
- Esta máquina de estados tem duas particularidades:
 - A saída atual é igual ao estado atual
 - O próximo estado apenas depende do estado atual

PML – IAC - 2023

82