# Architektura Systemów Komputerów Laboratoria


Sprawozdanie z układów logicznych	Rok 2021
1.Nazwisko i imię – sprawozdanie pierwsze: Wiktor Sadowy (260373) Filip Strózik (260377)	Ćwiczenie nr: 4
2.Nazwisko i imię – sprawozdanie drugie: Wiktor Sadowy (260373) Filip Strózik (260377)	Temat ćwiczenia: Analiza układu synchronicznego
Grupa laboratoryjna nr (u prowadzącego): Z01-45i	<b>Dzień tygodnia:</b> Piątek
Płyta montażowa nr (z tyłu nadajnika):	<b>Godziny zajęć (od-do):</b> 17:05-18:45

## Spis treści

1.	Cel zadania	3
2.	Wstęp (zagadnienia do samodzielnego opracowania)	3
3.	Układ synchroniczny	4
4.	Typy przerzutników	5
5.	Przerzutnik typu D	5
6.	Tablica stanów przerzutnika typu D	6
7.	Przerzutnik typu JK	7
8.	Tablica stanów przerzutnika typu JK	8
9.	Zastosowania przerzutników	8
10.	Analiza układu I	9
11.	Analiza układu zawierającego bramki NAND i bramkę NOR	10
12.	Analiza układu wykorzystującego przerzutniki JK	14
13.	Wnioski	19
14.	Spis użytych układów	19
15.	Bibliografia oraz link do układów	22

#### 1. Cel zadania

Naszym zadaniem jest analiza układu synchronicznego i przekształcenie go na układ zawierający bramki NAND. Nie możemy do realizacji tego zadania użyć jakiejkolwiek bramki AND lub OR. Nie możemy też używać bramki NOT oraz bramek NAND do realizacji bramki NOT. Możemy wykorzystać maksymalnie jedną bramkę NOR. Układ skonstruowany zgodnie z podanymi zasadami ma się zachowywać identycznie jak układ synchroniczny, którego schemat jest poniżej:



Dodatkowo mamy zrealizować powyższy układ używając dwóch przerzutników typu JK (cały układ ma dodatkowo zawierać 1 bramkę NOT i 2 bramki AND).

#### 2. Wstęp (zagadnienia do samodzielnego opracowania)

Zanim zaczniemy zadanie zdefiniujmy kilka pojęć z których będziemy korzystać podczas wykonywania zadania:

- a) Analiza układu synchronicznego żeby zrealizować zadanie należy dokonać analizy
  podanego układu synchronicznego. Analizę zaczynamy od konkretnego schemat logicznego
  układu którego funkcję należy odczytać. Rezultatem końcowym będzie tablica przejść-wyjść
  opisująca zachowanie układu synchronicznego z której będziemy potem korzystać aby móc
  zrealizować dany układ za pomocą bramek
- b) Rodzaje przerzutników w tym zadaniu będziemy korzystać z przerzutników typu D oraz JK. Dokładny opis tych przerzutników znajduje się w punktach 3-7
- c) Układy wzbudzeń wejść przerzutników tablica funkcji wzbudzeń przedstawia związek między stanami na wyjściach przerzutnika a stanami na wejściach danego przerzutnika. Poniższa tabela prezentuje tablicę funkcji wzbudzeń dla przerzutnika JK

$y^t \longrightarrow y^{t+1}$	J <sup>t</sup> K <sup>t</sup>
0 -> 0	0 —
0> 1	1 —
1 → 0	<b>—</b> 1
1 → 1	<b>-</b> 0

przerzutnik JK, 
$$-\in \{0,1\}$$

 d) Układ wyjść układu synchronicznego – tablica wyjść pokazuje nam zależność stanu na wyjściu od poprzedniego stanu układu. Poniższa tabela reprezentuje tablicę wyjść dla układu Moore'a, którego stan na wyjściach zależy od poprzedniego stanu układu

b)	$y_1y_2$	Z
	0 0	0
	0 1	_
	1 1	0
	1 0	1

e) Tablica przejść-wyjść – tablica opisująca zachowanie układu synchronicznego. Podajemy w niej poprzednie stany przerzutnika, stany na wejściach oraz stany na wyjściach. Poniżej jest pokazania przykładowa tablica przejść-wyjść dla układu Moore'a, którego zadaniem jest wykrywanie sekwencji "101" na wejściu


b) \x	t			
$y_1^t y_2^t$	0	1	$Z^{t}$	
$B_1 = 00$	00	10	0	
$B_2 = 01$	11	10	1	
$B_4 = 11$	00	01	0	
$B_3 = 10$	11	10	0	t+1t+1
uk	ład M	loore'	a	$y_1$ $y_2$

f) Tablica stanów – tablica opisująca zależność pomiędzy stanami na wejściach przerzutnika a stanami na wyjściach przerzutnika. Poniżej została zaprezentowana tablica stanów dla przerzutnika typu JK. Możemy zauważyć, że w tabeli mamy też podany poprzedni stan przerzutnika.

y <sup>t</sup>	J <sup>t</sup>	$K^{t}$	y <sup>t+1</sup>
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	1
1 1 1	0	1	0
1	1	0	1
1	1	1	0

## 3. Układ synchroniczny

Układ synchroniczny to typ układu sekwencyjnego. Stan wyjść tego układu zależy od stanu wejść układu oraz od poprzedniego stanu nazywanego stanem wewnętrznym, który jest pamiętany w pamięci (zepole rejestrów). Poniższy rysunek wizualizuje jak działa układ synchroniczny



W porównaniu do układów asynchronicznych gdzie zmiana sygnałów wejściowych natychmiast powoduje zmianę wyjść, w układach synchronicznych zmiana stanu wewnętrznego następuje wyłącznie w określonych chwilach, które wyznacza sygnał zegarowy.

Każdy układ synchroniczny zawiera wejście zegarowe, które jest oznaczone symbolami C, CLK lub CLOCK. Bardzo często w układach synchronicznych dochodzi do sytuacji, że mimo braku zmiany stanu wejść, stan wewnętrzny może w kolejnych taktach zegara ulec zmianie.


#### 4. Typy przerzutników

Wyróżniamy następujące typy przerzutników:

- a) typu RS
- b) typu D
- c) typu T
- d) typu JK
- e) typu JK-mS
- f) typu RS (synchroniczny i asynchroniczny)

Wszystkie przerzutniki, oprócz przerzutnika typu RS, są układami synchronicznymi. W tym zadaniu będziemy korzystać z przerzutnika typu D oraz przerzutnika typu JK, więc skupimy się na opisie tych przerzutników.

## 5. Przerzutnik typu D




Rysunek 1. Symbol przerzutnika typu D

D – wejście informacyjne

Q – wyjście

 $ar{Q}$  – wyjście zanegowane



Rysunek 2. Przerzutnik typu D zbudowany z bramek NAND

D – wejście informacyjne

Q – wyjście

 $ar{Q}$  – wyjście zanegowane

Clk - zegar

Przerzutnik typu D jest jednym z podstawowych rodzajów przerzutników synchronicznych. Przerzutnik przepisuje stan wejścia informacyjnego D na wyjście Q. Przepisanie informacje następuje wyłącznie przy odpowiednim stanie wejścia zegarowego.

Przeważnie w przerzutnikach typu D jest stosowana synchronizacja zboczem zegara czyli przejście z jednego stanu do drugiego, ale też stosuje się Latch zwany zatrzaskiem, który polega na tym, że w gdy jest przyłożony stan wysoki na wejściu zegarowym to wyjście Q powtarza stany podawane na wejściu D aż do momentu zmiany stanu zegara gdzie następuje "zatrzaśnięcie" przerzutnika i od tej chwili informacja na wyjściu Q pozostaje niezmienna aż do następnego taktu zegarowego.

## 6. Tablica stanów przerzutnika typu D

Działanie przerzutnika typu D można opisać za pomocą tablicy stanów, która obrazuje stan wyjścia dla podanych wejść oraz dla podanego stanu zegara.

clk	D	Q	Q
0	0	Q	Q
0	1	Q	ā
1	0	0	1
1	1	1	0

Rysunek 3. Tablica stanów przerzutnika typu D


clk – zegar

D - wejście informacyjne

Q – wyjście

 $ar{Q}$  – wyjście zanegowane

## 7. Przerzutnik typu JK




Rysunek 4. Symbol przerzutnika typu JK

Q – wyjście

 $ar{Q}$  – wyjście zanegowane

J, K – wejścia informacyjne



Rysunek 5. Przerzutnik typu JK

Q – wyjście

 $ar{Q}$  – wyjście zanegowane

J, K – wejścia informacyjne

CLK – wejście zegarowe

Przerzutnik typu JK jest jednym z podstawowych rodzajów przerzutników synchronicznych. Przerzutnik ten posiada wejścia informacyjne J, K, zegarowe CLK, wyjście proste Q oraz jego negację  $\overline{Q}$ . Podanie stanu uwysokiego na wejście J powoduje ustawienie przerzutnika (co powoduje pojawieniem się stanu wysokiego na wyjściu Q). Ustawienie wejścia K w stan wysoki przestawia przerzutnik w stan niski. Jeżeli na obydwu wejściach został podany stan wysoki to nastąpi zmiana stanu przerzutnika na stan przeciwny.

#### 8. Tablica stanów przerzutnika typu JK

Inp	uts	Outputs
J	κ	$Q_n - Q_{n+1}$
0 0 0 1 1 1	0 0 1 1 0 0	0 → 0 1 → 1 0 → 0 1 → 0 0 → 1 1 → 1 0 → 1 1 → 0

Rysunek 6. Tabela stanów przerzutnika typu JK

J, K – wejścia informacyjne


 $Q_n-Q_{n+1}$  – zmiana stanu wyjścia po jednym takcie zegara

## 9. Zastosowania przerzutników


Przerzutniki są układami synchronicznymi. Oznacza to, że stan na wyjściu przerzutnika jest zależny nie tylko od stanów na wejściu ale też od poprzedniego stanu na przerzutniku. Dzięki temu możemy używać przerzutników w następujacych urządzeniach:

- a) Licznikach układach cyfrowych, których zadaniem jest zliczanie wystąpień sygnału zegarowego. Do konstrukcji liczników używa się przerzutników typu JK
- b) Dzielnikach częstotliwości układach elektronicznych które służą do zmniejszenie generowanej lub mierzonej częstotliwości. Do konstrukcji dzielników częstotliwości można użyć np. przerzutników typu D
- Rejestrów przesuwających rejestrów zbudowanych z przerzutników połączonych ze sobą w taki sposób, że co każdy takt impulsa zegarowego stan na jednym przerzutniku przemieszcza się do kolejnego przerzutnika
- d) Nośniki danych możemy skorzystać z tego, że stan na wyjściu przerzutnika zależy nie tylko od stanu na wejściu, ale też od poprzedniego stanu na wyjściu i użyć tego do konstrukcji prostego nośnika danych
- e) Jako urządzenie do transferu danych zazwyczaj używa się do tego rejestrów przesuwających, które są zbudowane z przerzutników

## 10. Analiza układu I



Rysunek 7. Układ synchroniczny 1



Rysunek 8. Przykładowa realizacja układu 1 w CircuitVerse


Korzystając z tabeli stanów przerzutnika typu D (rysunek 6) możemy przeanalizować działanie powyższego układu i ustalić jak powinna wyglądać tabela przejść-wyjść układu.

X	0	1	Z
y1,y2			
00	00	10	0
01	00	11	1
10	00	01	0



Tabela 1. Tablica przejść-wyjść układu 1

Działanie powyższego układu możemy też przedstawić za pomocą grafu.



Rysunek 9. Graf stanu układu I.

Korzystając z tablicy przejść-wyjść układu (tabela 1) możemy ustalić jak będą wyglądać wyniki analizy układu zgodnie z treścią zadania

czas	<b>t</b> <sub>5</sub>	t <sub>4</sub>	t <sub>3</sub>	t <sub>2</sub>	t <sub>1</sub>	t <sub>o</sub>
Χ	1	1	1	1	0	0
y1,y2	11	11	01	10	00	00
Z	0	0	1	1	0	0

Tabela 2. Wyniki analizy układu 1

#### 11. Analiza układu zawierającego bramki NAND i bramkę NOR

Aby móc zrealizować układ za pomocą bramek NAND i jednej bramki NOR, korzystamy z praw De Morgana:

Stan na wejściu D pierwszego przerzutnika możemy opisać następującą zależnością:

$$D_1 = A_1 + B_1 = \overline{\overline{A_1} * \overline{B_1}}$$

Gdzie:

$$A_1 = x * \overline{y_1}, B_1 = x * y_2$$

Stan na wejściu D drugiego przerzutnika możemy opisać następującą zależnością:

$$D_2 = A_2 + B_2 = \overline{\overline{A_2} * \overline{B_2}}$$

Gdzie:

$$A_2 = y_1 * x$$
,  $B_2 = y_2 * x$ 


Należy zauważyć, że jeżeli chcemy uzyskać układ identyczny do tego podanego w treści zadania musimy zastąpić wszystkie bramki NOR i AND bramkami NAND. Tylko wówczas otrzymamy układ w którym powyższe zależności będą spełnione.

Końcową bramkę AND, której wejściami są wyjścia z przerzutników możemy zastąpić bramką NOR korzystając z następującej zależności:

$$A*B=\overline{\bar{A}+\bar{B}}$$


Należy zauważyć, że żeby móc skorzystać z tej zależności musimy na wejściu NOR dać stan z zanegowanych wyjść obu przerzutników.

Korzystając z powyższych zależności tworzymy schemat logiczny układu z użyciem bramek NAND oraz jednej bramki NOR.



Rysunek 8. Schemat logiczny układu zrealizownay za pomocą bramek NAND i jednej bramki NOR

#### Schemat podłączenia układu realizujący wyżej wymienioną funkcję:



Rysunek 9. Schemat podłączenia układu realizujący wyżej wymienioną funkcję.

Celem potwierdzenia, że układ stworzony z bramek NAND jest identyczny do tego w treści zadania dokonujemy jego analizy

LD	WEJŚCIA		WYJŚCIA NA PRZERZUTNIKACH		WYJŚCIE
LP.	CLK	Х	y1 y2		Z
1	0	0	0	0	0
2	1	0	0	0	0
3	0	0	0	0	0
4	1	0	0	0	0
5	0	0	0	0	0
6	0	1	0	0	0
7	1	1	1	0	0
8	0	1	1	0	0
9	1	1	0	1	0
10	0	1	0	1	0
11	1	1	1	1	1
12	0	1	1	1	1
13	1	1	1	1	1
14	0	1	1	1	1
15	0	0	1	1	1
16	1	0	0	0	0
17	0	0	0	0	0
18	0	1	0	0	0
19	1	1	1	0	0
20	0	1	1	0	0
21	0	0	1	0	0
22	1	0	0	0	0
23	0	0	0	0	0
24	0	1	0	0	0
25	1	1	1	0	0
26	0	1	1	0	0
27	1	1	0	1	0
28	0	1	0	1	0
29	0	0	0	1	0
30	1	0	0	0	0
31	0	0	0	0	0

Tabela 3. Lista kroków analizy układu wykorzystującego bramki NAND i bramkę NOR

Bazując na powyższych tabelach mogę stworzyć tablicę przejść-wyjść dla układu wykorzystującego bramki NAND i bramkę NOR oraz tabelę reprezentującą wyniki eksperymentu zgodnie z treścią zadania

X	0	1	Z
y1,y2			
00	00	10	0
01	00	11	1
10	00	01	0
11	00	11	1

Tabela 4. Tablica przejść-wyjść układu wykorzystującego bramki NAND oraz bramkę NOR

czas	<b>t</b> <sub>5</sub>	t <sub>4</sub>	t <sub>3</sub>	t <sub>2</sub>	t <sub>1</sub>	t <sub>o</sub>
Χ	1	1	1	1	0	0
y1,y2	11	11	01	10	00	00
Z	0	0	1	1	0	0

Tabela 5. Wyniki eksperymentu układu wykorzystującego bramki NAND oraz bramkę NOR

Należy zauważyć, że powyższe tabele są identyczne odpowiednio do tabeli przejść-wyjść oryginalnego układu (tabela 1) oraz tabeli wyników analizy układu 1 (tabela 2) co potwierdza, że oba układy są identyczne.

## 12. Analiza układu wykorzystującego przerzutniki JK

Aby zrealizować wcześniejszą funkcję w układzie synchronicznym wykorzystującym przerzutniki JK, korzystam z uproszczonej tabeli przejść po takcie zegarowym wartości na wyjściach y1, y2 w zależności od ich poprzedniego stanu.

y(t)	y(t+1)	J	K
0	0	0	0
0	0	0	1
0	1	1	0
0	1	1	1
1	1	0	0
1	1	1	0
1	0	0	1
1	0	1	1

Tabela 6. Stany wyjścia przerzutnika JK w zależności od poprzedniego stanu

Możemy zauważyć, że powyższą tabelę można uprościć gdyż czasami nie ma znaczenia jaki stan przyłożymy do J albo K. Dzięki temu możemy uzyskać uproszczoną tabelę gdzie  $\phi$  oznacza, że nie ma znaczenia czy przyłożony stan wysoki czy niski.

y(t)	y(t+1)	J	K
0	0	0	φ
0	1	1	φ
1	1	φ	0
1	0	φ	1

Tabela 7. Stany wyjścia przerzutnika JK w zależności od poprzedniego stanu w uproszczonej postaci,

Korzystając z powyższej tabeli oraz tabeli przejść-wyjść oryginalnego układu (tabela 1) tworzymy tabelę, która nam pokaże jakie wartości należy dać na wejściach przerzutnika, aby uzyskać układ identyczny do tego w treści zadania.

х	у1	y2	y1(t+1)	y2(t+1)	J1	K1	J2	K2
0	0	0	0	0	0	φ	0	φ
0	0	1	0	0	0	φ	φ	1
0	1	0	0	0	φ	1	0	φ
0	1	1	0	0	φ	1	φ	1
1	0	0	1	0	1	φ	0	φ
1	0	1	1	1	1	φ	φ	0
1	1	0	0	1	φ	1	1	φ
1	1	1	1	1	φ	0	φ	0

Analizujemy teraz jakie stany należy przyłożyć na każdym wejściu, żeby uzyskać układ identyczny do oryginalnego układu. Do tego celu użyjemy tablicy Karnaugh. Kolorem zielonym i niebieskim zaznaczyliśmy właściwe prostokąty.

#### Analiza wejścia J1:

J1					
X	0	1			
y1y2					
00	0	1			
01	0	1			
11	φ	φ			
10	φ	φ			

Tabela 9. Zależność stanu na wejściu J1 od stanów: x, y1, y2

$$J1 = x$$

#### Analiza wejścia K1:

K1					
X	0	1			
y1y2					
00	φ	φ			
01	φ	φ			
11	φ	0			
10	φ	φ			

Tabela 10. Zależność stanu na wejściu K1 od stanów: x, y1, y2

$$K1 = \bar{x} + \overline{y2}$$

#### Analiza wejścia J2:

J2					
	Χ	0	1		
y1y2					
00		0	0		
01		φ	φ		
11		φ	φ		
10		0	1		

Tabela 11. Zależność stanu na wejściu J2 od stanów: x, y1, y2


$$J2 = x * y1$$

#### Analiza wejścia K2:

К2				
X	0	1		
y1y2				
00	φ	φ		
01	1	0		
11	1	0		
10	φ	φ		


$$K2 = \bar{x}$$

Korzystając z powyższych zależności tworzę schemat logiczny układu z użyciem bramek AND oraz jednej bramki NOT oraz przerzutników JK:



Rysunek 10. Układ logiczny zrealizowany przy użyciu jednej bramki NOT oraz dwóch bramek AND używający dwóch przerzutników JK.

#### Schemat podłączenia układu realizujący wyżej wymienioną funkcję:



Rysunek 11. Schemat podłączenia realizujący wyżej wymienioną funkcję.

Celem potwierdzenia, że układ używający przerzutników JK jest identyczny do tego w treści zadania dokonujemy jego analizy

LP.	WEJ	ŚCIA	WYJŚCIA NA PR	WYJŚCIA NA PRZERZUTNIKACH WY	
LP.	CLK X		у1	y2	Z
1	0	0	0	0	0
2	1	0	0	0	0
3	0	0	0	0	0
4	1	0	0	0	0
5	0	0	0	0	0
6	0	1	0	0	0
7	1	1	1	0	0
8	0	1	1	0	0
9	1	1	0	1	0
10	0	1	0	1	0
11	1	1	1	1	1
12	0	1	1	1	1
13	1	1	1	1	1
14	0	1	1	1	1
15	0	0	1	1	1
16	1	0	0	0	0
17	0	0	0	0	0
18	0	1	0	0	0
19	1	1	1	0	0
20	0	1	1	0	0
21	0	0	1	0	0
22	1	0	0	0	0
23	0	0	0	0	0
24	0	1	0	0	0
25	1	1	1	0	0
26	0	1	1	0	0
27	1	1	0	1	0
28	0	1	0	1	0
29	0	0	0	1	0
30	1	0	0	0	0
31	0	0	0	0	0

Tabela 13. Lista kroków analizy układu wykorzystującego przerzutnki JK

Bazując na powyższych tabelach mogę stworzyć tablicę przejść-wyjść dla układu wykorzystującego bramki NAND i bramkę NOR oraz tabelę reprezentującą wyniki eksperymentu zgodnie z treścią zadania

<b>\</b>	( 0	1	Z
y1,y2			
00	00	10	0
01	00	11	1
10	00	01	0
11	00	11	1

Tabela 14. Tablica przejść-wyjść układu wykorzystującego przerzutniki JK

czas	t <sub>5</sub>	t <sub>4</sub>	t <sub>3</sub>	t <sub>2</sub>	t <sub>1</sub>	t <sub>o</sub>
Χ	1	1	1	1	0	0
y1,y2	11	11	01	10	00	00
Z	0	0	1	1	0	0

Tabela 15. Wyniki analizy układu wykorzystującego przerzutniki JK


Należy zauważyć, że powyższe tabele są identyczne odpowiednio do tabeli przejść-wyjść oryginalnego układu (tabela 1) oraz tabeli wyników analizy układu 1 (tabela 2) co potwierdza, że oba układy są identyczne.

#### Wnioski.


Naszym zadaniem była realizacja analiza podanego układu synchronicznego, a potem konstrukcja dwóch układów identycznych do podanego układu. Jeden z tych układów miał używać bramek NAND natomiast drugi miał używać dwóch przerzutników typu JK. Do konstrukcji układu używającego bramki NAND skorzystaliśmy z praw de Morgana. Potwierdziliśmy, że uzyskany układ jest identyczny do układu z treści zadania porównując odpowiednio tabele przejść-wyjść (tabela 1 i tabela 4) oraz tabele wyników eksperymentu (tabela 2 i tabela 5). Mając potwierdzenie, że dobrze dokonaliśmy analizy układu z treści zadania użyliśmy tabeli przejść-wyjść układu z treści zadania (tabela 1) oraz wiedzy na temat przerzutników JK, żeby przeanalizować co powinnyśmy dać na wejściach każdego z przerzutników, aby uzyskać układ identyczy do oryginalnego układu. Bazując na tej wiedzy stworzyliśmy układ wykorzystujący przerzutniki JK. Dzięki porównaniu odpowiednio tabel przejść-wyjść (tabela 1 i tabela 14) oraz tabel wyników eksperymentu (tabela 2 i tabela 15) możemy udowodnić, że uzyskany układ jest identyczny do układu z treści zadania.

#### 14. Spis użytych układów.


Układ 7400 – Układ zawierający 4x bramkę NAND




• Układ 7402 – Układ zawierający 4x bramkę NOR




• Układ 7404 – układ zawierający 6x inwerter NOT



• Układ 7476 – Układ zawierający dwa przerzutniki typu JK



• Układ 7474 – Układ zawierający dwa przerzutniki typu D



## 15. Bibliografia oraz link do układów

- a) <a href="https://eduinf.waw.pl/inf/alg/002">https://eduinf.waw.pl/inf/alg/002</a> struct/0034.php
- b) <a href="https://eduinf.waw.pl/inf/alg/002">https://eduinf.waw.pl/inf/alg/002</a> struct/0033.php
- c) https://www.geeksforgeeks.org/flip-flop-types-their-conversion-and-applications/
- d) Układy:

https://circuitverse.org/users/71768/projects/sprawozdanie-4